本發(fā)明涉及顯示器驅(qū)動(dòng)技術(shù)領(lǐng)域,尤其涉及一種GOA電路的驅(qū)動(dòng)方法和驅(qū)動(dòng)裝置。

背景技術(shù)：

平板顯示裝置具有機(jī)身薄、省電、無輻射等眾多優(yōu)點(diǎn)，得到了廣泛的應(yīng)用。現(xiàn)有的平板顯示裝置主要包括液晶顯示裝置(Liquid Crystal Display，LCD)及有機(jī)電致發(fā)光顯示裝置(Organic Light Emitting Display，OLED)。

主動(dòng)式液晶顯示裝置中，每個(gè)像素具有一個(gè)薄膜晶體管(TFT)，其柵極(Gate)連接至水平掃描線，漏極(Drain)連接至垂直方向的數(shù)據(jù)線，源極(Source)則連接至像素電極。在水平掃描線上施加足夠的電壓，會(huì)使得該條線上的所有TFT打開，此時(shí)該水平掃描線上的像素電極會(huì)與垂直方向的數(shù)據(jù)線連接，從而將數(shù)據(jù)線上的顯示信號(hào)電壓寫入像素，控制不同液晶的透光度進(jìn)而達(dá)到控制色彩的效果。目前主動(dòng)式液晶顯示面板水平掃描線的驅(qū)動(dòng)主要由面板外接的IC來完成，外接的IC可以控制各級(jí)水平掃描線的逐級(jí)充電和放電。而GOA技術(shù)，即Gate Driver on Array(陣列基板行驅(qū)動(dòng))技術(shù)，可以運(yùn)用液晶顯示面板的原有制程將水平掃描線的驅(qū)動(dòng)電路制作在顯示區(qū)周圍的基板上，使之能替代外接IC來完成水平掃描線的驅(qū)動(dòng)。GOA技術(shù)能減少外接IC的綁定(bonding)工序，有機(jī)會(huì)提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產(chǎn)品。

現(xiàn)有的GOA驅(qū)動(dòng)電路，通常包括級(jí)聯(lián)的多個(gè)GOA單元，每一級(jí)GOA單元對(duì)應(yīng)驅(qū)動(dòng)一級(jí)水平掃描線。GOA單元的主要結(jié)構(gòu)包括上拉電路(Pull-up part)，上拉控制電路(Pull-up control part)，傳遞電路(Transfer Part)和下拉維持電路(Pull-down Holding Part)，以及負(fù)責(zé)電位抬升的自舉(Boast)電容。上拉電路主要負(fù)責(zé)將時(shí)鐘信號(hào)(Clock)輸出為柵極(Gate)信號(hào)；上拉控制電路負(fù)責(zé)控制上拉電路的打開時(shí)間，一般連接前面級(jí)GOA電路傳遞過來的傳遞信號(hào)或者Gate信號(hào)；下拉維持電路則負(fù)責(zé)將Gate輸出信號(hào)和上拉電路的Gate信號(hào)(通常稱為Q點(diǎn))維持(Holding)在關(guān)閉狀態(tài)(即低電平電位)，自舉電容(C boast)則負(fù)責(zé)Q點(diǎn)的二次抬升，這樣有利于上拉電路的Gate信號(hào)輸出。

在GOA電路的中，數(shù)據(jù)緩沖時(shí)間(Line Buffer)的定義是掃描起始信號(hào)(STV)的上升沿到顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器輸出的數(shù)據(jù)電壓信號(hào)(Date)的第一上升沿的間隔時(shí)間。數(shù)據(jù)緩沖時(shí)間越長，則數(shù)據(jù)驅(qū)動(dòng)電路的成本越高，這樣就不利于顯示裝置成本的降低。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述現(xiàn)有技術(shù)存在的問題，本發(fā)明的目的在于提供一種減小數(shù)據(jù)緩沖時(shí)間(Line Buffer)的GOA電路的驅(qū)動(dòng)方法和驅(qū)動(dòng)裝置。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用了如下的技術(shù)方案：

一種GOA電路的驅(qū)動(dòng)方法，所述GOA電路包括級(jí)聯(lián)設(shè)置的多級(jí)GOA驅(qū)動(dòng)單元，所述驅(qū)動(dòng)方法包括：向每一級(jí)GOA驅(qū)動(dòng)單元輸入第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)以及恒壓電位，控制所述多級(jí)GOA驅(qū)動(dòng)單元逐級(jí)輸出掃描驅(qū)動(dòng)信號(hào)，其中，第一至第四級(jí)GOA驅(qū)動(dòng)單元還輸入掃描起始信號(hào)；其中，所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)選自一時(shí)鐘信號(hào)組中的兩個(gè)不同時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)組包括八個(gè)高頻時(shí)鐘信號(hào)CK₁～CK₈，其中，CK_m和CK_m+4互為反相信號(hào)；所述第一時(shí)鐘信號(hào)自CK₅開始循環(huán)輸出高頻時(shí)鐘信號(hào)CK₁～CK₈，所述第二時(shí)鐘信號(hào)自CK₁開始循環(huán)輸出高頻時(shí)鐘信號(hào)CK₁～CK₈；其中，每一個(gè)高頻時(shí)鐘信號(hào)的周期為T，在一個(gè)周期T中高電平脈寬為T₁；其中，在每一幀圖像的掃描驅(qū)動(dòng)中：高頻時(shí)鐘信號(hào)CK_m的第一個(gè)周期的高電平脈寬為T_1m，且T_1m<T₁；m＝1、2、3、4。

具體地，

具體地，

具體地，高頻時(shí)鐘信號(hào)CK₁的第一個(gè)周期相比于所述掃描驅(qū)動(dòng)起始信號(hào)滯后的時(shí)間為H；其中，T＝8H，T₁＝3.2H。

具體地，每一級(jí)GOA驅(qū)動(dòng)單元包括上拉控制電路、上拉電路、級(jí)傳電路、自舉電容以及下拉維持電路，所述上拉控制電路根據(jù)所述第二時(shí)鐘信號(hào)和前四級(jí)掃描驅(qū)動(dòng)信號(hào)輸出本級(jí)柵極控制信號(hào)，所述上拉電路根據(jù)所述第一時(shí)鐘信號(hào)和本級(jí)柵極控制信號(hào)輸出本級(jí)掃描驅(qū)動(dòng)信號(hào)，所述級(jí)傳電路根據(jù)所述第一時(shí)鐘信號(hào)和本級(jí)柵極控制信號(hào)輸出本級(jí)級(jí)傳信號(hào)；所述下拉維持電路用于在本級(jí)GOA驅(qū)動(dòng)單元處于非驅(qū)動(dòng)時(shí)間時(shí)，將所述本級(jí)柵極控制信號(hào)和所述本級(jí)掃描驅(qū)動(dòng)信號(hào)拉低至低電平。

本發(fā)明的另一方面是提供一種GOA電路的驅(qū)動(dòng)裝置，其包括時(shí)序控制芯片和GOA電路，所述GOA電路包括級(jí)聯(lián)設(shè)置的多級(jí)GOA驅(qū)動(dòng)單元，所述時(shí)序控制芯片向每一級(jí)GOA驅(qū)動(dòng)單元輸入第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)以及恒壓電位，驅(qū)動(dòng)所述多級(jí)GOA驅(qū)動(dòng)單元逐級(jí)輸出掃描驅(qū)動(dòng)信號(hào)，其中，所述時(shí)序控制芯片還向第一至第四級(jí)GOA驅(qū)動(dòng)單元輸入掃描起始信號(hào)；其中，所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)選自一時(shí)鐘信號(hào)組中的兩個(gè)不同時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)組包括八個(gè)高頻時(shí)鐘信號(hào)CK₁～CK₈；其中，CK_m和CK_m+4互為反相信號(hào)；所述第一時(shí)鐘信號(hào)自CK₅開始循環(huán)輸出高頻時(shí)鐘信號(hào)CK₁～CK₈，所述第二時(shí)鐘信號(hào)自CK₁開始循環(huán)輸出高頻時(shí)鐘信號(hào)CK₁～CK₈；其中，每一個(gè)高頻時(shí)鐘信號(hào)的周期為T，在一個(gè)周期T中高電平脈寬為T₁；其中，在每一幀圖像的掃描驅(qū)動(dòng)中：高頻時(shí)鐘信號(hào)CK_m的第一個(gè)周期的高電平脈寬為T_1m，且T_1m<T₁；m＝1、2、3、4。

具體地，

具體地，

具體地，高頻時(shí)鐘信號(hào)CK₁的第一個(gè)周期相比于所述掃描驅(qū)動(dòng)起始信號(hào)滯后的時(shí)間為H；其中，T＝8H，T₁＝3.2H。

具體地，每一級(jí)GOA驅(qū)動(dòng)單元包括上拉控制電路、上拉電路、級(jí)傳電路、自舉電容以及下拉維持電路，所述上拉控制電路根據(jù)所述第二時(shí)鐘信號(hào)和前四級(jí)掃描驅(qū)動(dòng)信號(hào)輸出本級(jí)柵極控制信號(hào)，所述上拉電路根據(jù)所述第一時(shí)鐘信號(hào)和本級(jí)柵極控制信號(hào)輸出本級(jí)掃描驅(qū)動(dòng)信號(hào)，所述級(jí)傳電路根據(jù)所述第一時(shí)鐘信號(hào)和本級(jí)柵極控制信號(hào)輸出本級(jí)級(jí)傳信號(hào)；所述下拉維持電路用于在本級(jí)GOA驅(qū)動(dòng)單元處于非驅(qū)動(dòng)時(shí)間時(shí)，將所述本級(jí)柵極控制信號(hào)和所述本級(jí)掃描驅(qū)動(dòng)信號(hào)拉低至低電平。

本發(fā)明實(shí)施例中提供的GOA電路的驅(qū)動(dòng)方法和驅(qū)動(dòng)裝置，對(duì)應(yīng)采用八個(gè)高頻時(shí)鐘信號(hào)驅(qū)動(dòng)的GOA電路，在每一幀圖像的掃描驅(qū)動(dòng)中，將第一至第四個(gè)高頻時(shí)鐘信號(hào)CK₁～CK₄的第一個(gè)周期的高電平脈寬較小，在不影響GOA電路整體輸出時(shí)序和電平的情況下，加快第一級(jí)GOA驅(qū)動(dòng)單元的掃描驅(qū)動(dòng)信號(hào)的輸出，減小了掃描起始信號(hào)(STV)的上升沿到數(shù)據(jù)電壓信號(hào)(Date)的第一上升沿的間隔時(shí)間，即縮短了數(shù)據(jù)緩沖時(shí)間(Line Buffer)，有利于降低驅(qū)動(dòng)電路的成本。

附圖說明

圖1是本發(fā)明實(shí)施例提供的GOA電路的驅(qū)動(dòng)裝置的結(jié)構(gòu)示意圖；

圖2是本發(fā)明實(shí)施例中的GOA驅(qū)動(dòng)單元的電路圖；

圖3是本發(fā)明實(shí)施例提供的GOA電路的驅(qū)動(dòng)方法的信號(hào)波形圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行詳細(xì)說明。這些優(yōu)選實(shí)施方式的示例在附圖中進(jìn)行了例示。附圖中所示和根據(jù)附圖描述的本發(fā)明的實(shí)施方式僅僅是示例性的，并且本發(fā)明并不限于這些實(shí)施方式。

在此，還需要說明的是，為了避免因不必要的細(xì)節(jié)而模糊了本發(fā)明，在附圖中僅僅示出了與根據(jù)本發(fā)明的方案密切相關(guān)的結(jié)構(gòu)和/或處理步驟，而省略了與本發(fā)明關(guān)系不大的其他細(xì)節(jié)。

本實(shí)施例提供了一種GOA電路的驅(qū)動(dòng)裝置，如圖1所示，所述驅(qū)動(dòng)裝置包括時(shí)序控制芯片(Tcon)1和GOA電路2，所述GOA電路2包括級(jí)聯(lián)設(shè)置的多級(jí)GOA驅(qū)動(dòng)單元GOA₁～GOA_N，所述時(shí)序控制芯片1向每一級(jí)GOA驅(qū)動(dòng)單元GOA₁～GOA_N輸入第一時(shí)鐘信號(hào)CK、第二時(shí)鐘信號(hào)XCK以及恒壓電位VSS，驅(qū)動(dòng)所述多級(jí)GOA驅(qū)動(dòng)單元GOA₁～GOA_N逐級(jí)輸出掃描驅(qū)動(dòng)信號(hào)G₁～G_N，提供到顯示面板中。其中，所述時(shí)序控制芯片1還向第一至第四級(jí)GOA驅(qū)動(dòng)單元GOA₁～GOA₄輸入掃描起始信號(hào)STV。

其中，如圖2所示，本實(shí)施例中，每一級(jí)GOA驅(qū)動(dòng)單元包括上拉控制電路10、上拉電路20、級(jí)傳電路30、自舉電容Cb以及下拉維持電路40。所述上拉控制電路10根據(jù)所述第二時(shí)鐘信號(hào)XCK和前四級(jí)掃描驅(qū)動(dòng)信號(hào)ST_n-4輸出本級(jí)柵極控制信號(hào)Q_n，所述上拉電路20根據(jù)所述第一時(shí)鐘信號(hào)CK和本級(jí)柵極控制信號(hào)Q_n輸出本級(jí)掃描驅(qū)動(dòng)信號(hào)G_n，所述級(jí)傳電路30根據(jù)所述第一時(shí)鐘信號(hào)CK和本級(jí)柵極控制信號(hào)Q_n輸出本級(jí)級(jí)傳信號(hào)ST_n；所述下拉維持電路40用于在本級(jí)GOA驅(qū)動(dòng)單元處于非驅(qū)動(dòng)時(shí)間時(shí)，將所述本級(jí)柵極控制信號(hào)Q_n和所述本級(jí)掃描驅(qū)動(dòng)信號(hào)G_n拉低至低電平(即恒壓電位VSS)。需要說明的是，當(dāng)n-4小于零時(shí)，ST_n-4不存在，此時(shí)應(yīng)當(dāng)采用時(shí)序控制芯片1提供的STV信號(hào)代替。

具體地，如圖2所示，所述上拉控制電路10包括第一上拉晶體管T11和第二上拉晶體管T12，所述第一上拉晶體管T11和第二上拉晶體管T12的柵極相互連接并接收第二時(shí)鐘信號(hào)XCK，所述第一上拉晶體管T11的源極接收對(duì)應(yīng)的前四級(jí)傳遞信號(hào)ST_n-4，所述第一上拉晶體管T11的漏極與所述第二上拉晶體管T12的源極相互連接，所述第二上拉晶體管T12的漏極作為上拉控制電路10輸出端，輸出本級(jí)柵極控制信號(hào)Q_n。進(jìn)一步地，在本實(shí)施例中，如圖2所示，為了使得電路更加穩(wěn)定，所述上拉控制電路10還包括第三上拉晶體管T13，所述第三上拉晶體管T13的柵極連接到所述第二上拉晶體管T12的漏極，源極連接至所述所述第一上拉晶體管T11的漏極，柵極連接至所述上拉電路20的輸出端。需要說明的是，所述第三上拉晶體管T13在導(dǎo)通時(shí)，其源極和漏極之間的電阻很大，電流很小，以不影響連接在其漏極的上拉電路20的輸出端的電位為準(zhǔn)。

具體地，如圖2所示，所述上拉電路20包括第四上拉晶體管T21，所述第四上拉晶體管T21的柵極連接至所述上拉控制電路10輸出端，接收柵極控制信號(hào)Q_n，源極連接至第一時(shí)鐘信號(hào)CK，漏極作為所述上拉電路20的輸出端，輸出本級(jí)掃描驅(qū)動(dòng)信號(hào)G_n。

具體地，如圖2所示，所述自舉電容Cb連接在所述上拉控制電路10的輸出端和所述上拉電路20的輸出端之間。即，自舉電容Cb的兩端分別連接?xùn)艠O控制信號(hào)Q_n和掃描驅(qū)動(dòng)信號(hào)G_n，所述自舉電容Cb的作用是在Q_n為高電平時(shí)，存儲(chǔ)晶體管T21柵端電壓，當(dāng)G_n輸出高電平，自舉電容Cb可以二次抬升晶體管T21的柵極的電位，以保證晶體管T21可靠地開啟與輸出掃描驅(qū)動(dòng)信號(hào)。

具體地，如圖2所示，所述級(jí)傳電路30包括傳遞晶體管T22，所述傳遞晶體管T22的柵極連接至所述上拉控制電路10輸出端，接收柵極控制信號(hào)Q_n，源極連接至第一時(shí)鐘信號(hào)CK，漏極作為所述級(jí)傳電路30的輸出端，輸出本級(jí)級(jí)傳信號(hào)ST_n。輸出本級(jí)級(jí)傳信號(hào)ST_n是用于控制后四級(jí)的上拉控制單元，通過由傳遞信號(hào)控制上拉控制單元，避免使用掃描驅(qū)動(dòng)信號(hào)來控制這一動(dòng)作，使得掃描驅(qū)動(dòng)信號(hào)更加穩(wěn)定。

所述下拉維持電路40主要是用于在本級(jí)的GOA驅(qū)動(dòng)單元處于非輸出時(shí)序時(shí)，將電路中的一些主要節(jié)點(diǎn)(例如柵極控制信號(hào)Q_n、掃描驅(qū)動(dòng)信號(hào)G_n和級(jí)傳信號(hào)ST_n)的電位拉低至低電平。本實(shí)施例中，所述下拉維持單元40包括第一下拉維持電路41和第二下拉維持電路42，第一下拉維持電路41和第二下拉維持電路42交替地將所述柵極控制信號(hào)Q_n、掃描驅(qū)動(dòng)信號(hào)G_n和級(jí)傳信號(hào)ST_n連通至基準(zhǔn)低電平信號(hào)VSS，維持在關(guān)閉狀態(tài)。

具體地，如圖2所示，所述第一下拉維持電路41和第二下拉維持電路42具有相同的電路結(jié)構(gòu)，所述第一下拉維持電路41和第二下拉維持電路42分別包括第一晶體管T31、T32、第二晶體管T23、T24、第三晶體管T41、T42、第四晶體管T51、T61、第五晶體管T52、T62、第六晶體管T53、T63和第七晶體管T54、T64。其中，第一晶體管T31、T32、第二晶體管T23、T24、第三晶體管T41、T42的漏極均連接至基準(zhǔn)低電平信號(hào)VSS，第一晶體管T31、T32、第二晶體管T23、T24、第三晶體管T41、T42的柵極相互連接并同時(shí)接收控制信號(hào)P_n、K_n，第一晶體管T31、T32的源極連接至掃描驅(qū)動(dòng)信號(hào)G_n，第二晶體管T23、T24的源極連接至級(jí)傳信號(hào)ST_n，第三晶體管T41、T42的源極連接至柵極控制信號(hào)Q_n。所述第四晶體管T51、T61的柵極和源極連接并接收下拉時(shí)鐘信號(hào)LC1、LC2，漏極與所述第五晶體管T52、T62的源極連接；所述第五晶體管T52、T62的柵極連接至所述柵極控制信號(hào)Q_n，漏極連接至基準(zhǔn)低電平信號(hào)VSS；所述第六晶體管T53、T63的源極與所述第四晶體管T51、T61的源極連接，接收下拉時(shí)鐘信號(hào)LC1、LC2，柵極與所述第四晶體管T51、T61的漏極連接，漏極與所述第七晶體管T54、T64的源極連接；所述第七晶體管T54、T64的柵極連接至所述柵極控制信號(hào)Q_n，漏極連接至基準(zhǔn)低電平信號(hào)VSS。其中，所述第六晶體管T53、T63的漏極輸出控制信號(hào)控制信號(hào)P_n、K_n，連接至第一晶體管T31、T32、第二晶體管T23、T24、第三晶體管T41、T42的柵極。

其中，所述第一下拉維持電路41接收的第一下拉時(shí)鐘信號(hào)LC1與所述第二下拉維持電路42接收的第二下拉時(shí)鐘信號(hào)LC2的高低電平邏輯相反的低頻信號(hào)，即，當(dāng)LC1為高電平，則LC2為低電平；反之，當(dāng)LC1為低電平，則LC2為高電平。

進(jìn)一步地，在本實(shí)施例中，如圖2所示，為了使得電路更加穩(wěn)定，所述基準(zhǔn)低電平信號(hào)VSS包括第一基準(zhǔn)低電平信號(hào)Vss1和第二基準(zhǔn)低電平信號(hào)Vss2，所述第一晶體管T31、T32、第二晶體管T23、T24、第三晶體管T41、T42的漏極分別連接至所述第一基準(zhǔn)低電平信號(hào)Vss1，所述第五晶體管T52、T62的漏極連接至所述第一基準(zhǔn)低電平信號(hào)Vss1；所述第七晶體管T54、T64的漏極連接至所述第二基準(zhǔn)低電平信號(hào)Vss2。其中，所述第一基準(zhǔn)低電平信號(hào)Vss1的電位低于所述第二基準(zhǔn)低電平信號(hào)Vss2的電位。

如上實(shí)施例所提供的GOA電路的驅(qū)動(dòng)裝置的驅(qū)動(dòng)過程如下：

(1)、在傳遞到第n級(jí)GOA驅(qū)動(dòng)單元之前，本實(shí)施例以第一下拉時(shí)鐘信號(hào)LC1為高電平和第二下拉時(shí)鐘信號(hào)LC2為低電平為例，此時(shí)控制信號(hào)P_n為高電平、K_n為低電平，由第一下拉維持電路41維持各節(jié)點(diǎn)電壓。第n級(jí)GOA驅(qū)動(dòng)單元的柵極控制信號(hào)Q_n、掃描驅(qū)動(dòng)信號(hào)G_n和級(jí)傳信號(hào)ST_n都被拉低至基準(zhǔn)低電平信號(hào)。

(2)、在傳遞到第n級(jí)GOA驅(qū)動(dòng)單元時(shí)，第二時(shí)鐘信號(hào)XCK和對(duì)應(yīng)的前四級(jí)傳遞信號(hào)ST_n-4為高電平，節(jié)點(diǎn)Q_n為高電平，第四上拉晶體管T21導(dǎo)通；由于第一時(shí)鐘信號(hào)CK和第二時(shí)鐘信號(hào)XCK反相，為低電平，此時(shí)掃描驅(qū)動(dòng)信號(hào)G_n為低電平；而由于節(jié)點(diǎn)Q_n為高電平，控制信號(hào)P_n被拉低為低電平，第n級(jí)GOA驅(qū)動(dòng)單元的柵極控制信號(hào)Q_n、掃描驅(qū)動(dòng)信號(hào)G_n和級(jí)傳信號(hào)ST_n與基準(zhǔn)低電平信號(hào)之間的連接被切斷。

(3)、第一時(shí)鐘信號(hào)CK和第二時(shí)鐘信號(hào)XCK進(jìn)入下一個(gè)時(shí)序，此時(shí)，第二時(shí)鐘信號(hào)XCK和對(duì)應(yīng)的前四級(jí)傳遞信號(hào)ST_n-4為低電平，由于自舉電容Cb的作用，節(jié)點(diǎn)Q_n保持高電平，控制信號(hào)P_n保持為低電平，第四上拉晶體管T21保持導(dǎo)通；此時(shí)，第一時(shí)鐘信號(hào)CK與第二時(shí)鐘信號(hào)XCK相反，為高電平，掃描驅(qū)動(dòng)信號(hào)G_n為輸出為高電平，進(jìn)行相應(yīng)行的掃描。級(jí)傳信號(hào)ST_n也為高電平。

(4)、第一時(shí)鐘信號(hào)CK和第二時(shí)鐘信號(hào)XCK進(jìn)入下一個(gè)時(shí)序，此時(shí)，第二時(shí)鐘信號(hào)XCK為高電平，而對(duì)應(yīng)的前四級(jí)傳遞信號(hào)ST_n-4為低電平，節(jié)點(diǎn)Q_n變?yōu)榈碗娖?，第一時(shí)鐘信號(hào)CK為低電平，此時(shí)掃描驅(qū)動(dòng)信號(hào)G_n為低電平，完成相應(yīng)行的掃描。而由于節(jié)點(diǎn)Q_n為低電平，控制信號(hào)P_n變?yōu)楦唠娖?，第n級(jí)GOA驅(qū)動(dòng)單元的柵極控制信號(hào)Q_n、掃描驅(qū)動(dòng)信號(hào)G_n和級(jí)傳信號(hào)ST_n都重新被拉低至基準(zhǔn)低電平信號(hào)，保持低電位，維持關(guān)閉狀態(tài)。

具體地，參閱圖3的信號(hào)波形圖，所述第一時(shí)鐘信號(hào)CK和所述第二時(shí)鐘信號(hào)XCK選自一時(shí)鐘信號(hào)組中的兩個(gè)不同時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)組包括八個(gè)高頻時(shí)鐘信號(hào)CK₁～CK₈；其中，CK_m和CK_m+4互為反相信號(hào)(m＝1、2、3、4)，具體為：CK₁和CK₅互為反相信號(hào)，CK₂和CK₆互為反相信號(hào)，CK₃和CK₇互為反相信號(hào)，CK₄和CK₈互為反相信號(hào)。所述第一時(shí)鐘信號(hào)CK自CK₅開始循環(huán)輸出高頻時(shí)鐘信號(hào)CK₁～CK₈，所述第二時(shí)鐘信號(hào)XCK自CK₁開始循環(huán)輸出高頻時(shí)鐘信號(hào)CK₁～CK₈。例如，對(duì)于第一級(jí)GOA驅(qū)動(dòng)單元，上拉控制電路10接收的第二時(shí)鐘信號(hào)XCK為CK₁，上拉電路20接收的第一時(shí)鐘信號(hào)CK則選擇為CK₅。進(jìn)一步地，對(duì)于第一級(jí)GOA驅(qū)動(dòng)單元，沒有對(duì)應(yīng)的前四級(jí)傳遞信號(hào)ST_n-4，因此需要輸入掃描起始信號(hào)STV，類似的情況還發(fā)生在第二至第四級(jí)GOA驅(qū)動(dòng)單元。

其中，對(duì)于八個(gè)高頻時(shí)鐘信號(hào)CK₁～CK₈，每一個(gè)高頻時(shí)鐘信號(hào)的周期為T，在一個(gè)周期T中高電平脈寬為T₁。

如圖3所示，在本實(shí)施例中，為了縮短了數(shù)據(jù)緩沖時(shí)間(Line Buffer)，在每一幀圖像的掃描驅(qū)動(dòng)中：高頻時(shí)鐘信號(hào)CK_m的第一個(gè)周期的高電平脈寬為T_1m，且T_1m<T₁；m＝1、2、3、4。即減小CK₁～CK₄的第一個(gè)周期的高電平脈寬，由此可以使得第一級(jí)GOA驅(qū)動(dòng)單元的Q點(diǎn)電壓更快地完成第一次爬升，加快第一級(jí)GOA驅(qū)動(dòng)單元的掃描驅(qū)動(dòng)信號(hào)G₁的輸出，減小了掃描起始信號(hào)(STV)的上升沿到數(shù)據(jù)電壓信號(hào)(Date)的第一上升沿的間隔時(shí)間。

其中，第一個(gè)周期的高電平脈寬為T_1m最好是不小于正常周期(第二周期往后)的脈寬的一半，即

在本實(shí)施例中，T_1m(m＝1、2、3、4)的設(shè)定具體為具體地，參閱圖3，高頻時(shí)鐘信號(hào)CK₁的第一個(gè)周期相比于所述掃描驅(qū)動(dòng)起始信號(hào)滯后的時(shí)間為H；其中，高頻時(shí)鐘信號(hào)的周期T＝8H，脈寬T₁＝3.2H。

以上實(shí)施例中，通過將T_1m(m＝1、2、3、4)的設(shè)定具體為掃描起始信號(hào)(STV)的上升沿到數(shù)據(jù)電壓信號(hào)(Date)的第一上升沿的間隔時(shí)間減小為5.9H。相對(duì)于傳統(tǒng)的GOA電路的驅(qū)動(dòng)方式，即T₁₁＝T₁₂＝T₁₃＝T₁₄＝T₁，這一數(shù)值變?yōu)?.5H。因此，按照本發(fā)明提供的GOA電路的驅(qū)動(dòng)方法和驅(qū)動(dòng)裝置，縮短了初始驅(qū)動(dòng)階段的數(shù)據(jù)緩沖時(shí)間(Line Buffer)，有利于降低驅(qū)動(dòng)電路的成本。

綜上所述，本發(fā)明實(shí)施例中提供的GOA電路的驅(qū)動(dòng)方法和驅(qū)動(dòng)裝置，對(duì)應(yīng)采用八個(gè)高頻時(shí)鐘信號(hào)驅(qū)動(dòng)的GOA電路，在每一幀圖像的掃描驅(qū)動(dòng)中，將第一至第四個(gè)高頻時(shí)鐘信號(hào)CK₁～CK₄的第一個(gè)周期的高電平脈寬較小，在不影響GOA電路整體輸出時(shí)序和電平的情況下，加快第一級(jí)GOA驅(qū)動(dòng)單元的掃描驅(qū)動(dòng)信號(hào)的輸出，減小了掃描起始信號(hào)(STV)的上升沿到數(shù)據(jù)電壓信號(hào)(Date)的第一上升沿的間隔時(shí)間，即縮短了數(shù)據(jù)緩沖時(shí)間(Line Buffer)，有利于降低驅(qū)動(dòng)電路的成本。

需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。

以上所述僅是本申請(qǐng)的具體實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本申請(qǐng)?jiān)淼那疤嵯?，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本申請(qǐng)的保護(hù)范圍。