本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域,尤其涉及一種陣列基板行驅(qū)動電路及其驅(qū)動方法。
背景技術(shù):
隨著液晶顯示技術(shù)的發(fā)展,高分辨率、高對比度、高刷新速率、窄邊框、薄型化已成為液晶顯示器的發(fā)展趨勢。在這樣的背景下,陣列基板行驅(qū)動(GOA,Gate Driver on Array)技術(shù)以其低成本、低功耗和窄邊框等優(yōu)點(diǎn)得到了廣泛的應(yīng)用。
圖1為現(xiàn)有陣列基板行驅(qū)動電路原理圖,包括:上拉控制模塊110、上拉模塊120、下拉模塊130、第一下拉維持模塊140和第二下拉維持模塊150。具體地:當(dāng)?shù)趎-3級驅(qū)動信號G(n-3)為高電位時,Q(n)節(jié)點(diǎn)被充電拉高,此時第二晶體管T12被打開。并且時鐘信號CLK的高電位將第n級驅(qū)動信號G(n)上拉輸出高電位掃描信號。當(dāng)?shù)趎+3級驅(qū)動信號G(n+3)為高電位時,下拉模塊130將G(n)和Q(n)節(jié)點(diǎn)同時拉低,此時第一下拉維持模塊140(或第二下拉維持模塊150)的工作電位為Q(n)低電位。
圖2為陣列基板行驅(qū)動電路的控制時序圖。其中第一下拉維持模塊140和第二下拉維持模塊150周期為2倍幀周期,占空比為1/2的低頻信號。第一下拉維持模塊140和第二下拉維持模塊150相位相差1/2周期。級聯(lián)方式如圖3所示,其中下拉控制信號STV充當(dāng)前三級的上拉控制信號,由于前兩級的柵極輸出高電位信號與STV的高電位存在時間重疊區(qū)域,因此陣列基板行驅(qū)動電路在高溫操作的環(huán)境下會影響Q點(diǎn)電位,導(dǎo)致前兩級的輸出波形異常以至于面板顯示異常。
技術(shù)實(shí)現(xiàn)要素:
為了解決上述技術(shù)問題,本發(fā)明提供了一種陣列基板行驅(qū)動電路,包括:多級陣列基板行驅(qū)動模塊和多個薄膜晶體管,設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端分別通過相應(yīng)的薄膜晶體管接收不同的上拉控制信號,并輸出相應(yīng)的柵極信號;
對于每個設(shè)定級數(shù)的陣列基板行驅(qū)動模塊,其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊。
在一個實(shí)施例中,所述設(shè)定級數(shù)的陣列基板行驅(qū)動模塊為前兩級陣列基板行驅(qū)動模塊。
在一個實(shí)施例中,所述上拉控制信號是通過不同的時鐘信號來生成的脈沖信號。
在一個實(shí)施例中,第一級陣列基板行驅(qū)動模塊的輸入端接收第一上拉控制信號,第二級陣列基板行驅(qū)動模塊的輸入端接收第二上拉控制信號;
所述第一上拉控制信號的高電平上升沿與第一特定時鐘信號的第一個高電平的上升沿對齊;所述第一上拉控制信號與所述第一特定時鐘信號同相位;
所述第二上拉控制信號的高電平上升沿與第二特定時鐘信號的第一個高電平的上升沿對齊;所述第二上拉控制信號與所述第二特定時鐘信號同相位。
在一個實(shí)施例中,第一級陣列基板行驅(qū)動模塊與第一薄膜晶體管的漏極連接,第二級陣列基板行驅(qū)動模塊與第二薄膜晶體管的漏極連接;用于啟動掃描的第一個觸發(fā)信號分別連接所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極;所述第一薄膜晶體管的源極與所述第一特定時鐘信號連接,所述第二薄膜晶體管的源極與所述第二特定時鐘信號連接。
在一個實(shí)施例中,第一級陣列基板行驅(qū)動模塊與第一薄膜晶體管的漏極連接,第二級陣列基板行驅(qū)動模塊與第二薄膜晶體管的漏極連接;用于啟動掃描的第一個觸發(fā)信號分別連接所述第一薄膜晶體管的源極和所述第二薄膜晶體管的源極;所述第一薄膜晶體管的柵極與所述第一特定時鐘信號連接,所述第二薄膜晶體管的柵極與所述第二特定時鐘信號連接。
根據(jù)本發(fā)明的另一方面,還提供了一種陣列基板行驅(qū)動電路的驅(qū)動方法,包括:
確定設(shè)定級數(shù)的陣列基板行驅(qū)動模塊對應(yīng)的不同的上拉控制信號,對于每個設(shè)定級數(shù)的陣列基板行驅(qū)動模塊,其對應(yīng)的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊;
設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端接收相應(yīng)的上拉控制信號,并輸出相應(yīng)的柵極信號。
在一個實(shí)施例中,所述設(shè)定級數(shù)的陣列基板行驅(qū)動模塊為前兩級陣列基板行驅(qū)動模塊。
在一個實(shí)施例中,上拉控制信號是通過不同的時鐘信號來生成的脈沖信號。
在一個實(shí)施例中,第一級陣列基板行驅(qū)動模塊的輸入端接收第一上拉控制信號,第二級陣列基板行驅(qū)動模塊的輸入端接收第二上拉控制信號;
所述第一上拉控制信號的高電平上升沿與第一特定時鐘信號的第一個高電平的上升沿對齊;所述第一上拉控制信號與所述第一特定時鐘信號同相位;
所述第二上拉控制信號的高電平上升沿與第二特定時鐘信號的第一個高電平的上升沿對齊;所述第二上拉控制信號與所述第二特定時鐘信號同相位。
與現(xiàn)有技術(shù)相比,本發(fā)明的一個或多個實(shí)施例可以具有如下優(yōu)點(diǎn):
由于設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端分別通過相應(yīng)的薄膜晶體管接收不同的上拉控制信號,并輸出相應(yīng)的柵極信號,使得對于每個設(shè)定級數(shù)的陣列基板行驅(qū)動模塊,其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊,可以避免設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端接收的上拉控制信號與輸出的柵極信號在時間上重疊,使得陣列基板行驅(qū)動電路在高溫操作的環(huán)境下不影響Q節(jié)點(diǎn)電位,進(jìn)而使得液晶顯示面板在高溫操作的環(huán)境下可以正常使用。
本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述,并且,部分地從說明書中變得顯而易見,或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。
附圖說明
附圖用來提供對本發(fā)明的進(jìn)一步理解,并且構(gòu)成說明書的一部分,與本發(fā)明的實(shí)施例共同用于解釋本發(fā)明,并不構(gòu)成對本發(fā)明的限制。在附圖中:
圖1是現(xiàn)有陣列基板行驅(qū)動電路原理圖;
圖2是現(xiàn)有陣列基板行驅(qū)動電路的控制時序示意圖;
圖3是現(xiàn)有級聯(lián)的陣列基板行驅(qū)動模塊的結(jié)構(gòu)示意圖;
圖4是根據(jù)本發(fā)明第一實(shí)施例的級聯(lián)的陣列基板行驅(qū)動模塊的結(jié)構(gòu)示意圖a;
圖5是根據(jù)本發(fā)明第二實(shí)施例的陣列基板行驅(qū)動電路的控制時序示意圖;
圖6是根據(jù)本發(fā)明第一實(shí)施例的級聯(lián)的陣列基板行驅(qū)動模塊的結(jié)構(gòu)示意圖b;
圖7是根據(jù)本發(fā)明第二實(shí)施例的陣列基板行驅(qū)動電路的驅(qū)動方法實(shí)施流程示意圖。
具體實(shí)施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚,以下結(jié)合附圖對本發(fā)明作進(jìn)一步地詳細(xì)說明。
第一實(shí)施例
現(xiàn)有技術(shù)中設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端接收相同上拉控制信號,由于柵極輸出高電位信號與上拉控制信號的高電位存在時間重疊區(qū)域,因此陣列基板行驅(qū)動電路在高溫操作的化境下會影響Q節(jié)點(diǎn)的電位,導(dǎo)致設(shè)定級數(shù)的輸出波形異常以至于面板顯示異常。
基于此,本實(shí)施例提供了一種陣列基板行驅(qū)動電路,包括:多級陣列基板行驅(qū)動模塊和多個薄膜晶體管,設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端分別通過相應(yīng)的薄膜晶體管接收不同的上拉控制信號,并輸出相應(yīng)的柵極信號;
對于每個設(shè)定級數(shù)的陣列基板行驅(qū)動模塊,其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊。
下面以所述設(shè)定級數(shù)的陣列基板行驅(qū)動模塊為前兩級陣列基板行驅(qū)動模塊為例繼續(xù)進(jìn)行說明。前兩級陣列基板行驅(qū)動模塊包括第一級陣列基板行驅(qū)動模塊和第二級陣列基板行驅(qū)動模塊。
圖4是根據(jù)本發(fā)明第一實(shí)施例的級聯(lián)的陣列基板行驅(qū)動模塊的結(jié)構(gòu)示意圖a,如圖所示,第一級陣列基板行驅(qū)動模塊與第一薄膜晶體管的漏極連接,第二級陣列基板行驅(qū)動模塊與第二薄膜晶體管的漏極連接;用于啟動掃描的第一個觸發(fā)信號分別連接所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極;所述第一薄膜晶體管的源極與所述第一特定時鐘信號CK5連接,所述第二薄膜晶體管的源極與所述第二特定時鐘信號CK6連接。
CK1是第一級陣列基板行驅(qū)動模塊對應(yīng)的第一時鐘信號,CK2是第二級陣列基板行驅(qū)動模塊對應(yīng)的第二時鐘信號,CK3是第三級陣列基板行驅(qū)動模塊對應(yīng)的第三時鐘信號,CK4是第四級陣列基板行驅(qū)動模塊對應(yīng)的第四時鐘信號,CK5是第五級陣列基板行驅(qū)動模塊對應(yīng)的第五時鐘信號,CK6是第六級陣列基板行驅(qū)動模塊對應(yīng)的第六時鐘信號。
圖4與圖3的區(qū)別在于,圖3中前三級的陣列基板行驅(qū)動模塊的上拉控制信號相同,而本實(shí)施例圖4中,增加了第一薄膜晶體管和第二薄膜晶體管,并將通過第一特定時鐘信號CK5生成的脈沖信號作為第一級陣列基板行驅(qū)動模塊的第一上拉控制信號STV1,將通過第二特定時鐘信號CK6生成的脈沖信號作為第二級陣列基板行驅(qū)動模塊的第二上拉控制信號STV2。也即圖4中前三級的陣列基板行驅(qū)動模塊的上拉控制信號不相同。
優(yōu)選的,第一級陣列基板行驅(qū)動模塊的輸入端接收第一上拉控制信號,第二級陣列基板行驅(qū)動模塊的輸入端接收第二上拉控制信號;
所述第一上拉控制信號的高電平上升沿與第一特定時鐘信號的第一個高電平的上升沿對齊;所述第一上拉控制信號與所述第一特定時鐘信號同相位;
所述第二上拉控制信號的高電平上升沿與第二特定時鐘信號的第一個高電平的上升沿對齊;所述第二上拉控制信號與所述第二特定時鐘信號同相位。
圖5是根據(jù)本發(fā)明第二實(shí)施例的陣列基板行驅(qū)動電路的控制時序示意圖,如圖所示,STV1的高電平上升沿與CK5的第一個高電平的上升沿對齊,STV1與CK5同相位;STV2的高電平上升沿與CK6的第一個高電平的上升沿對齊,STV2與CK6同相位。這樣使得STV2與第二級陣列基板行驅(qū)動模塊輸出的柵極信號Gate(2)剛好錯開,STV2與第二級陣列基板行驅(qū)動模塊輸出的柵極信號Gate(2)剛好錯開,不存在時間重疊區(qū)域,使得陣列基板行驅(qū)動電路在高溫操作的環(huán)境下不影響Q節(jié)點(diǎn)電位,進(jìn)而使得液晶顯示面板在高溫操作的環(huán)境下可以正常使用。
圖6是根據(jù)本發(fā)明第一實(shí)施例的級聯(lián)的陣列基板行驅(qū)動模塊的結(jié)構(gòu)示意圖b,第一級陣列基板行驅(qū)動模塊與第一薄膜晶體管的漏極連接,第二級陣列基板行驅(qū)動模塊與第二薄膜晶體管的漏極連接;用于啟動掃描的第一個觸發(fā)信號分別連接所述第一薄膜晶體管的源極和所述第二薄膜晶體管的源極;所述第一薄膜晶體管的柵極與所述第一特定時鐘信號連接,所述第二薄膜晶體管的柵極與所述第二特定時鐘信號連接。
圖6的方案與圖5的方案區(qū)別僅在于引腳的連接不同,實(shí)施方式與圖5類似,這里不再贅述。
由此可知,由于設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端分別通過相應(yīng)的薄膜晶體管接收不同的上拉控制信號,并輸出相應(yīng)的柵極信號,使得對于每個設(shè)定級數(shù)的陣列基板行驅(qū)動模塊,其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊,可以避免設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端接收的上拉控制信號與輸出的柵極信號時間上重疊,使得陣列基板行驅(qū)動電路在高溫操作的環(huán)境下不影響Q節(jié)點(diǎn)電位,進(jìn)而使得液晶顯示面板在高溫操作的環(huán)境下可以正常使用。
綜上所述,本實(shí)施例的陣列基板行驅(qū)動電路,在液晶顯示領(lǐng)域中具有實(shí)際的指導(dǎo)意義。
第二實(shí)施例
圖7是根據(jù)本發(fā)明第二實(shí)施例的陣列基板行驅(qū)動電路的驅(qū)動方法實(shí)施流程示意圖,如圖所示,可以包括如下步驟:
S710,確定設(shè)定級數(shù)的陣列基板行驅(qū)動模塊對應(yīng)的不同的上拉控制信號,對于每個設(shè)定級數(shù)的陣列基板行驅(qū)動模塊,其對應(yīng)的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊。
以所述設(shè)定級數(shù)的陣列基板行驅(qū)動模塊為前兩級陣列基板行驅(qū)動模塊為例,前兩級陣列基板行驅(qū)動模塊包括第一級陣列基板行驅(qū)動模塊和第二級陣列基板行驅(qū)動模塊,第一級陣列基板行驅(qū)動模塊對應(yīng)的第一上拉控制信號與第二級陣列基板行驅(qū)動模塊對應(yīng)的第二上拉控制信號不同,且第一上拉控制信號的下降沿與第一級陣列基板行驅(qū)動模塊輸出的柵極信號的上升沿對齊,第二上拉控制信號的下降沿與第二級陣列基板行驅(qū)動模塊輸出的柵極信號的上升沿對齊。
優(yōu)選的,上拉控制信號是通過不同的時鐘信號來生成的脈沖信號。
例如,通過第一特定時鐘信號CK5生成的脈沖信號作為第一級陣列基板行驅(qū)動模塊的第一上拉控制信號STV1,通過第二特定時鐘信號CK6生成的脈沖信號作為第二級陣列基板行驅(qū)動模塊的第二上拉控制信號STV2。
S720,設(shè)定級數(shù)的陣列基板行驅(qū)動模塊的輸入端接收相應(yīng)的上拉控制信號,并輸出相應(yīng)的柵極信號。
優(yōu)選的,第一級陣列基板行驅(qū)動模塊的輸入端接收第一上拉控制信號,第二級陣列基板行驅(qū)動模塊的輸入端接收第二上拉控制信號;
所述第一上拉控制信號的高電平上升沿與第一特定時鐘信號的第一個高電平的上升沿對齊;所述第一上拉控制信號與所述第一特定時鐘信號同相位;
所述第二上拉控制信號的高電平上升沿與第二特定時鐘信號的第一個高電平的上升沿對齊;所述第二上拉控制信號與所述第二特定時鐘信號同相位。
如圖5所示,STV1的高電平上升沿與CK5的第一個高電平的上升沿對齊,STV1與CK5同相位;STV2的高電平上升沿與CK6的第一個高電平的上升沿對齊,STV2與CK6同相位。這樣使得STV2與第二級陣列基板行驅(qū)動模塊輸出的柵極信號Gate(2)剛好錯開,STV2與第二級陣列基板行驅(qū)動模塊輸出的柵極信號Gate(2)剛好錯開,不存在時間重疊區(qū)域,使得陣列基板行驅(qū)動電路在高溫操作的環(huán)境下不影響Q節(jié)點(diǎn)電位,進(jìn)而使得液晶顯示面板在高溫操作的環(huán)境下可以正常使用。
以上所述,僅為本發(fā)明的具體實(shí)施案例,本發(fā)明的保護(hù)范圍并不局限于此,任何熟悉本技術(shù)的技術(shù)人員在本發(fā)明所述的技術(shù)規(guī)范內(nèi),對本發(fā)明的修改或替換,都應(yīng)在本發(fā)明的保護(hù)范圍之內(nèi)。