本發(fā)明涉及電路測試技術(shù)領(lǐng)域，尤其涉及一種測試電路開關(guān)控制單元、方法、測試電路和顯示裝置。

背景技術(shù)：

在現(xiàn)有技術(shù)的測試電路開關(guān)控制單元中，柵線測試開關(guān)晶體管和數(shù)據(jù)線測試開關(guān)晶體管在非測試階段長期處于負(fù)偏壓狀態(tài)，從而TFT(薄膜晶體管)特性發(fā)生明顯的劣化，導(dǎo)致柵線測試開關(guān)晶體管的漏電流和數(shù)據(jù)線測試開關(guān)晶體管的漏電流明顯變大，從而會造成柵極驅(qū)動電路通過柵線測試開關(guān)晶體管漏電，數(shù)據(jù)驅(qū)動電路通過數(shù)據(jù)線測試開關(guān)晶體管漏電，從而影響柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路在長時間、高溫等情況下的正常驅(qū)動。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于提供一種測試電路開關(guān)控制單元、方法、測試電路和顯示裝置，解決現(xiàn)有技術(shù)中測試電路開關(guān)控制單元中的柵線測試開關(guān)晶體管和數(shù)據(jù)線測試開關(guān)晶體管在非測試階段長期處于負(fù)偏壓狀態(tài)，從而TFT(薄膜晶體管)特性發(fā)生明顯的劣化，導(dǎo)致柵線測試開關(guān)晶體管的漏電流和數(shù)據(jù)線測試開關(guān)晶體管的漏電流明顯變大，從而會造成柵極驅(qū)動電路通過柵線測試開關(guān)晶體管漏電，數(shù)據(jù)驅(qū)動電路通過數(shù)據(jù)線測試開關(guān)晶體管漏電，從而影響柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路在長時間、高溫等情況下的正常驅(qū)動的問題。

為了達(dá)到上述目的，本發(fā)明提供了一種測試電路開關(guān)控制單元，包括柵線測試開關(guān)控制模塊和數(shù)據(jù)線測試開關(guān)控制模塊；所述柵線測試開關(guān)控制模塊用于在非測試時間段控制斷開柵線測試信號引出電極和柵極驅(qū)動電路的柵極驅(qū)動信號輸出端之間的連接，所述數(shù)據(jù)線測試開關(guān)控制模塊用于在非測試時間段控制斷開數(shù)據(jù)線測試信號引出電極和數(shù)據(jù)驅(qū)動電路的數(shù)據(jù)電壓信號輸出端之間的連接；所述測試電路開關(guān)控制單元還包括偏壓控制模塊；

所述柵線測試開關(guān)控制模塊包括連接于所述柵線測試信號引出電極和所述柵極驅(qū)動電路的柵極驅(qū)動信號輸出端之間的相互串聯(lián)的2N個柵線測試開關(guān)晶體管；N為正整數(shù)；

所述數(shù)據(jù)線測試開關(guān)控制模塊包括連接于所述數(shù)據(jù)線測試信號引出電極和所述數(shù)據(jù)驅(qū)動電路的數(shù)據(jù)電壓信號輸出端之間的相互串聯(lián)的2M個數(shù)據(jù)線測試開關(guān)晶體管；M為正整數(shù)；

所述偏壓控制模塊，分別與所述柵線測試開關(guān)晶體管的柵極和所述數(shù)據(jù)線測試開關(guān)晶體管的柵極連接，用于在非測試時間段，在每一偏壓周期內(nèi)，控制所述柵線測試開關(guān)晶體管處于正偏壓的第一正偏壓時間和該柵線測試開關(guān)晶體管處于負(fù)偏壓的第一負(fù)偏壓時間之間的差值的絕對值小于第一預(yù)定時間差值，并控制所述數(shù)據(jù)線測試開關(guān)晶體管處于正偏壓的第二正偏壓時間和該數(shù)據(jù)線測試開關(guān)晶體管處于負(fù)偏壓的第二負(fù)偏壓時間之間的差值的絕對值小于第二預(yù)定時間差值；

所述偏壓周期持續(xù)的時間小于預(yù)定周期時間。

實(shí)施時，所述預(yù)定周期時間小于或等于顯示周期。

實(shí)施時，所述偏壓控制模塊具體用于在非測試時間段向每一所述柵線測試開關(guān)晶體管的柵極發(fā)送相應(yīng)的柵線測試控制時鐘信號，向每一所述數(shù)據(jù)線測試開關(guān)晶體管的柵極發(fā)送相應(yīng)的數(shù)據(jù)線測試控制時鐘信號；

在所述非測試時間段，所述柵線測試控制時鐘信號的占空比與1的差值的絕對值小于第一預(yù)定占空比差值；所述數(shù)據(jù)線測試控制信號為數(shù)據(jù)線測試控制時鐘信號，所述數(shù)據(jù)線測試控制時鐘信號的占空比與1的差值的絕對值小于第二預(yù)定占空比差值。

實(shí)施時，所述第一預(yù)定時間差值和所述第二預(yù)定時間差值都為0；在非測試時間段，所述柵線測試控制時鐘信號的占空比為1，所述數(shù)據(jù)線測試控制時鐘信號的占空比為1。

實(shí)施時，所述柵線測試開關(guān)控制模塊包括第一柵線測試開關(guān)晶體管和第二柵線測試開關(guān)晶體管；所述數(shù)據(jù)線測試開關(guān)控制模塊包括第一數(shù)據(jù)線測試開關(guān)晶體管和第二數(shù)據(jù)線測試開關(guān)晶體管；

所述第一柵線測試開關(guān)晶體管、所述第二柵線測試開關(guān)晶體管、所述第一數(shù)據(jù)線測試開關(guān)晶體管和所述第二數(shù)據(jù)線測試開關(guān)晶體管的類型相同；

所述第一柵線測試開關(guān)晶體管的第一極與所述柵線測試信號引出電極連接，所述第一柵線測試開關(guān)晶體管的第二極與所述第二柵線測試開關(guān)晶體管的第一極連接；

所述第一數(shù)據(jù)線測試開關(guān)晶體管的第一極與所述數(shù)據(jù)線測試信號引出電極連接，所述第一數(shù)據(jù)線測試開關(guān)晶體管的第二極與所述第二數(shù)據(jù)線測試開關(guān)晶體管的第一極連接；

所述第二柵線測試開關(guān)晶體管的第二極與所述柵極驅(qū)動電路的柵極驅(qū)動信號輸出端連接，所述第二數(shù)據(jù)線測試開關(guān)晶體管的第二極與所述數(shù)據(jù)驅(qū)動電路的數(shù)據(jù)電壓信號輸出端連接；

所述偏壓控制模塊用于在非測試時間段向所述第一柵線測試開關(guān)晶體管的柵極和所述第二數(shù)據(jù)線測試開關(guān)晶體管發(fā)送第一控制時鐘信號，向所述第二柵線測試開關(guān)晶體管和所述第一數(shù)據(jù)線測試開關(guān)晶體管發(fā)送第二控制時鐘信號；

所述第一控制時鐘信號和所述第二控制時鐘信號反相；

所述第一控制時鐘信號的周期小于顯示周期。

實(shí)施時，本發(fā)明所述的測試電路開關(guān)控制單元還包括：

柵線測試控制模塊，分別與所述第一柵線測試開關(guān)晶體管的柵極和所述第二柵線測試開關(guān)晶體管的柵極連接，用于在柵線測試時間段控制所述第一柵線測試開關(guān)晶體管的柵極和所述第二柵線測試開關(guān)晶體管的柵極都接入第一電平，以控制所述第一柵線測試開關(guān)晶體管和所述第二柵線測試開關(guān)晶體管都打開；以及，

數(shù)據(jù)線測試控制模塊，分別與所述第一數(shù)據(jù)線測試開關(guān)晶體管的柵極和所述第二數(shù)據(jù)線測試開關(guān)晶體管的柵極連接，用于在數(shù)據(jù)線測試時間段控制所述第一數(shù)據(jù)線測試開關(guān)晶體管的柵極、所述第二數(shù)據(jù)線測試開關(guān)晶體管的柵極都接入第一電平，以控制所述第一柵線測試開關(guān)晶體管、所述第二柵線測試開關(guān)晶體管、所述第一數(shù)據(jù)線測試開關(guān)晶體管和所述第二數(shù)據(jù)線測試開關(guān)晶體管都打開。

本發(fā)明還提供了一種測試電路開關(guān)控制方法，應(yīng)用于上述的測試電路開關(guān)控制單元，所述測試電路開關(guān)控制方法包括：

在非測試時間段，在每一偏壓周期內(nèi)，偏壓控制模塊控制每一柵線測試開關(guān)晶體管處于正偏壓的第一正偏壓時間和處于負(fù)偏壓的第一負(fù)偏壓時間之間的差值的絕對值小于第一預(yù)定時間差值，偏壓控制模塊控制每一數(shù)據(jù)線測試開關(guān)晶體管處于正偏壓的第二正偏壓時間和處于負(fù)偏壓的第二負(fù)偏壓時間之間的差值的絕對值小于第二預(yù)定時間差值。

本發(fā)明還提供了一種測試電路，包括柵線測試信號引出電極、數(shù)據(jù)線測試信號引出電極和上述的測試電路開關(guān)控制單元；

所述測試電路開關(guān)控制單元包括的柵線測試開關(guān)控制模塊與所述柵線測試信號引出電極連接；

所述測試電路開關(guān)控制單元包括的數(shù)據(jù)線測試開關(guān)控制模塊與所述數(shù)據(jù)線測試信號引出電極連接。

本發(fā)明還提供了一種顯示裝置，包括上述的測試電路。

實(shí)施時，本發(fā)明所述的顯示裝置還包括柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路；

所述測試電路中的測試電路開關(guān)控制單元包括的偏壓控制模塊設(shè)置于所述柵極驅(qū)動電路中；

所述柵極驅(qū)動電路與所述測試電路開關(guān)控制單元包括的柵線測試開關(guān)控制模塊連接；

所述數(shù)據(jù)驅(qū)動電路與所述測試電路開關(guān)控制單元包括的數(shù)據(jù)線測試開關(guān)控制模塊連接。

與現(xiàn)有技術(shù)相比，本發(fā)明所述的測試電路開關(guān)控制單元、方法、測試電路和顯示裝置，從而可以改善柵線測試開關(guān)晶體管的特性和數(shù)據(jù)線測試開關(guān)晶體管的特性裂化的情況，可以使得柵線測試開關(guān)晶體管的漏電流和數(shù)據(jù)線測試開關(guān)晶體管的漏電流不會明顯變大，可以避免柵極驅(qū)動電路通過柵線測試開關(guān)晶體管漏電，避免數(shù)據(jù)驅(qū)動電路通過數(shù)據(jù)線測試開關(guān)晶體管漏電。

附圖說明

圖1是本發(fā)明實(shí)施例所述的測試電路開關(guān)控制單元的結(jié)構(gòu)框圖；

圖2是本發(fā)明所述的測試電路開關(guān)控制單元的一具體實(shí)施例的結(jié)構(gòu)圖；

圖3是圖2所示的測試電路開關(guān)控制單元的具體實(shí)施例中的CLK1和CLK2的時序圖；

圖4是本發(fā)明所述的測試電路開關(guān)控制單元的另一具體實(shí)施例的結(jié)構(gòu)圖；

圖5是本發(fā)明所述的測試電路開關(guān)控制單元的又一具體實(shí)施例的結(jié)構(gòu)圖；

圖6是圖5所示的測試電路開關(guān)控制單元的具體實(shí)施例中的GS和DS的時序圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

如圖1所示，本發(fā)明實(shí)施例所述的測試電路開關(guān)控制單元包括柵線測試開關(guān)控制模塊11和數(shù)據(jù)線測試開關(guān)控制模塊12；

所述柵線測試開關(guān)控制模塊11連接于所述柵線測試信號引出電極GTE和所述柵極驅(qū)動電路GI的柵極驅(qū)動信號輸出端之間，用于在非測試時間段控制斷開柵線測試信號引出電極GTE和柵極驅(qū)動電路GI的柵極驅(qū)動信號輸出端之間的連接；

所述數(shù)據(jù)線測試開關(guān)控制模塊12連接于所述數(shù)據(jù)線測試信號引出電極DTE和數(shù)據(jù)驅(qū)動電路DI的數(shù)據(jù)電壓信號輸出端之間，用于在非測試時間段控制斷開數(shù)據(jù)線測試信號引出電極DTE和數(shù)據(jù)驅(qū)動電路DI的數(shù)據(jù)電壓信號輸出端之間的連接；

所述測試電路開關(guān)控制單元還包括偏壓控制模塊13；

所述柵線測試開關(guān)控制模塊11包括連接于所述柵線測試信號引出電極GTE和所述柵極驅(qū)動電路GI的柵極驅(qū)動信號輸出端之間的相互串聯(lián)的2N個柵線測試開關(guān)晶體管(圖1中未示出)；N為正整數(shù)；

所述數(shù)據(jù)線測試開關(guān)控制模塊包括連接于所述數(shù)據(jù)線測試信號引出電極和所述數(shù)據(jù)驅(qū)動電路的數(shù)據(jù)電壓信號輸出端之間的相互串聯(lián)的2M個數(shù)據(jù)線測試開關(guān)晶體管(圖1中未示出)；M為正整數(shù)；

所述偏壓控制模塊13，分別與所述柵線測試開關(guān)晶體管的柵極和所述數(shù)據(jù)線測試開關(guān)晶體管的柵極連接，用于在非測試時間段，在每一偏壓周期內(nèi)，控制所述柵線測試開關(guān)晶體管處于正偏壓的第一正偏壓時間和該柵線測試開關(guān)晶體管處于負(fù)偏壓的第一負(fù)偏壓時間之間的差值的絕對值小于第一預(yù)定時間差值，并控制所述數(shù)據(jù)線測試開關(guān)晶體管處于正偏壓的第二正偏壓時間和該數(shù)據(jù)線測試開關(guān)晶體管處于負(fù)偏壓的第二負(fù)偏壓時間之間的差值的絕對值小于第二預(yù)定時間差值；

所述偏壓周期持續(xù)的時間小于預(yù)定周期時間。

在實(shí)際操作時，所述預(yù)定周期時間可以根據(jù)實(shí)際情況而限定，但是為了使得柵線測試開關(guān)晶體管和數(shù)據(jù)線測試開關(guān)晶體管不會長時間處于正偏壓或負(fù)偏壓從而影響晶體管的特性，所述預(yù)定周期時間不應(yīng)被設(shè)置的過大，例如，所述預(yù)定周期時間可以為16ms，但不限于此。

本發(fā)明實(shí)施例所述的測試電路開關(guān)控制單元通過偏壓控制模塊13在非測試時間段，在每一偏壓周期內(nèi)，控制所述柵線測試開關(guān)晶體管處于正偏壓的第一正偏壓時間和該柵線測試開關(guān)晶體管處于負(fù)偏壓的第一負(fù)偏壓時間之間的差值的絕對值小于第一預(yù)定時間差值，并控制所述數(shù)據(jù)線測試開關(guān)晶體管處于正偏壓的第二正偏壓時間和該數(shù)據(jù)線測試開關(guān)晶體管處于負(fù)偏壓的第二負(fù)偏壓時間之間的差值的絕對值小于第二預(yù)定時間差值，以使得所述柵線測試開關(guān)晶體管和所述數(shù)據(jù)線測試開關(guān)晶體管不會長時間持續(xù)處于正偏壓狀態(tài)，也不會長時間持續(xù)處于負(fù)偏壓狀態(tài)，從而避免柵線測試開關(guān)晶體管和數(shù)據(jù)線測試開關(guān)晶體管特性劣化。

為了避免現(xiàn)有的測試電路開關(guān)控制單元中的柵線測試開關(guān)晶體管和數(shù)據(jù)線測試開關(guān)晶體管在非測試階段長期處于負(fù)偏壓狀態(tài)，從而TFT特性發(fā)生明顯的劣化，導(dǎo)致柵線測試開關(guān)晶體管的漏電流和數(shù)據(jù)線測試開關(guān)晶體管的漏電流明顯變大，從而會造成柵極驅(qū)動電路GI通過柵線測試開關(guān)晶體管漏電，數(shù)據(jù)驅(qū)動電路DI通過數(shù)據(jù)線測試開關(guān)晶體管漏電，從而影響柵極驅(qū)動電路GI和數(shù)據(jù)驅(qū)動電路DI在長時間、高溫等情況下的正常驅(qū)動的問題，本發(fā)明實(shí)施例通過采用偶數(shù)個柵線測試開關(guān)晶體管和偶數(shù)個數(shù)據(jù)線測試開關(guān)晶體管，在非測試時間段，當(dāng)一部分柵線測試開關(guān)晶體管導(dǎo)通時，另一部分柵線測試開關(guān)晶體管關(guān)斷，從而控制斷開柵線測試信號引出電極GTE和所述柵極驅(qū)動電路GI的柵極驅(qū)動信號輸出端之間的連接，并且使得在每一偏壓周期內(nèi)，所述柵線測試開關(guān)晶體管處于正偏壓的第一正偏壓時間和所述柵線測試開關(guān)晶體管處于負(fù)偏壓的第一負(fù)偏壓時間之間的差距不大，也即使得所述柵線測試開關(guān)晶體管不會長期處于正偏壓狀態(tài)，也不會長期處于負(fù)偏壓狀態(tài)，從而使得所述柵線測試開關(guān)晶體管的漏電流不會明顯變大，可以避免柵極驅(qū)動電路GI通過柵線測試開關(guān)晶體管漏電；在非測試階段，當(dāng)一部分?jǐn)?shù)據(jù)線測試開關(guān)晶體管導(dǎo)通時，另一部分?jǐn)?shù)據(jù)線測試開關(guān)晶體管關(guān)斷，從而控制斷開數(shù)據(jù)線測試信號引出電極DTE和所述數(shù)據(jù)驅(qū)動電路DI的數(shù)據(jù)驅(qū)動信號輸出端之間的連接，并且使得在每一偏壓周期內(nèi)，所述數(shù)據(jù)線測試開關(guān)晶體管處于正偏壓的第一正偏壓時間和所述數(shù)據(jù)線測試開關(guān)晶體管處于負(fù)偏壓的第一負(fù)偏壓時間之間的差距不大，也即使得所述數(shù)據(jù)線測試開關(guān)晶體管不會長期處于正偏壓狀態(tài)，也不會長期處于負(fù)偏壓狀態(tài)，從而使得所述數(shù)據(jù)線測試開關(guān)晶體管的漏電流不會明顯變大，可以避免數(shù)據(jù)驅(qū)動電路DI通過數(shù)據(jù)線測試開關(guān)晶體管漏電。

在實(shí)際操作時，所述預(yù)定周期時間可以小于或等于顯示周期。所述顯示周期為顯示面板的一幀顯示時間，例如可以為16ms，也可以根據(jù)實(shí)際情況被調(diào)整為其他時間值，在此對所述顯示周期的具體時間值不作限定。

在最優(yōu)選的情況下，所述第一預(yù)定時間差值和所述第二預(yù)定時間差值都為0，也即，在非測試時間段，在每一偏壓周期內(nèi)，每一柵線測試控制晶體管處于正偏壓的時間和該柵線測試控制晶體管處于負(fù)偏壓的時間相等，每一數(shù)據(jù)線測試控制晶體管處于正偏壓的時間和該數(shù)據(jù)線測試控制晶體管處于負(fù)偏壓的時間也相等，從而可以最大程度上的避免對所述柵線測試控制晶體管的特性和所述數(shù)據(jù)線測試控制晶體管的特性產(chǎn)生影響，使得所述柵線測試控制晶體管的漏電流和所述數(shù)據(jù)線測試控制晶體管的漏電流不會增大。

在實(shí)際操作時，所述偏壓控制模塊可以具體用于在非測試時間段向每一所述柵線測試開關(guān)晶體管的柵極發(fā)送相應(yīng)的柵線測試控制時鐘信號，向每一所述數(shù)據(jù)線測試開關(guān)晶體管的柵極發(fā)送相應(yīng)的數(shù)據(jù)線測試控制時鐘信號；

在所述非測試時間段，所述柵線測試控制時鐘信號的占空比與1的差值的絕對值小于第一預(yù)定占空比差值；所述數(shù)據(jù)線測試控制信號為數(shù)據(jù)線測試控制時鐘信號，所述數(shù)據(jù)線測試控制時鐘信號的占空比與1的差值的絕對值小于第二預(yù)定占空比差值。

在實(shí)際操作時，所述柵線測試控制時鐘信號的周期可以與所述數(shù)據(jù)線測試時鐘信號的周期相等，所述偏壓周期即可以對應(yīng)為所述柵線測試控制時鐘信號的周期。

在具體實(shí)施時，在最優(yōu)選的情況下，柵線測試控制時鐘信號的占空比和數(shù)據(jù)線測試控制信號的占空比都為1，也即柵線測試控制時鐘信號為高電平的時間和所述柵線測試控制時鐘信號為低電平的時間相等，數(shù)據(jù)線測試控制時鐘信號為高電平的時間和所述數(shù)據(jù)線測試控制時鐘信號為低電平的時間相等，從而使得相應(yīng)的柵線測試控制晶體管依次處于正偏壓和負(fù)偏壓，并且處于正偏壓的時間和處于負(fù)偏壓的時間相等，并使得相應(yīng)的數(shù)據(jù)線測試控制晶體管依次處于正偏壓和負(fù)偏壓，并且處于正偏壓的時間和處于負(fù)偏壓的時間相等，這樣可以在最大程度上的避免對所述柵線測試控制晶體管和數(shù)據(jù)線測試控制晶體管的特性的影響，使得所述柵線測試控制晶體管的漏電流和所述數(shù)據(jù)線測試控制晶體管的漏電流不會增大。但是，在實(shí)際操作時，由于對高電平時間和低電平時間的控制精度問題，所述柵線測試控制時鐘信號的占空比和所述數(shù)據(jù)線測試控制時鐘信號的占空比有可能并不會精確的被設(shè)置為1，而是占空比有一定的誤差，或者，在另一種情況下，只要控制柵線測試控制晶體管的占空比與1之間差值的絕對值小于第一預(yù)定占空比差值，并控制柵線測試控制晶體管的占空比與1之間差值的絕對值小于第二預(yù)定占空比差值，例如，所述第一預(yù)定占空比差值可以為0.05，所述第二預(yù)定占空比差值可以為0.1，即控制柵線測試控制晶體管的占空比在0.95至1.05之間，控制數(shù)據(jù)線測試控制晶體管的占空比在0.9至1.1之間，從而使得柵線測試控制晶體管和數(shù)據(jù)線測試控制晶體管會不會長時間處于正偏壓或負(fù)偏壓，并且柵線測試控制晶體管和數(shù)據(jù)線測試控制晶體管處于正偏壓的時間和該柵線測試控制晶體管處于負(fù)偏壓的時間差距不會太大，從而保證所述柵線測試控制晶體管的特性和所述數(shù)據(jù)線測試控制晶體管的特性不會受到較大影響。

在實(shí)際操作時，所述第一預(yù)定占空比差值也可以根據(jù)情況設(shè)置為其他數(shù)值，例如，0.1、0.08或其他值，但是一般情況下所述第一預(yù)定占空比差值不應(yīng)被設(shè)置為太大，例如該第一預(yù)定占空比差值優(yōu)選為在0.2以下，以使得柵線測試控制晶體管處于正偏壓和負(fù)偏壓的時間差距不太大，從而不會較大的影響柵線測試控制晶體管的漏電流；

同樣的，所述第二預(yù)定占空比差值也可以根據(jù)情況設(shè)置為其他數(shù)值，例如，0.05、0.08或其他值，但是一般情況下所述第二預(yù)定占空比差值不應(yīng)被設(shè)置為太大，例如該第二預(yù)定占空比差值優(yōu)選為在0.2以下，以使得數(shù)據(jù)線測試控制晶體管處于正偏壓和負(fù)偏壓的時間差距不太大，從而不會較大的影響數(shù)據(jù)線測試控制晶體管的漏電流。

優(yōu)選的，在非測試時間段，所述柵線測試控制時鐘信號的占空比為1，所述數(shù)據(jù)線測試控制時鐘信號的占空比為1。

具體的，所述柵線測試開關(guān)控制模塊可以包括第一柵線測試開關(guān)晶體管和第二柵線測試開關(guān)晶體管；所述數(shù)據(jù)線測試開關(guān)控制模塊包括第一數(shù)據(jù)線測試開關(guān)晶體管和第二數(shù)據(jù)線測試開關(guān)晶體管；

所述第一柵線測試開關(guān)晶體管、所述第二柵線測試開關(guān)晶體管、所述第一數(shù)據(jù)線測試開關(guān)晶體管和所述第二數(shù)據(jù)線測試開關(guān)晶體管的類型相同；

所述第一柵線測試開關(guān)晶體管的第一極與所述柵線測試信號引出電極連接，所述第一柵線測試開關(guān)晶體管的第二極與所述第二柵線測試開關(guān)晶體管的第一極連接；

所述第一數(shù)據(jù)線測試開關(guān)晶體管的第一極與所述數(shù)據(jù)線測試信號引出電極連接，所述第一數(shù)據(jù)線測試開關(guān)晶體管的第二極與所述第二數(shù)據(jù)線測試開關(guān)晶體管的第一極連接；

所述第二柵線測試開關(guān)晶體管的第二極與所述柵極驅(qū)動電路的柵極驅(qū)動信號輸出端連接，所述第二數(shù)據(jù)線測試開關(guān)晶體管的第二極與所述數(shù)據(jù)驅(qū)動電路的數(shù)據(jù)電壓信號輸出端連接；

所述偏壓控制模塊用于在非測試時間段向所述第一柵線測試開關(guān)晶體管的柵極和所述第二數(shù)據(jù)線測試開關(guān)晶體管發(fā)送第一控制時鐘信號，向所述第二柵線測試開關(guān)晶體管和所述第一數(shù)據(jù)線測試開關(guān)晶體管發(fā)送第二控制時鐘信號；

所述第一控制時鐘信號和所述第二控制時鐘信號反相；

所述第一控制時鐘信號的周期小于顯示周期。

具體的，本發(fā)明實(shí)施例所述的測試電路開關(guān)控制單元還包括：

柵線測試控制模塊，分別與所述第一柵線測試開關(guān)晶體管的柵極和所述第二柵線測試開關(guān)晶體管的柵極連接，用于在柵線測試時間段控制所述第一柵線測試開關(guān)晶體管的柵極和所述第二柵線測試開關(guān)晶體管的柵極都接入第一電平，以控制所述第一柵線測試開關(guān)晶體管和所述第二柵線測試開關(guān)晶體管都打開；以及，

數(shù)據(jù)線測試控制模塊，分別與所述第一數(shù)據(jù)線測試開關(guān)晶體管的柵極和所述第二數(shù)據(jù)線測試開關(guān)晶體管的柵極連接，用于在數(shù)據(jù)線測試時間段控制所述第一數(shù)據(jù)線測試開關(guān)晶體管的柵極、所述第二數(shù)據(jù)線測試開關(guān)晶體管的柵極都接入第一電平，以控制所述第一柵線測試開關(guān)晶體管、所述第二柵線測試開關(guān)晶體管、所述第一數(shù)據(jù)線測試開關(guān)晶體管和所述第二數(shù)據(jù)線測試開關(guān)晶體管都打開。

本發(fā)明實(shí)施例所述的測試電路開關(guān)控制單元通過柵線測試控制模塊以在柵線測試時間段控制柵極驅(qū)動電路與柵線測試信號引出電極連接，以可以進(jìn)行柵線測試；本發(fā)明實(shí)施例所述的測試電路開關(guān)控制單元通過數(shù)據(jù)線測試控制模塊以在數(shù)據(jù)線測試時間段控制柵極驅(qū)動電路與數(shù)據(jù)線測試信號引出電極連接，以可以進(jìn)行數(shù)據(jù)線測試。

在實(shí)際操作時，柵線測試和數(shù)據(jù)線測試可以同時進(jìn)行，也可以分時進(jìn)行，可以根據(jù)實(shí)際情況設(shè)定。

下面通過一具體實(shí)施例來說明本發(fā)明所述的測試電路開關(guān)控制單元。

如圖2所示，本發(fā)明所述的測試電路開關(guān)控制單元的一具體實(shí)施例包括柵線測試開關(guān)控制模塊11、數(shù)據(jù)線測試開關(guān)控制模塊12和偏壓控制模塊13；

所述柵線測試開關(guān)控制模塊包括第一柵線測試開關(guān)晶體管SWG1和第二柵線測試開關(guān)晶體管SWG2；

所述數(shù)據(jù)線測試開關(guān)控制模塊包括第一數(shù)據(jù)線測試開關(guān)晶體管SWD1和第二數(shù)據(jù)線測試開關(guān)晶體管SWD2；

所述偏壓控制模塊13包括第一控制子模塊131和第二控制子模塊132；

所述第一柵線測試開關(guān)晶體管SWG1的柵極和所述第二數(shù)據(jù)線測試開關(guān)晶體管SWD2的柵極都與所述第一控制子模塊131連接；

所述第一數(shù)據(jù)線測試開關(guān)晶體管SWD1的柵極和所述第二柵線測試開關(guān)晶體管SWG2的柵極都與所述第二控制子模塊132連接；

所述第一柵線測試開關(guān)晶體管SWG1、所述第二柵線測試開關(guān)晶體管SWG2、所述第一數(shù)據(jù)線測試開關(guān)晶體管SWD1和所述第二數(shù)據(jù)線測試開關(guān)晶體管SWD2都為n型晶體管；

所述第一柵線測試開關(guān)晶體管SWG1的漏極與所述柵線測試信號引出電極GTE連接，所述第一柵線測試開關(guān)晶體管SWG1的源極與所述第二柵線測試開關(guān)晶體管SWG2的漏極連接；

所述第一數(shù)據(jù)線測試開關(guān)晶體管SWD1的漏極與所述數(shù)據(jù)線測試信號引出電極DTE連接，所述第一數(shù)據(jù)線測試開關(guān)晶體管SWD1的源極與所述第二數(shù)據(jù)線測試開關(guān)晶體管SWD2的漏極連接；

所述第二柵線測試開關(guān)晶體管SWD2的源極與所述柵極驅(qū)動電路GI的柵極驅(qū)動信號輸出端連接，所述第二數(shù)據(jù)線測試開關(guān)晶體管SWD2的源極與所述數(shù)據(jù)驅(qū)動電路DI的數(shù)據(jù)電壓信號輸出端連接；

所述第一控制子模塊131用于在非測試時間段向所述第一柵線測試開關(guān)晶體管SWG1的柵極和所述第二數(shù)據(jù)線測試開關(guān)晶體管SWD2發(fā)送第一控制時鐘信號CLK1；

所述第二控制子模塊132用于向所述第二柵線測試開關(guān)晶體管SWG2和所述第一數(shù)據(jù)線測試開關(guān)晶體管SWD1發(fā)送第二控制時鐘信號CLK2。

如圖3所示，在非測試時間段，所述第一控制時鐘信號CLK1和所述第二控制時鐘信號CLK2反相；

所述第一控制時鐘信號CLK1的周期和所述第二控制時鐘信號CLK2的周期相等；

所述第一控制時鐘信號CLK1的周期小于一幀顯示時間(例如16ms)。

在圖3中，H標(biāo)示高電平，L標(biāo)示低電平。

本發(fā)明如圖2所示的測試電路開關(guān)控制單元在工作時，在非測試時間段，當(dāng)所述第一控制時鐘信號CLK1為高電平時，所述第二控制時鐘信號CLK2為低電平，SWG1和SWD2正偏壓打開，SWG2和SWD1負(fù)偏壓關(guān)閉；當(dāng)所述第一控制時鐘信號CLK1為低電平時，所述第二控制時鐘信號CLK2為高電平，SWG1和SWD2負(fù)偏壓關(guān)閉，SWG2和SWD1正偏壓打開；在一幀時間內(nèi)，SWG1依次交替正負(fù)偏壓，SWG2依次交替正負(fù)偏壓，SWD1依次交替正負(fù)偏壓，SWD2依次交替正負(fù)偏壓，防止因?yàn)殚L時間正偏壓或負(fù)偏壓造成TFT特性惡化。

在實(shí)際操作時，所述偏壓控制模塊13可以設(shè)置于柵極驅(qū)動電路GI中，也即由柵極驅(qū)動電路GI來提供第一控制時鐘信號CLK1和第二控制時鐘信號CLK2。

在實(shí)際操作時，所述第一柵線測試開關(guān)晶體管SWG1、所述第二柵線測試開關(guān)晶體管SWG2、所述第一數(shù)據(jù)線測試開關(guān)晶體管SWD1、所述第二數(shù)據(jù)線測試開關(guān)晶體管SWD2也可以為p型晶體管，在此對上述開關(guān)晶體管的類型不作限定。

本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為第一極，另一極稱為第二極；當(dāng)?shù)谝粯O為源極時，第二極為漏極；當(dāng)?shù)谝粯O為漏極時，第二極為源極。

如圖4所示，在圖2所示的測試電路開關(guān)控制單元的基礎(chǔ)上，本發(fā)明實(shí)施例所述的測試電路開關(guān)控制單元還包括第一測試開關(guān)控制模塊SWT1和第二測試開關(guān)控制模塊SWT2；

并且，在圖4中，所述偏壓控制模塊(圖4中未示出)設(shè)置于柵極驅(qū)動電路GI中，由GI提供CLK1和CLK2；

SWT1分別與SWG2的柵極和SWD1的柵極連接；SWT2分別與SWG1的柵極和SWD2的柵極連接；

在實(shí)際操作時，在測試時間段，SWT1和SWT2都輸出高電平信號，以使得SWG1、SWG2、SWD1和SWD2都打開，從而使得柵極驅(qū)動電路GI輸出的柵線測試信號通過打開的SWG1和SWG2接入GTE，并使得數(shù)據(jù)驅(qū)動電路DI輸出的數(shù)據(jù)線測試信號通過打開的SWD1和SWD2接入DTE，以便進(jìn)行柵線測試和數(shù)據(jù)線測試。

在具體實(shí)施時，如圖5所示，圖4中的GI輸出柵極驅(qū)動信號GS至像素驅(qū)動晶體管PDT的柵極，像素驅(qū)動晶體管PDT的源極與像素電極302連接，像素驅(qū)動晶體管PDT的漏極與數(shù)據(jù)驅(qū)動電路DI連接，所述數(shù)據(jù)驅(qū)動電路DI輸出數(shù)據(jù)信號DS至像素驅(qū)動晶體管PDT的漏極；圖6繪制了GS和DS的時序圖。在圖6中，H標(biāo)示高電平，L標(biāo)示低電平。

本發(fā)明實(shí)施例所述的測試電路開關(guān)控制方法，應(yīng)用于上述的測試電路開關(guān)控制單元，所述測試電路開關(guān)控制方法包括：

在非測試時間段，在每一偏壓周期內(nèi)，偏壓控制模塊控制每一柵線測試開關(guān)晶體管處于正偏壓的第一正偏壓時間和處于負(fù)偏壓的第一負(fù)偏壓時間之間的差值的絕對值小于第一預(yù)定時間差值，偏壓控制模塊控制每一數(shù)據(jù)線測試開關(guān)晶體管處于正偏壓的第二正偏壓時間和處于負(fù)偏壓的第二負(fù)偏壓時間之間的差值的絕對值小于第二預(yù)定時間差值。

本發(fā)明實(shí)施例所述的測試電路，包括柵線測試信號引出電極、數(shù)據(jù)線測試信號引出電極和上述的測試電路開關(guān)控制單元；

所述測試電路開關(guān)控制單元包括的柵線測試開關(guān)控制模塊與所述柵線測試信號引出電極連接；

所述測試電路開關(guān)控制單元包括的數(shù)據(jù)線測試開關(guān)控制模塊與所述數(shù)據(jù)線測試信號引出電極連接。

本發(fā)明實(shí)施例所述的顯示裝置，包括上述的測試電路。

具體的，本發(fā)明實(shí)施例所述的顯示裝置還包括柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路；

所述測試電路中的測試電路開關(guān)控制單元包括的偏壓控制模塊設(shè)置于所述柵極驅(qū)動電路中；

所述柵極驅(qū)動電路與所述測試電路開關(guān)控制單元包括的柵線測試開關(guān)控制模塊連接；

所述數(shù)據(jù)驅(qū)動電路與所述測試電路開關(guān)控制單元包括的數(shù)據(jù)線測試開關(guān)控制模塊連接。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。