本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種移位寄存器單元、其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置。

背景技術(shù)：

在薄膜晶體管顯示器中，通常通過柵極驅(qū)動電路向像素區(qū)域的各個薄膜晶體管(TFT，Thin Film Transistor)的柵極提供柵極驅(qū)動信號。柵極驅(qū)動電路可以通過陣列工藝形成在液晶顯示器的陣列基板上，即陣列基板行驅(qū)動(Gate Driver on Array，GOA)工藝，這種集成工藝不僅節(jié)省了成本，而且可以做到液晶面板(Panel)兩邊對稱的美觀設(shè)計，同時，也省去了柵極集成電路(IC，Integrated Circuit)的綁定(Bonding)區(qū)域以及扇出(Fan-out)的布線空間，從而可以實現(xiàn)窄邊框的設(shè)計；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高了產(chǎn)能和良率。

現(xiàn)有的柵極驅(qū)動電路通常由多個級聯(lián)的移位寄存器構(gòu)成，各級移位寄存器分別對應(yīng)一條柵線，柵極驅(qū)動電路通過各級移位寄存器依次向掃描各柵線。但是，在現(xiàn)有的柵極驅(qū)動電路中，各級移位寄存器均包括有多個開關(guān)晶體管，占用面積較大，從而不利于窄邊框的設(shè)計。因此，如何提供一種有利于窄邊框設(shè)計的柵極驅(qū)動電路是本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供一種移位寄存器單元、其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置，用于提供一種有利于窄邊框設(shè)計的柵極驅(qū)動電路。

本發(fā)明實施例提供了一種移位寄存器單元，包括：第一輸入模塊、第二輸入模塊、第一復(fù)位模塊、第二復(fù)位模塊、節(jié)點(diǎn)控制模塊、第一輸出模塊與第二輸出模塊；其中，

所述第一輸入模塊分別與第一輸入信號端、第一直流信號端以及第一上拉節(jié)點(diǎn)相連；所述第一輸入模塊用于在所述第一輸入信號端的控制下將所述第一直流信號端的信號提供給所述第一上拉節(jié)點(diǎn)；

所述第一復(fù)位模塊分別與第一復(fù)位信號端、第二直流信號端以及所述第一上拉節(jié)點(diǎn)相連；所述第一復(fù)位模塊用于在所述第一復(fù)位信號端的控制下將所述第二直流信號端的信號提供給所述第一上拉節(jié)點(diǎn)；

所述第二輸入模塊分別與第二輸入信號端、所述第一直流信號端以及第二上拉節(jié)點(diǎn)相連；所述第二輸入模塊用于在所述第二輸入信號端的控制下將所述第一直流信號端的信號提供給所述第二上拉節(jié)點(diǎn)；

所述第二復(fù)位模塊分別與第二復(fù)位信號端、所述第二直流信號端以及所述第二上拉節(jié)點(diǎn)相連；所述第二復(fù)位模塊用于在所述第二復(fù)位信號端的控制下將所述第二直流信號端的信號提供給所述第二上拉節(jié)點(diǎn)；

所述節(jié)點(diǎn)控制模塊分別與第一時鐘信號端、第二時鐘信號端、所述第一上拉節(jié)點(diǎn)、所述第二上拉節(jié)點(diǎn)、第一下拉節(jié)點(diǎn)、第二下拉節(jié)點(diǎn)相連；所述節(jié)點(diǎn)控制模塊用于在所述第一時鐘信號端的控制下將所述第一時鐘信號端的信號提供給所述第一下拉節(jié)點(diǎn)，在所述第二時鐘信號端的控制下將所述第二時鐘信號端的信號提供給所述第二下拉節(jié)點(diǎn)，在所述第一上拉節(jié)點(diǎn)的控制下分別使所述第一下拉節(jié)點(diǎn)的電位和所述第二下拉節(jié)點(diǎn)的電位與所述第一上拉節(jié)點(diǎn)的電位相反，在所述第二上拉節(jié)點(diǎn)的控制下分別使所述第一下拉節(jié)點(diǎn)的電位和所述第二下拉節(jié)點(diǎn)的電位與所述第二上拉節(jié)點(diǎn)的電位相反，在所述第一下拉節(jié)點(diǎn)的控制下分別使所述第一上拉節(jié)點(diǎn)的電位和所述第二上拉節(jié)點(diǎn)的電位與所述第一下拉節(jié)點(diǎn)的電位相反，以及在所述第二下拉節(jié)點(diǎn)的控制下分別使所述第一上拉節(jié)點(diǎn)的電位和所述第二上拉節(jié)點(diǎn)的電位與所述第二下拉節(jié)點(diǎn)的電位相反；

所述第一輸出模塊分別與所述第一時鐘信號端、所述第二時鐘信號端、參考信號端、所述第一上拉節(jié)點(diǎn)、所述第一下拉節(jié)點(diǎn)、所述第二下拉節(jié)點(diǎn)以及所述移位寄存器單元的第一驅(qū)動信號輸出端相連；所述第一輸出模塊用于在所述第一上拉節(jié)點(diǎn)的控制下將所述第一時鐘信號端的信號提供給所述第一驅(qū)動信號輸出端，分別在所述第一下拉節(jié)點(diǎn)和所述第二下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第一驅(qū)動信號輸出端，在所述第二時鐘信號端的控制下將所述參考信號端的信號提供給所述第一驅(qū)動信號輸出端，以及在所述第一上拉節(jié)點(diǎn)處于浮接狀態(tài)時保持所述第一上拉節(jié)點(diǎn)與所述第一驅(qū)動信號輸出端之間的電壓差穩(wěn)定；

所述第二輸出模塊分別與所述第一時鐘信號端、所述第二時鐘信號端、所述參考信號端、所述第二上拉節(jié)點(diǎn)、所述第一下拉節(jié)點(diǎn)、所述第二下拉節(jié)點(diǎn)以及所述移位寄存器單元的第二驅(qū)動信號輸出端相連；所述第二輸出模塊用于在所述第二上拉節(jié)點(diǎn)的控制下將所述第二時鐘信號端的信號提供給所述第二驅(qū)動信號輸出端，分別在所述第一下拉節(jié)點(diǎn)和所述第二下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第二驅(qū)動信號輸出端，在所述第一時鐘信號端的控制下將所述參考信號端的信號提供給所述第二驅(qū)動信號輸出端以及在所述第二上拉節(jié)點(diǎn)處于浮接狀態(tài)時保持所述第二上拉節(jié)點(diǎn)與所述第二驅(qū)動信號輸出端之間的電壓差穩(wěn)定。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述節(jié)點(diǎn)控制模塊包括：第一上拉節(jié)點(diǎn)控制模塊、第二上拉節(jié)點(diǎn)控制模塊、第一下拉節(jié)點(diǎn)控制模塊與第二下拉節(jié)點(diǎn)控制模塊；其中，

所述第一上拉節(jié)點(diǎn)控制模塊分別與所述參考信號端、所述第一上拉節(jié)點(diǎn)、所述第一下拉節(jié)點(diǎn)、所述第二下拉節(jié)點(diǎn)相連；所述第一上拉節(jié)點(diǎn)控制模塊用于分別在所述第一下拉節(jié)點(diǎn)和所述第二下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第一上拉節(jié)點(diǎn)；

所述第二上拉節(jié)點(diǎn)控制模塊分別與所述參考信號端、所述第二上拉節(jié)點(diǎn)、所述第一下拉節(jié)點(diǎn)、所述第二下拉節(jié)點(diǎn)相連；所述第二上拉節(jié)點(diǎn)控制模塊用于分別在所述第一下拉節(jié)點(diǎn)和所述第二下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第二上拉節(jié)點(diǎn)；

所述第一下拉節(jié)點(diǎn)控制模塊分別與所述第一時鐘信號端、所述參考信號端、所述第一下拉節(jié)點(diǎn)、所述第一上拉節(jié)點(diǎn)、所述第二上拉節(jié)點(diǎn)相連；所述第一下拉節(jié)點(diǎn)控制模塊用于在所述第一時鐘信號端的控制下將所述第一時鐘信號端的信號提供給所述所述第一下拉節(jié)點(diǎn)，以及分別在所述第一上拉節(jié)點(diǎn)和所述第二上拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述所述第一下拉節(jié)點(diǎn)；

所述第二下拉節(jié)點(diǎn)控制模塊分別與所述第二時鐘信號端、所述參考信號端、所述第二下拉節(jié)點(diǎn)、所述第一上拉節(jié)點(diǎn)、所述第二上拉節(jié)點(diǎn)相連；所述第二下拉節(jié)點(diǎn)控制模塊用于在所述第二時鐘信號端的控制下將所述第二時鐘信號端的信號提供給所述所述第二下拉節(jié)點(diǎn)，以及分別在所述第一上拉節(jié)點(diǎn)和所述第二上拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述所述第二下拉節(jié)點(diǎn)。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第一上拉節(jié)點(diǎn)控制模塊包括：第一開關(guān)晶體管和第二開關(guān)晶體管；其中，

所述第一開關(guān)晶體管的柵極與所述第一下拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第一上拉節(jié)點(diǎn)相連；

所述第二開關(guān)晶體管的柵極與所述第二下拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第一上拉節(jié)點(diǎn)相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第二上拉節(jié)點(diǎn)控制模塊包括：第三開關(guān)晶體管和第四開關(guān)晶體管；其中，

所述第三開關(guān)晶體管的柵極與所述第二下拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第二上拉節(jié)點(diǎn)相連；

所述第四開關(guān)晶體管的柵極與所述第一下拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第二上拉節(jié)點(diǎn)相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第一下拉節(jié)點(diǎn)控制模塊包括：第五開關(guān)晶體管、第六開關(guān)晶體管和第七開關(guān)晶體管；其中，

所述第五開關(guān)晶體管的柵極和源極均與所述第一時鐘信號端相連，漏極與所述第一下拉節(jié)點(diǎn)相連；

所述第六開關(guān)晶體管的柵極與所述第一上拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第一下拉節(jié)點(diǎn)相連；

所述第七開關(guān)晶體管的柵極與所述第二上拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第一下拉節(jié)點(diǎn)相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第二下拉節(jié)點(diǎn)控制模塊包括：第八開關(guān)晶體管、第九開關(guān)晶體管和第十開關(guān)晶體管；其中，

所述第八開關(guān)晶體管的柵極和源極均與所述第二時鐘信號端相連，漏極與所述第二下拉節(jié)點(diǎn)相連；

所述第九開關(guān)晶體管的柵極與所述第一上拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第二下拉節(jié)點(diǎn)相連；

所述第十開關(guān)晶體管的柵極與所述第二上拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第二下拉節(jié)點(diǎn)相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第一輸入模塊包括：第十一開關(guān)晶體管；其中，

所述第十一開關(guān)晶體管的柵極與所述第一輸入信號端相連，源極與所述第一直流信號端相連，漏極與所述第一上拉節(jié)點(diǎn)相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第一復(fù)位模塊包括：第十二開關(guān)晶體管；其中，

所述第十二開關(guān)晶體管的柵極與所述第一復(fù)位信號端相連，源極與所述第二直流信號端相連，漏極與所述第一上拉節(jié)點(diǎn)相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第二輸入模塊包括：第十三開關(guān)晶體管；其中，

所述第十三開關(guān)晶體管的柵極與所述第二輸入信號端相連，源極與所述第一直流信號端相連，漏極與所述第二上拉節(jié)點(diǎn)相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第二復(fù)位模塊包括：第十四開關(guān)晶體管；其中，

所述第十四開關(guān)晶體管的柵極與所述第二復(fù)位信號端相連，源極與所述第二直流信號端相連，漏極與所述第二上拉節(jié)點(diǎn)相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第一輸出模塊包括：第十五開關(guān)晶體管、第十六開關(guān)晶體管、第十七開關(guān)晶體管、第十八開關(guān)晶體管與第一電容；其中，

所述第十五開關(guān)晶體管的柵極與所述第一上拉節(jié)點(diǎn)相連，源極與所述第一時鐘信號端相連，漏極與所述第一驅(qū)動信號輸出端相連；

所述第十六開關(guān)晶體管的柵極與所述第一下拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第一驅(qū)動信號輸出端相連；

所述第十七開關(guān)晶體管的柵極與所述第二下拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第一驅(qū)動信號輸出端相連；

所述第十八開關(guān)晶體管的柵極與所述第二時鐘信號端相連，源極與所述參考信號端相連，漏極與所述第一驅(qū)動信號輸出端相連；

所述第一電容的第一端與所述第一上拉節(jié)點(diǎn)相連，第二端與所述第一驅(qū)動信號輸出端相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第二輸出模塊包括：第十九開關(guān)晶體管、第二十開關(guān)晶體管、第二十一開關(guān)晶體管、第二十二開關(guān)晶體管與第二電容；其中，

所述第十九開關(guān)晶體管的柵極與所述第二上拉節(jié)點(diǎn)相連，源極與所述第二時鐘信號端相連，漏極與所述第二驅(qū)動信號輸出端相連；

所述第二十開關(guān)晶體管的柵極與所述第二下拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第二驅(qū)動信號輸出端相連；

所述第二十一開關(guān)晶體管的柵極與所述第一下拉節(jié)點(diǎn)相連，源極與所述參考信號端相連，漏極與所述第二驅(qū)動信號輸出端相連；

所述第二十二開關(guān)晶體管的柵極與所述第一時鐘信號端相連，源極與所述參考信號端相連，漏極與所述第二驅(qū)動信號輸出端相連；

所述第二電容的第一端與所述第二上拉節(jié)點(diǎn)相連，第二端與所述第二驅(qū)動信號輸出端相連。

在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第一復(fù)位信號端與所述第二驅(qū)動信號輸出端相連；和/或，

所述第二輸入信號端與所述第一驅(qū)動信號輸出端相連。

相應(yīng)地，本發(fā)明實施例還提供了一種柵極驅(qū)動電路，包括級聯(lián)的多個本發(fā)明實施例提供的上述任一種移位寄存器單元；其中，

第一級移位寄存器單元的第一輸入信號端與幀觸發(fā)信號端相連；

除第一級移位寄存器單元之外，其余各級移位寄存器單元的第一輸入信號端分別與上一級移位寄存器單元的第二驅(qū)動信號輸出端相連；

除最后一級移位寄存器單元之外，其余各級移位寄存器單元的第二復(fù)位信號端分別與下一級移位寄存器單元的第一驅(qū)動信號輸出端相連。

相應(yīng)地，本發(fā)明實施例還提供了一種顯示面板，包括本發(fā)明實施例提供的上述柵極驅(qū)動電路。

相應(yīng)地，本發(fā)明實施例還提供了一種本發(fā)明實施例提供的上述任一種移位寄存器單元的驅(qū)動方法，包括：第一階段、第二階段、第三階段、第四階段、第五階段與第六階段；其中，

在所述第一階段，所述第一輸入模塊在所述第一輸入信號端的控制下將所述第一直流信號端的信號提供給所述第一上拉節(jié)點(diǎn)；所述節(jié)點(diǎn)控制模塊在所述第一上拉節(jié)點(diǎn)的控制下分別使所述第一下拉節(jié)點(diǎn)的電位和所述第二下拉節(jié)點(diǎn)的電位與所述第一上拉節(jié)點(diǎn)的電位相反；所述第一輸出模塊在所述第一上拉節(jié)點(diǎn)的控制下將所述第一時鐘信號端的信號提供給所述第一驅(qū)動信號輸出端以及在所述第二時鐘信號端的控制下將所述參考信號端的信號提供給所述第一驅(qū)動信號輸出端；

在所述第二階段，所述第一輸出模塊在所述第一上拉節(jié)點(diǎn)處于浮接狀態(tài)時保持所述第一上拉節(jié)點(diǎn)與所述第一驅(qū)動信號輸出端之間的電壓差穩(wěn)定，以及在所述第一上拉節(jié)點(diǎn)的控制下將所述第一時鐘信號端的信號提供給所述第一驅(qū)動信號輸出端；所述第二輸入模塊在所述第二輸入信號端的控制下將所述第一直流信號端的信號提供給所述第二上拉節(jié)點(diǎn)；所述節(jié)點(diǎn)控制模塊在所述第一上拉節(jié)點(diǎn)的控制下分別使所述第一下拉節(jié)點(diǎn)的電位和所述第二下拉節(jié)點(diǎn)的電位與所述第一上拉節(jié)點(diǎn)的電位相反，以及在所述第二上拉節(jié)點(diǎn)的控制下分別使所述第一下拉節(jié)點(diǎn)的電位和所述第二下拉節(jié)點(diǎn)的電位與所述第二上拉節(jié)點(diǎn)的電位相反；所述第二輸出模塊在所述第二上拉節(jié)點(diǎn)的控制下將所述第二時鐘信號端的信號提供給所述第二驅(qū)動信號輸出端以及在所述第一時鐘信號端的控制下將所述參考信號端的信號提供給所述第二驅(qū)動信號輸出端；

在所述第三階段，所述第一復(fù)位模塊在所述第一復(fù)位信號端的控制下將所述第二直流信號端的信號提供給所述第一上拉節(jié)點(diǎn)；所述第一輸出模塊在所述第二時鐘信號端的控制下將所述參考信號端的信號提供給所述第一驅(qū)動信號輸出端；所述第二輸出模塊在所述第二上拉節(jié)點(diǎn)處于浮接狀態(tài)時保持所述第二上拉節(jié)點(diǎn)與所述第二驅(qū)動信號輸出端之間的電壓差穩(wěn)定，以及在所述第二上拉節(jié)點(diǎn)的控制下將所述第二時鐘信號端的信號提供給所述第二驅(qū)動信號輸出端；所述節(jié)點(diǎn)控制模塊在所述第二上拉節(jié)點(diǎn)的控制下分別使所述第一下拉節(jié)點(diǎn)的電位和所述第二下拉節(jié)點(diǎn)的電位與所述第二上拉節(jié)點(diǎn)的電位相反；

在所述第四階段，所述第二復(fù)位模塊在所述第二復(fù)位信號端的控制下將所述第二直流信號端的信號提供給所述第二上拉節(jié)點(diǎn)；所述節(jié)點(diǎn)控制模塊在所述第一時鐘信號端的控制下將所述第一時鐘信號端的信號提供給所述第一下拉節(jié)點(diǎn)，以及在所述第一下拉節(jié)點(diǎn)的控制下分別使所述第一上拉節(jié)點(diǎn)的電位和所述第二上拉節(jié)點(diǎn)的電位與所述第一下拉節(jié)點(diǎn)的電位相反；所述第一輸出模塊在所述第一下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第一驅(qū)動信號輸出端；所述第二輸出模塊在所述第一下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第二驅(qū)動信號輸出端以及在所述第一時鐘信號端的控制下將所述參考信號端的信號提供給所述第二驅(qū)動信號輸出端；

在所述第五階段，所述節(jié)點(diǎn)控制模塊在所述第二時鐘信號端的控制下將所述第二時鐘信號端的信號提供給所述第二下拉節(jié)點(diǎn)，在所述第二下拉節(jié)點(diǎn)的控制下分別使所述第一上拉節(jié)點(diǎn)的電位和所述第二上拉節(jié)點(diǎn)的電位與所述第二下拉節(jié)點(diǎn)的電位相反；所述第一輸出模塊在所述第二下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第一驅(qū)動信號輸出端，以及在所述第二時鐘信號端的控制下將所述參考信號端的信號提供給所述第一驅(qū)動信號輸出端；所述第二輸出模塊在所述第二下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第二驅(qū)動信號輸出端；

在所述第六階段，所述節(jié)點(diǎn)控制模塊在所述第一時鐘信號端的控制下將所述第一時鐘信號端的信號提供給所述第一下拉節(jié)點(diǎn)，在所述第一下拉節(jié)點(diǎn)的控制下分別使所述第一上拉節(jié)點(diǎn)的電位和所述第二上拉節(jié)點(diǎn)的電位與所述第一下拉節(jié)點(diǎn)的電位相反；所述第一輸出模塊在所述第一下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第一驅(qū)動信號輸出端；所述第二輸出模塊在所述第一下拉節(jié)點(diǎn)的控制下將所述參考信號端的信號提供給所述第二驅(qū)動信號輸出端以及在所述第一時鐘信號端的控制下將所述參考信號端的信號提供給所述第二驅(qū)動信號輸出端。

本發(fā)明實施例提供的移位寄存器單元、其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置，包括：第一輸入模塊、第二輸入模塊、第一復(fù)位模塊、第二復(fù)位模塊、節(jié)點(diǎn)控制模塊、第一輸出模塊與第二輸出模塊；其中，通過上述七個模塊的相互配合，通過共用節(jié)點(diǎn)控制模塊可以使每個移位寄存器單元輸出具有一定相位差的兩個掃描信號，以對應(yīng)顯示面板中的兩行柵線，以實現(xiàn)現(xiàn)有的兩個移位寄存器的功能，與現(xiàn)有的兩個移位寄存器相比結(jié)構(gòu)簡單，從而降低柵極驅(qū)動電路的占用空間，更適合于窄邊框設(shè)計。。

附圖說明

圖1a為本發(fā)明實施例提供的移位寄存器單元的結(jié)構(gòu)示意圖之一；

圖1b為本發(fā)明實施例提供的移位寄存器單元的結(jié)構(gòu)示意圖之二；

圖2a為本發(fā)明實施例提供的移位寄存器單元的具體結(jié)構(gòu)示意圖之一；

圖2b為本發(fā)明實施例提供的移位寄存器單元的具體結(jié)構(gòu)示意圖之二；

圖3a為圖2a所示的移位寄存器單元的電路時序圖；

圖3b為圖2b所示的移位寄存器單元的電路時序圖；

圖4為本發(fā)明實施例提供的驅(qū)動方法的流程圖；

圖5為本發(fā)明實施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖。。

具體實施方式

為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖，對本發(fā)明實施例提供的移位寄存器單元、其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置的具體實施方式進(jìn)行詳細(xì)地說明。

本發(fā)明實施例提供的一種移位寄存器單元，如圖1a所示，包括：第一輸入模塊1、第二輸入模塊2、第一復(fù)位模塊3、第二復(fù)位模塊4、節(jié)點(diǎn)控制模塊5、第一輸出模塊6與第二輸出模塊7；其中，

第一輸入模塊1分別與第一輸入信號端Input1、第一直流信號端VG1以及第一上拉節(jié)點(diǎn)PU1相連；第一輸入模塊1用于在第一輸入信號端Input1的控制下將第一直流信號端VG1的信號提供給第一上拉節(jié)點(diǎn)PU1；

第一復(fù)位模塊3分別與第一復(fù)位信號端Reset1、第二直流信號端VG2以及第一上拉節(jié)點(diǎn)PU1相連；第一復(fù)位模塊3用于在第一復(fù)位信號端Reset1的控制下將第二直流信號端VG2的信號提供給第一上拉節(jié)點(diǎn)PU1；

第二輸入模塊2分別與第二輸入信號端Input2、第一直流信號端VG1以及第二上拉節(jié)點(diǎn)PU2相連；第二輸入模塊2用于在第二輸入信號端Input2的控制下將第一直流信號端VG1的信號提供給第二上拉節(jié)點(diǎn)PU2；

第二復(fù)位模塊4分別與第二復(fù)位信號端Reset2、第二直流信號端VG2以及第二上拉節(jié)點(diǎn)PU2相連；第二復(fù)位模塊4用于在第二復(fù)位信號端Reset2的控制下將第二直流信號端VG2的信號提供給第二上拉節(jié)點(diǎn)PU2；

節(jié)點(diǎn)控制模塊5分別與第一時鐘信號端CK1、第二時鐘信號端CK2、第一上拉節(jié)點(diǎn)PU1、第二上拉節(jié)點(diǎn)PU2、第一下拉節(jié)點(diǎn)PD1、第二下拉節(jié)點(diǎn)PD2相連；節(jié)點(diǎn)控制模塊5用于在第一時鐘信號端CK1的控制下將第一時鐘信號端CK1的信號提供給第一下拉節(jié)點(diǎn)PD1，在第二時鐘信號端CK2的控制下將第二時鐘信號端CK2的信號提供給第二下拉節(jié)點(diǎn)PD2，在第一上拉節(jié)點(diǎn)PU2的控制下分別使第一下拉節(jié)點(diǎn)PD1的電位和第二下拉節(jié)點(diǎn)PD2的電位與第一上拉節(jié)點(diǎn)PU1的電位相反，在第二上拉節(jié)點(diǎn)PU2的控制下分別使第一下拉節(jié)點(diǎn)PD1的電位和第二下拉節(jié)點(diǎn)PD2的電位與第二上拉節(jié)點(diǎn)PU2的電位相反，在第一下拉節(jié)點(diǎn)PD1的控制下分別使第一上拉節(jié)點(diǎn)PU1的電位和第二上拉節(jié)點(diǎn)PU2的電位與第一下拉節(jié)點(diǎn)PD1的電位相反，以及在第二下拉節(jié)點(diǎn)PD2的控制下分別使第一上拉節(jié)點(diǎn)PU1的電位和第二上拉節(jié)點(diǎn)PU2的電位與第二下拉節(jié)點(diǎn)PD2的電位相反；

第一輸出模塊6分別與第一時鐘信號端CK1、第二時鐘信號端CK2、參考信號端Ref、第一上拉節(jié)點(diǎn)PU1、第一下拉節(jié)點(diǎn)PD1、第二下拉節(jié)點(diǎn)PD2以及移位寄存器單元的第一驅(qū)動信號輸出端Output1相連；第一輸出模塊6用于在第一上拉節(jié)點(diǎn)PU1的控制下將第一時鐘信號端CK2的信號提供給第一驅(qū)動信號輸出端Output1，分別在第一下拉節(jié)點(diǎn)PD1和第二下拉節(jié)點(diǎn)PD2的控制下將參考信號端Ref的信號提供給第一驅(qū)動信號輸出端Output1，在所述第二時鐘信號端CK2的控制下將所述參考信號端Ref的信號提供給所述第一驅(qū)動信號輸出端Output1，以及在第一上拉節(jié)點(diǎn)PU1處于浮接狀態(tài)時保持第一上拉節(jié)點(diǎn)PU1與第一驅(qū)動信號輸出端Output1之間的電壓差穩(wěn)定；

第二輸出模塊7分別與第一時鐘信號端CK1、第二時鐘信號端CK2、參考信號端Ref、第二上拉節(jié)點(diǎn)PU2、第一下拉節(jié)點(diǎn)PD1、第二下拉節(jié)點(diǎn)PD2以及移位寄存器單元的第二驅(qū)動信號輸出端Output2相連；第二輸出模塊7用于在第二上拉節(jié)點(diǎn)PU2的控制下將第二時鐘信號端CK2的信號提供給第二驅(qū)動信號輸出端Output2，分別在第一下拉節(jié)點(diǎn)PD1和第二下拉節(jié)點(diǎn)PD2的控制下將參考信號端Ref的信號提供給第二驅(qū)動信號輸出端Output2，在所述第一時鐘信號端CK1的控制下將所述參考信號端Ref的信號提供給所述第二驅(qū)動信號輸出端Output2以及在第二上拉節(jié)點(diǎn)PU2處于浮接狀態(tài)時保持第二上拉節(jié)點(diǎn)PU2與第二驅(qū)動信號輸出端Output2之間的電壓差穩(wěn)定。

本發(fā)明實施例提供的上述移位寄存器單元，包括：第一輸入模塊、第二輸入模塊、第一復(fù)位模塊、第二復(fù)位模塊、節(jié)點(diǎn)控制模塊、第一輸出模塊與第二輸出模塊；其中，通過上述七個模塊的相互配合，通過共用節(jié)點(diǎn)控制模塊可以使每個移位寄存器單元輸出具有一定相位差的兩個掃描信號，以對應(yīng)顯示面板中的兩行柵線，以實現(xiàn)現(xiàn)有的兩個移位寄存器的功能。從而與現(xiàn)有的兩個移位寄存器相比結(jié)構(gòu)簡單，從而降低柵極驅(qū)動電路的占用空間，更適合于窄邊框設(shè)計。

需要說明的是，在本發(fā)明實施例提供的上述移位寄存器單元中，以正向掃描為例，當(dāng)?shù)谝惠斎胄盘柖说挠行}沖信號為高電位時，第一直流信號端的電位為高電位，第二直流信號端的電位為低電位，參考信號端的電位為低電位；當(dāng)?shù)谝惠斎胄盘柖说挠行}沖信號為低電位時，第一直流信號端的電位為低電位，第二直流信號端的電位為高電位，參考信號端的電位為高電位。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖1b所示，節(jié)點(diǎn)控制模塊5具體可以包括：第一上拉節(jié)點(diǎn)控制模塊51、第二上拉節(jié)點(diǎn)控制模塊52、第一下拉節(jié)點(diǎn)控制模塊53與第二下拉節(jié)點(diǎn)控制模塊54；其中，

第一上拉節(jié)點(diǎn)控制模塊51分別與參考信號端Ref、第一上拉節(jié)點(diǎn)PU1、第一下拉節(jié)點(diǎn)PD1、第二下拉節(jié)點(diǎn)PD2相連；第一上拉節(jié)點(diǎn)控制模塊51用于分別在第一下拉節(jié)點(diǎn)PD1和第二下拉節(jié)點(diǎn)PD2的控制下將參考信號端Ref的信號提供給第一上拉節(jié)點(diǎn)PU1；

第二上拉節(jié)點(diǎn)控制模塊52分別與參考信號端Ref、第二上拉節(jié)點(diǎn)PU2、第一下拉節(jié)點(diǎn)PD1、第二下拉節(jié)點(diǎn)PD2相連；第二上拉節(jié)點(diǎn)控制模塊52用于分別在第一下拉節(jié)點(diǎn)PD1和第二下拉節(jié)點(diǎn)PD2的控制下將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2；

第一下拉節(jié)點(diǎn)控制模塊53分別與第一時鐘信號端CK1、參考信號端Ref、第一下拉節(jié)點(diǎn)PD1、第一上拉節(jié)點(diǎn)PU1、第二上拉節(jié)點(diǎn)PU2相連；第一下拉節(jié)點(diǎn)控制模塊53用于在第一時鐘信號端CK1的控制下將第一時鐘信號端CK1的信號提供給第一下拉節(jié)點(diǎn)PD1，以及分別在第一上拉節(jié)點(diǎn)PU1和第二上拉節(jié)點(diǎn)PU2的控制下將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1；

第二下拉節(jié)點(diǎn)控制模塊54分別與第二時鐘信號端CK2、參考信號端Ref、第二下拉節(jié)點(diǎn)PD2、第一上拉節(jié)點(diǎn)PU1、第二上拉節(jié)點(diǎn)PU2相連；第二下拉節(jié)點(diǎn)控制模塊54用于在第二時鐘信號端CK2的控制下將第二時鐘信號端CK2的信號提供給第二下拉節(jié)點(diǎn)PD2，以及分別在第一上拉節(jié)點(diǎn)PU1和第二上拉節(jié)點(diǎn)PU2的控制下將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2。

下面結(jié)合具體實施例，對本發(fā)明進(jìn)行詳細(xì)說明。需要說明的是，本實施例中是為了更好的解釋本發(fā)明，但不限制本發(fā)明。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第一上拉節(jié)點(diǎn)控制模塊51具體可以包括：第一開關(guān)晶體管M1和第二開關(guān)晶體管M2；其中，

所述第一開關(guān)晶體管M1的柵極與所述第一下拉節(jié)點(diǎn)PD1相連，源極與所述參考信號端Ref相連，漏極與所述第一上拉節(jié)點(diǎn)PU1相連；

所述第二開關(guān)晶體管M2的柵極與所述第二下拉節(jié)點(diǎn)P2相連，源極與所述參考信號端Ref相連，漏極與所述第一上拉節(jié)點(diǎn)PU1相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為高電位時，如圖2a所示，第一開關(guān)晶體管M1和第二開關(guān)晶體管M2可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為低電位時，如圖2b所示，第一開關(guān)晶體管M1和第二開關(guān)晶體管M2可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝婚_關(guān)晶體管在第一下拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第一上拉結(jié)點(diǎn)；當(dāng)?shù)诙_關(guān)晶體管在第二下拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第一上拉結(jié)點(diǎn)。

以上僅是舉例說明移位寄存器單元中第一上拉節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)，在具體實施時，第一上拉節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第二上拉節(jié)點(diǎn)控制模塊52具體可以包括：第三開關(guān)晶體管M3和第四開關(guān)晶體管M4；其中，

所述第三開關(guān)晶體管M3的柵極與所述第二下拉節(jié)點(diǎn)PD2相連，源極與所述參考信號端Ref相連，漏極與所述第二上拉節(jié)點(diǎn)PU2相連；

所述第四開關(guān)晶體管M4的柵極與所述第一下拉節(jié)點(diǎn)PD1相連，源極與所述參考信號端Ref相連，漏極與所述第二上拉節(jié)點(diǎn)PU2相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為高電位時，如圖2a所示，第三開關(guān)晶體管M3和第四開關(guān)晶體管M4可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為低電位時，如圖2b所示，第三開關(guān)晶體管M3和第四開關(guān)晶體管M4可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谌_關(guān)晶體管在第二下拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第二上拉節(jié)點(diǎn)；當(dāng)?shù)谒拈_關(guān)晶體管在第一下拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第二上拉節(jié)點(diǎn)。

以上僅是舉例說明移位寄存器單元中第二上拉節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)，在具體實施時，第二上拉節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第一下拉節(jié)點(diǎn)控制模塊53具體可以包括：第五開關(guān)晶體管M5、第六開關(guān)晶體管M6和第七開關(guān)晶體管M7；其中，

所述第五開關(guān)晶體管M5的柵極和源極均與所述第一時鐘信號端CK1相連，漏極與所述第一下拉節(jié)點(diǎn)PD1相連；

所述第六開關(guān)晶體管M6的柵極與所述第一上拉節(jié)點(diǎn)PU1相連，源極與所述參考信號端Ref相連，漏極與所述第一下拉節(jié)點(diǎn)PD1相連；

所述第七開關(guān)晶體管M7的柵極與所述第二上拉節(jié)點(diǎn)PU2相連，源極與所述參考信號端Ref相連，漏極與所述第一下拉節(jié)點(diǎn)PD1相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為高電位時，如圖2a所示，第五開關(guān)晶體管M5、第六開關(guān)晶體管M6和第七開關(guān)晶體管M7可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為低電位時，如圖2b所示，第五開關(guān)晶體管M5、第六開關(guān)晶體管M6和第七開關(guān)晶體管M7可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谖彘_關(guān)晶體管在第一時鐘信號端的控制下處于導(dǎo)通狀態(tài)時，將第一時鐘信號端的信號提供給第一下拉節(jié)點(diǎn)；當(dāng)?shù)诹_關(guān)晶體管在第一上拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第一下拉節(jié)點(diǎn)；當(dāng)?shù)谄唛_關(guān)晶體管在第二上拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第一下拉節(jié)點(diǎn)。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，在工藝制備時一般將第六開關(guān)晶體管的尺寸和第七開關(guān)晶體管的尺寸設(shè)置的比第五開關(guān)晶體管的尺寸大，這樣當(dāng)?shù)谝簧侠?jié)點(diǎn)的信號為有效脈沖信號時，可以使第六開關(guān)晶體管在第一上拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第一下拉節(jié)點(diǎn)的速率大于第五開關(guān)晶體管在第一時鐘信號端的控制下將第一時鐘信號端的信號提供給第一下拉節(jié)點(diǎn)的速率，從而可以保證第一下拉節(jié)點(diǎn)的電位與第一上拉節(jié)點(diǎn)的電位相反；同理，當(dāng)?shù)诙侠?jié)點(diǎn)的信號為有效脈沖信號時，可以使第七開關(guān)晶體管在第二上拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第一下拉節(jié)點(diǎn)的速率大于第五開關(guān)晶體管在第一時鐘信號端的控制下將第一時鐘信號端的信號提供給第一下拉節(jié)點(diǎn)的速率，從而可以保證第一下拉節(jié)點(diǎn)的電位與第二上拉節(jié)點(diǎn)的電位相反。

以上僅是舉例說明移位寄存器單元中第一下拉節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)，在具體實施時，第一下拉節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第二下拉節(jié)點(diǎn)控制模塊54具體可以包括：第八開關(guān)晶體管M8、第九開關(guān)晶體管M9和第十開關(guān)晶體管M10；其中，

所述第八開關(guān)晶體管M8的柵極和源極均與所述第二時鐘信號端CK2相連，漏極與所述第二下拉節(jié)點(diǎn)PD2相連；

所述第九開關(guān)晶體管M9的柵極與所述第一上拉節(jié)點(diǎn)PU1相連，源極與所述參考信號端Ref相連，漏極與所述第二下拉節(jié)點(diǎn)PD2相連；

所述第十開關(guān)晶體管M10的柵極與所述第二上拉節(jié)點(diǎn)PU2相連，源極與所述參考信號端Ref相連，漏極與所述第二下拉節(jié)點(diǎn)PD2相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為高電位時，如圖2a所示，第八開關(guān)晶體管M8、第九開關(guān)晶體管M9和第十開關(guān)晶體管M10可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為低電位時，如圖2b所示，第八開關(guān)晶體管M8、第九開關(guān)晶體管M9和第十開關(guān)晶體管M10可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)诎碎_關(guān)晶體管在第二時鐘信號端的控制下處于導(dǎo)通狀態(tài)時，將第二時鐘信號端的信號提供給第二下拉節(jié)點(diǎn)；當(dāng)?shù)诰砰_關(guān)晶體管在第一上拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第二下拉節(jié)點(diǎn)；當(dāng)?shù)谑_關(guān)晶體管在第二上拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第二下拉節(jié)點(diǎn)。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，在工藝制備時一般將第九開關(guān)晶體管的尺寸和第十開關(guān)晶體管的尺寸設(shè)置的比第八開關(guān)晶體管的尺寸大，這樣當(dāng)?shù)谝簧侠?jié)點(diǎn)的信號為有效脈沖信號時，可以使第九開關(guān)晶體管在第一上拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第二下拉節(jié)點(diǎn)的速率大于第八開關(guān)晶體管在第二時鐘信號端的控制下將第二時鐘信號端的信號提供給第二下拉節(jié)點(diǎn)的速率，從而可以保證第二下拉節(jié)點(diǎn)的電位與第一上拉節(jié)點(diǎn)的電位相反；同理，當(dāng)?shù)诙侠?jié)點(diǎn)的信號為有效脈沖信號時，可以使第十開關(guān)晶體管在第二上拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第二下拉節(jié)點(diǎn)的速率大于第八開關(guān)晶體管在第二時鐘信號端的控制下將第二時鐘信號端的信號提供給第二下拉節(jié)點(diǎn)的速率，從而可以保證第二下拉節(jié)點(diǎn)的電位與第二上拉節(jié)點(diǎn)的電位相反。

以上僅是舉例說明移位寄存器單元中第二下拉節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)，在具體實施時，第二下拉節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第一輸入模塊1具體可以包括：第十一開關(guān)晶體管M11；其中，

所述第十一開關(guān)晶體管M11的柵極與所述第一輸入信號端Input1相連，源極與所述第一直流信號端VG1相連，漏極與所述第一上拉節(jié)點(diǎn)PU1相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為高電位時，如圖2a所示，第十一開關(guān)晶體管M11可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為低電位時，如圖2b所示，第十一開關(guān)晶體管M11可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第十一開關(guān)晶體管在第一輸入信號端的控制下處于導(dǎo)通狀態(tài)時，將第一直流信號端的信號提供給第一上拉節(jié)點(diǎn)。

以上僅是舉例說明移位寄存器單元中第一輸入模塊的具體結(jié)構(gòu)，在具體實施時，第一輸入模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第一復(fù)位模塊3具體可以包括：第十二開關(guān)晶體管M12；其中，

所述第十二開關(guān)晶體管M12的柵極與所述第一復(fù)位信號端Reset1相連，源極與所述第二直流信號端VG2相連，漏極與所述第一上拉節(jié)點(diǎn)PU1相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝粡?fù)位信號端Reset1的有效脈沖信號為高電位時，如圖2a所示，第十二開關(guān)晶體管M12可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝粡?fù)位信號端Reset1的有效脈沖信號為低電位時，如圖2b所示，第十二開關(guān)晶體管M12也可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谑_關(guān)晶體管在第一復(fù)位信號端的控制下處于導(dǎo)通狀態(tài)時，將第二直流信號端的信號提供給第一上拉節(jié)點(diǎn)。

以上僅是舉例說明移位寄存器單元中第一復(fù)位模塊的具體結(jié)構(gòu)，在具體實施時，第一復(fù)位模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第二輸入模塊2具體可以包括：第十三開關(guān)晶體管M13；其中，

所述第十三開關(guān)晶體管M13的柵極與所述第二輸入信號端Input2相連，源極與所述第一直流信號端Ref相連，漏極與所述第二上拉節(jié)點(diǎn)PU2相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為高電位時，如圖2a所示，第十三開關(guān)晶體管M13可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為低電位時，如圖2b所示，第十三開關(guān)晶體管M13也可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第十三開關(guān)晶體管在第二輸入信號端的控制下處于導(dǎo)通狀態(tài)時，將第一直流信號端的信號提供給第二上拉節(jié)點(diǎn)。

以上僅是舉例說明移位寄存器單元中第二輸入模塊的具體結(jié)構(gòu)，在具體實施時，第二輸入模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第二復(fù)位模塊4具體可以包括：第十四開關(guān)晶體管M14；其中，

所述第十四開關(guān)晶體管M14的柵極與所述第二復(fù)位信號端Reset2相連，源極與所述第二直流信號端VG2相連，漏極與所述第二上拉節(jié)點(diǎn)PU2相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)诙?fù)位信號端Reset2的有效脈沖信號為高電位時，如圖2a所示，第十四開關(guān)晶體管M14可以為N型開關(guān)晶體管；或者，當(dāng)?shù)诙?fù)位信號端Reset2為低電位時，如圖2b所示，第十四開關(guān)晶體管M14也可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谑拈_關(guān)晶體管在第二復(fù)位信號端的控制下處于導(dǎo)通狀態(tài)時，將第二直流信號端的信號提供給第二上拉節(jié)點(diǎn)。

以上僅是舉例說明移位寄存器單元中第二復(fù)位模塊的具體結(jié)構(gòu)，在具體實施時，第二復(fù)位模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第一輸出模塊6具體可以包括：第十五開關(guān)晶體管M15、第十六開關(guān)晶體管M16、第十七開關(guān)晶體管M17、第十八開關(guān)晶體管M18與第一電容C1；其中，

所述第十五開關(guān)晶體管M15的柵極與所述第一上拉節(jié)點(diǎn)PU1相連，源極與所述第一時鐘信號端CK1相連，漏極與所述第一驅(qū)動信號輸出端Output1相連；

所述第十六開關(guān)晶體管M16的柵極與所述第一下拉節(jié)點(diǎn)PD1相連，源極與所述參考信號端Ref相連，漏極與所述第一驅(qū)動信號輸出端Output1相連；

所述第十七開關(guān)晶體管M17的柵極與所述第二下拉節(jié)點(diǎn)PD2相連，源極與所述參考信號端Ref相連，漏極與所述第一驅(qū)動信號輸出端Output1相連；

第十八開關(guān)晶體管M18的柵極與第二時鐘信號端CK2相連，源極與參考信號端Ref相連，漏極與第一驅(qū)動信號輸出端Output1相連；

所述第一電容C1的第一端與所述第一上拉節(jié)點(diǎn)PU1相連，第二端與所述第一驅(qū)動信號輸出端Output1相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為高電位時，如圖2a所示，第十五開關(guān)晶體管M15、第十六開關(guān)晶體管M16、第十七開關(guān)晶體管M17以及第十八開關(guān)晶體管M18可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為低電位時，如圖2b所示，第十五開關(guān)晶體管M15、第十六開關(guān)晶體管M16、第十七開關(guān)晶體管M17以及第十八開關(guān)晶體管M18也可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谑彘_關(guān)晶體管在第一上拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將第一時鐘信號端的信號提供給第一驅(qū)動信號輸出端；當(dāng)?shù)谑_關(guān)晶體管在第一下拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第一驅(qū)動信號輸出端；當(dāng)?shù)谑唛_關(guān)晶體管在第二下拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第一驅(qū)動信號輸出端；當(dāng)?shù)谑碎_關(guān)晶體管在第二時鐘信號端的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第一驅(qū)動信號輸出端；當(dāng)?shù)谝簧侠?jié)點(diǎn)處于浮接狀態(tài)時，由于第一電容的自舉作用，可以保持其兩端的電壓差穩(wěn)定，即第一上拉節(jié)點(diǎn)與第一驅(qū)動信號輸出端之間的電壓差穩(wěn)定。

以上僅是舉例說明移位寄存器單元中第一輸出模塊的具體結(jié)構(gòu)，在具體實施時，第一輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a和2b所示，第二輸出模塊7具體可以包括：第十九開關(guān)晶體管M19、第二十開關(guān)晶體管M20、第二十一開關(guān)晶體管M21、第二十二開關(guān)晶體管M22與第二電容C2；其中，

所述第十九開關(guān)晶體管M19的柵極與所述第二上拉節(jié)點(diǎn)PU2相連，源極與所述第二時鐘信號端CK2相連，漏極與所述第二驅(qū)動信號輸出端Output2相連；

所述第二十開關(guān)晶體管M20的柵極與所述第二下拉節(jié)點(diǎn)PD2相連，源極與所述參考信號端Ref相連，漏極與所述第二驅(qū)動信號輸出端Output2相連；

所述第二十一開關(guān)晶體管M21的柵極與所述第一下拉節(jié)點(diǎn)PD1相連，源極與所述參考信號端Ref相連，漏極與所述第二驅(qū)動信號輸出端Output2相連；

第二十二開關(guān)晶體管M22的柵極與第一時鐘信號端CK1相連，源極與所述參考信號端Ref相連，漏極與所述第二驅(qū)動信號輸出端Output2相連；

所述第二電容C2的第一端與所述第二上拉節(jié)點(diǎn)PU2相連，第二端與所述第二驅(qū)動信號輸出端Output2相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為高電位時，如圖2a所示，第十九開關(guān)晶體管M19、第二十開關(guān)晶體管M20、第二十一開關(guān)晶體管M21、第二十二開關(guān)晶體管M22可以為N型開關(guān)晶體管；或者，當(dāng)?shù)谝惠斎胄盘柖薎nput1的有效脈沖信號為低電位時，如圖2b所示，第十九開關(guān)晶體管M19、第二十開關(guān)晶體管M20、第二十一開關(guān)晶體管M21、第二十二開關(guān)晶體管M22也可以為P型開關(guān)晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當(dāng)?shù)谑砰_關(guān)晶體管在第二上拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將第二時鐘信號端的信號提供給第二驅(qū)動信號輸出端；當(dāng)?shù)诙_關(guān)晶體管在第二下拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第二驅(qū)動信號輸出端；當(dāng)?shù)诙婚_關(guān)晶體管在第一下拉節(jié)點(diǎn)的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第二驅(qū)動信號輸出端；當(dāng)?shù)诙_關(guān)晶體管在第一時鐘信號端的控制下處于導(dǎo)通狀態(tài)時，將參考信號端的信號提供給第二驅(qū)動信號輸出端；當(dāng)?shù)诙侠?jié)點(diǎn)處于浮接狀態(tài)時，由于第二電容的自舉作用，可以保持其兩端的電壓差穩(wěn)定，即保持第二上拉節(jié)點(diǎn)與第二驅(qū)動信號輸出端之間的電壓差處于穩(wěn)定狀態(tài)。

以上僅是舉例說明移位寄存器單元中第二輸出模塊的具體結(jié)構(gòu)，在具體實施時，第二輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

進(jìn)一步地，為了減少信號線的數(shù)量，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第一復(fù)位信號端與所述第二驅(qū)動信號輸出端相連。

或者，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第二輸入信號端與所述第一驅(qū)動信號輸出端相連。

較佳地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第一復(fù)位信號端與所述第二驅(qū)動信號輸出端相連；且所述第二輸入信號端與所述第一驅(qū)動信號輸出端相連。

較佳地，在本發(fā)明實施例提供的上述移位寄存器單元中，開關(guān)晶體管一般均采用相同材質(zhì)的晶體管，在具體實施時，當(dāng)輸入信號的有效脈沖信號為高電位時，如圖2a所示，所有開關(guān)晶體管均為N型晶體管；當(dāng)輸入信號的有效脈沖信號為低電位時，如圖2b所示，所有開關(guān)晶體管均為P型晶體管。

進(jìn)一步的，在具體實施時，N型開關(guān)晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；P型開關(guān)晶體管在高電位作用下截止，在低電位作用下導(dǎo)通。

需要說明的是，本發(fā)明上述實施例中提到的開關(guān)晶體管可以是薄膜晶體管(TFT，Thin Film Transistor)，也可以是金屬氧化物半導(dǎo)體場效應(yīng)管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具體實施中，這些開關(guān)晶體管的源極和漏極可以根據(jù)開關(guān)晶體管的類型以及輸入信號的不同，其功能可以互換，在此不做具體區(qū)分。

進(jìn)一步地，由于在本發(fā)明實施例提供的上述移位寄存器單元中，第一輸入模塊與第一復(fù)位模塊為對稱設(shè)計，第二輸入模塊與第二復(fù)位模塊為對稱設(shè)計，可以實現(xiàn)功能互換，因此本發(fā)明實施例提供的上述移位寄存器單元可以實現(xiàn)雙向掃描。在反向掃描時，將移位寄存器單元的第一輸入模塊與第二復(fù)位模塊的功能進(jìn)行互換，將第一復(fù)位模塊與第二輸入模塊的功能進(jìn)行互換，即相對于正向掃描，第二復(fù)位模塊作為第一輸入模塊，第二復(fù)位信號端作為第一輸入信號；第二輸入模塊作為第一復(fù)位模塊，第二輸入信號端作為第一復(fù)位信號端；第一復(fù)位模塊作為第二輸入模塊，第二復(fù)位信號端作為第二輸入信號端；第一輸入模塊作為第二復(fù)位模塊，第一輸入信號端作為第二復(fù)位信號端。當(dāng)?shù)诙?fù)位信號端的有效脈沖信號為高電位時，第一直流信號端的電位為低電位，第二直流信號端的電位為高電位，參考信號端的電位為低電位；當(dāng)?shù)诙?fù)位信號端的有效脈沖信號為低電位時，第一直流信號端的電位為高電位，第二直流信號端的電位為低電位，第一參考信號的電位為高電位。

下面分別結(jié)合電路時序圖，以正向掃描為例對本發(fā)明實施例提供的上述移位寄存器單元的工作過程作以描述。下述描述中以1表示高電位信號，0表示低電位信號，其中，1和0代表其邏輯電位，僅是為了更好的解釋本發(fā)明實施例提供的上述移位寄存器單元的工作過程，而不是在具體實施時施加在各開關(guān)晶體管的柵極上的具體電位。

實施例一

以圖2a所示的移位寄存器單元的結(jié)構(gòu)為例對其工作過程作以描述，其中在圖2a所示的移位寄存器單元中，所有開關(guān)晶體管均為N型開關(guān)晶體管；第一直流信號端VG1的電位為高電位，第二直流信號端VG2的電位為低電位；參考信號端Ref的電位為低電位；對應(yīng)的輸入輸出時序圖如圖3a所示。具體地，選取如圖3a所示的輸入輸出時序圖中的第一階段T1、第二階段T2、第三階段T3、第四階段T4、第五階段T5以及第六階段T6六個階段。

在第一階段T1，Input1＝1，Input2＝0，Reset1＝0，Reset2＝0，CK1＝0，CK2＝1。

由于Input1＝1，因此第十一開關(guān)晶體管M11導(dǎo)通；由于Reset1＝0，因此第十二開關(guān)晶體管M12截止；由于Input2＝0，因此第十三開關(guān)晶體管M13截止；由于Reset2＝0，因此第十四開關(guān)晶體管M14截止。由于第十一開關(guān)晶體管M11導(dǎo)通并將第一直流信號端VG1的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為高電位。由于第一上拉節(jié)點(diǎn)PU1的電位為高電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均導(dǎo)通。由于第六開關(guān)晶體管M6導(dǎo)通并將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為低電位；由于第一下拉節(jié)點(diǎn)PD1的電位為低電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均截止。由于第九開關(guān)晶體管M9導(dǎo)通并將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2，因此第二下拉節(jié)點(diǎn)PD2的電位為低電位；由于第二下拉節(jié)點(diǎn)PD2的電位為低電位，因此第二開關(guān)晶體管M2、第三開關(guān)晶體管M3、第十七開關(guān)晶體管M17以及第二十開關(guān)晶體管M20均截止。由于第十五開關(guān)晶體管M15導(dǎo)通并將第一時鐘信號端CK1的低電位信號提供給第一驅(qū)動信號輸出端Output1，第一電容C1充電，因此第一驅(qū)動信號輸出端Output1輸出低電位的信號，由于CK2＝1，因此第十八開關(guān)晶體管M18導(dǎo)通并將參考信號端Ref的低電位的信號提供給第一驅(qū)動信號輸出端Output1，進(jìn)一步使第一驅(qū)動信號輸出端Output1輸出低電位的信號。

在第二階段T2，Input1＝0，Input2＝1，Reset1＝0，Reset2＝0，CK1＝1，CK2＝0。

由于Input1＝0，因此第十一開關(guān)晶體管M11截止；由于Reset1＝0，因此第十二開關(guān)晶體管M12截止；由于Input2＝1，因此第十三開關(guān)晶體管M13導(dǎo)通；由于Reset2＝0，因此第十四開關(guān)晶體管M14截止。由于第十一開關(guān)晶體管M11與第十二開關(guān)晶體管M12均截止，因此第一上拉節(jié)點(diǎn)PU1處于浮接狀態(tài)，由于第一電容C1的作用，保持第一上拉節(jié)點(diǎn)PU1的電位為高電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均導(dǎo)通。由于第十五開關(guān)晶體管M15導(dǎo)通并將第一時鐘信號端CK1的高電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出高電位的信號。由于第一電容C1的自舉作用可以維持第一上拉節(jié)點(diǎn)PU1和第一驅(qū)動信號輸出端Output1之間的電壓差處于穩(wěn)定狀態(tài)，因此第一上拉節(jié)點(diǎn)PU1的電位被進(jìn)一步拉高，可以進(jìn)一步使第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15導(dǎo)通。由于第六開關(guān)晶體管M6導(dǎo)通并將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為低電位；由于第九開關(guān)晶體管M9導(dǎo)通并將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2，因此第二下拉節(jié)點(diǎn)PD2的電位為低電位。由于第十三開關(guān)晶體管M13導(dǎo)通并將第一直流信號端VG1的信號提供給第二上拉節(jié)點(diǎn)PU2，因此第二上拉節(jié)點(diǎn)PU2的電位為高電位。由于第二上拉節(jié)點(diǎn)PU2的電位為高電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均導(dǎo)通。由于第十九開關(guān)晶體管M19導(dǎo)通并將第二時鐘信號端CK2的低電位信號提供給第二驅(qū)動信號輸出端Output2，第二電容C2充電，因此第二驅(qū)動信號輸出端Output2輸出低電位的信號。由于CK1＝1，因此第二十二開關(guān)晶體管M22導(dǎo)通并將參考信號端Ref的低電位的信號提供給第二驅(qū)動信號輸出端Output2，進(jìn)一步使第二驅(qū)動信號輸出端Output2輸出低電位的信號。由于第七開關(guān)晶體管M7導(dǎo)通并將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1，因此進(jìn)一步使第一下拉節(jié)點(diǎn)PD1的電位為低電位；由于第十開關(guān)晶體管M10導(dǎo)通并將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2，因此進(jìn)一步使第二下拉節(jié)點(diǎn)PD2的電位為低電位。由于第一下拉節(jié)點(diǎn)PD1的電位為低電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均截止；由于第二下拉節(jié)點(diǎn)PD2的電位為低電位，因此第二開關(guān)晶體管M2、第三開關(guān)晶體管M3、第十七開關(guān)晶體管M17以及第二十開關(guān)晶體管M20均截止。

在第三階段T3，Input1＝0，Input2＝0，Reset1＝1，Reset2＝0，CK1＝0，CK2＝1。

由于Input1＝0，因此第十一開關(guān)晶體管M11截止；由于Reset1＝1，因此第十二開關(guān)晶體管M12導(dǎo)通；由于Input2＝0，因此第十三開關(guān)晶體管M13截止；由于Reset2＝0，因此第十四開關(guān)晶體管M14截止。由于第十二開關(guān)晶體管M12導(dǎo)通并將第二直流信號端VG1的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為低電位。由于第一上拉節(jié)點(diǎn)PU1的電位為低電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均截止。由于CK2＝1，因此第十八開關(guān)晶體管M18導(dǎo)通并將參考信號端Ref的低電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出低電位的信號。由于第十三開關(guān)晶體管M13與第十四開關(guān)晶體管M14均截止，因此第二上拉節(jié)點(diǎn)PU2處于浮接狀態(tài)，由于第二電容C2的作用，保持第二上拉節(jié)點(diǎn)PU2的電位為高電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均導(dǎo)通。由于第十九開關(guān)晶體管M19導(dǎo)通并將第二時鐘信號端CK2的高電位的信號提供給第二驅(qū)動信號輸出端Output2，因此第二驅(qū)動信號輸出端Output2輸出高電位的信號。由于第二電容C2的自舉作用可以維持第二上拉節(jié)點(diǎn)PU2和第二驅(qū)動信號輸出端Output2之間的電壓差處于穩(wěn)定狀態(tài)，因此第二上拉節(jié)點(diǎn)PU2的電位被進(jìn)一步拉高，可以進(jìn)一步使第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19導(dǎo)通。由于第七開關(guān)晶體管M7導(dǎo)通并將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為低電位；由于第一下拉節(jié)點(diǎn)PD1的電位為低電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均截止。由于第十開關(guān)晶體管M10導(dǎo)通并將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2，因此第二下拉節(jié)點(diǎn)PD2的電位為低電位；由于第二下拉節(jié)點(diǎn)PD2的電位為低電位，因此第二開關(guān)晶體管M2、第三開關(guān)晶體管M3、第十七開關(guān)晶體管M17以及第二十開關(guān)晶體管M20均截止。

在第四階段T4，Input1＝0，Input2＝0，Reset1＝0，Reset2＝1，CK1＝1，CK2＝0。

由于Input1＝0，因此第十一開關(guān)晶體管M11截止；由于Reset1＝0，因此第十二開關(guān)晶體管M12截止；由于Input2＝0，因此第十三開關(guān)晶體管M13截止；由于Reset2＝1，因此第十四開關(guān)晶體管M14導(dǎo)通。由于第十四開關(guān)晶體管M14導(dǎo)通并將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2，因此第二上拉節(jié)點(diǎn)PU2的電位為低電位；由于第二上拉節(jié)點(diǎn)PU2的電位為低電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均截止。由于CK1＝1，因此第五開關(guān)晶體管M5和第二十二開關(guān)晶體管均導(dǎo)通；由于第五開關(guān)晶體管M5導(dǎo)通并將第一時鐘信號端CK1的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為高電位；由于第一下拉節(jié)點(diǎn)PD1的電位為高電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均導(dǎo)通。由于第一開關(guān)晶體管M1導(dǎo)通并將參考信號端Ref的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為低電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均截止。由于第十六開關(guān)晶體管M16導(dǎo)通并將參考信號端Ref的低電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出低電位的信號。由于第四開關(guān)晶體管M4導(dǎo)通并將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2，進(jìn)一步保證第二上拉節(jié)點(diǎn)PU2的電位為低電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均截止。由于第二十一開關(guān)晶體管M21導(dǎo)通并將參考信號端Ref的低電位信號提供給第二驅(qū)動信號輸出端Output2，因此第二驅(qū)動信號輸出端Output2輸出低電位的信號。由于第二十二開關(guān)晶體管M22導(dǎo)通并將參考信號端Ref的低電位信號提供給第二驅(qū)動信號輸出端Output2，進(jìn)一步保證第二驅(qū)動信號輸出端Output2輸出低電位的信號。

在第五階段T5，Input1＝0，Input2＝0，Reset1＝0，Reset2＝0，CK1＝0，CK2＝1。

由于Input1＝0，因此第十一開關(guān)晶體管M11截止；由于Reset1＝0，因此第十二開關(guān)晶體管M12截止；由于Input2＝0，因此第十三開關(guān)晶體管M13截止；由于Reset2＝0，因此第十四開關(guān)晶體管M14截止。由于CK2＝1，因此第八開關(guān)晶體管M8和第十八開關(guān)晶體管M18均導(dǎo)通；由于第八開關(guān)晶體管M8導(dǎo)通并將第二時鐘信號端的信號提供給第二下拉節(jié)點(diǎn)PD2，因此第二下拉節(jié)點(diǎn)PD2的電位為高電位；由于第二下拉節(jié)點(diǎn)PD2的電位為高電位，因此第二開關(guān)晶體管M2、第三開關(guān)晶體管M3、第十七開關(guān)晶體管M17以及第二十開關(guān)晶體管M20均導(dǎo)通。由于第二開關(guān)晶體管M2導(dǎo)通并將參考信號端Ref的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為低電位；由于第一上拉節(jié)點(diǎn)PU1的電位為低電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均截止。由于第十七開關(guān)晶體管M17導(dǎo)通并將參考信號端Ref的低電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出低電位的信號。由于第十八開關(guān)晶體管M18導(dǎo)通并將參考信號端Ref的低電位信號提供給第一驅(qū)動信號輸出端Output1，可以進(jìn)一步保證第一驅(qū)動信號輸出端Output1輸出低電位的信號。由于第三開關(guān)晶體管M3導(dǎo)通并將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2，因此第二上拉節(jié)點(diǎn)PU2的電位為低電位；由于第二上拉節(jié)點(diǎn)PU2的電位為低電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均截止；由于第二十開關(guān)晶體管M20導(dǎo)通并將參考信號端Ref的低電位信號提供給第二驅(qū)動信號輸出端Output2，因此第二驅(qū)動信號輸出端Output2輸出低電位的信號。

在第六階段T6，Input1＝0，Input2＝0，Reset1＝0，Reset2＝0，CK1＝1，CK2＝0。

由于Input1＝0，因此第十一開關(guān)晶體管M11截止；由于Reset1＝0，因此第十二開關(guān)晶體管M12截止；由于Input2＝0，因此第十三開關(guān)晶體管M13截止；由于Reset2＝0，因此第十四開關(guān)晶體管M14截止。由于CK1＝1，因此第五開關(guān)晶體管M5和第二十二開關(guān)晶體管M22均導(dǎo)通；由于第五開關(guān)晶體管M5導(dǎo)通并將第一時鐘信號端的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為高電位；由于第一下拉節(jié)點(diǎn)PD1的電位為高電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均導(dǎo)通。由于第一開關(guān)晶體管M1導(dǎo)通并將參考信號端Ref的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為低電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均截止。由于第十六開關(guān)晶體管M16導(dǎo)通并將參考信號端Ref的低電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出低電位的信號。由于第四開關(guān)晶體管M4導(dǎo)通并將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2，因此第二上拉節(jié)點(diǎn)PU2的電位為低電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均截止。由于第二十一開關(guān)晶體管M21導(dǎo)通并將參考信號端Ref的低電位信號提供給第二驅(qū)動信號輸出端Output2，因此第二驅(qū)動信號輸出端Output2輸出低電位的信號。由于第二十二開關(guān)晶體管M22導(dǎo)通并將參考信號端Ref的低電位信號提供給第二驅(qū)動信號輸出端Output2，進(jìn)一步保證第二驅(qū)動信號輸出端Output2輸出低電位的信號。

在本發(fā)明實施例提供的上述移位寄存器單元中，在第六階段T6之后，一直重復(fù)執(zhí)行第五階段T5和第六階段T6的工作過程，直至第一輸入信號端Input1的電位再次變?yōu)楦唠娢弧?/p>

實施例二

以圖2b所示的移位寄存器單元的結(jié)構(gòu)為例對其工作過程作以描述，其中在圖2b所示的移位寄存器單元中，所有開關(guān)晶體管均為P型開關(guān)晶體管；第一直流信號端VG1的電位為低電位，第二直流信號端VG2的電位為高電位；參考信號端Ref的電位為高電位；對應(yīng)的輸入輸出時序圖如圖3b所示。具體地，選取如圖3b所示的輸入輸出時序圖中的第一階段T1、第二階段T2、第三階段T3、第四階段T4、第五階段T5以及第六階段T6六個階段。

在第一階段T1，Input1＝0，Input2＝1，Reset1＝1，Reset2＝1，CK1＝1，CK2＝0。

由于Input1＝0，因此第十一開關(guān)晶體管M11導(dǎo)通；由于Reset1＝1，因此第十二開關(guān)晶體管M12截止；由于Input2＝1，因此第十三開關(guān)晶體管M13截止；由于Reset2＝1，因此第十四開關(guān)晶體管M14截止。由于第十一開關(guān)晶體管M11導(dǎo)通并將第一直流信號端VG1的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為低電位。由于第一上拉節(jié)點(diǎn)PU1的電位為低電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均導(dǎo)通。由于第六開關(guān)晶體管M6導(dǎo)通并將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為高電位；由于第一下拉節(jié)點(diǎn)PD1的電位為高電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均截止。由于第九開關(guān)晶體管M9導(dǎo)通并將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2，因此第二下拉節(jié)點(diǎn)PD2的電位為高電位；由于第二下拉節(jié)點(diǎn)PD2的電位為高電位，因此第二開關(guān)晶體管M2、第三開關(guān)晶體管M3、第十七開關(guān)晶體管M17以及第二十開關(guān)晶體管M20均截止。由于第十五開關(guān)晶體管M15導(dǎo)通并將第一時鐘信號端CK1的高電位信號提供給第一驅(qū)動信號輸出端Output1，第一電容C1充電，因此第一驅(qū)動信號輸出端Output1輸出高電位的信號，由于CK2＝0，因此第十八開關(guān)晶體管M18導(dǎo)通并將參考信號端Ref的高電位的信號提供給第一驅(qū)動信號輸出端Output1，進(jìn)一步使第一驅(qū)動信號輸出端Output1輸出高電位的信號。

在第二階段T2，Input1＝1，Input2＝0，Reset1＝1，Reset2＝1，CK1＝0，CK2＝1。

由于Input1＝1，因此第十一開關(guān)晶體管M11截止；由于Reset1＝1，因此第十二開關(guān)晶體管M12截止；由于Input2＝0，因此第十三開關(guān)晶體管M13導(dǎo)通；由于Reset2＝1，因此第十四開關(guān)晶體管M14截止。由于第十一開關(guān)晶體管M11與第十二開關(guān)晶體管M12均截止，因此第一上拉節(jié)點(diǎn)PU1處于浮接狀態(tài)，由于第一電容C1的作用，保持第一上拉節(jié)點(diǎn)PU1的電位為低電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均導(dǎo)通。由于第十五開關(guān)晶體管M15導(dǎo)通并將第一時鐘信號端CK1的低電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出低電位的信號。由于第一電容C1的自舉作用可以維持第一上拉節(jié)點(diǎn)PU1和第一驅(qū)動信號輸出端Output1之間的電壓差處于穩(wěn)定狀態(tài)，因此第一上拉節(jié)點(diǎn)PU1的電位被進(jìn)一步拉低，可以進(jìn)一步使第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15導(dǎo)通。由于第六開關(guān)晶體管M6導(dǎo)通并將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為高電位；由于第九開關(guān)晶體管M9導(dǎo)通并將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2，因此第二下拉節(jié)點(diǎn)PD2的電位為高電位。由于第十三開關(guān)晶體管M13導(dǎo)通并將第一直流信號端VG1的信號提供給第二上拉節(jié)點(diǎn)PU2，因此第二上拉節(jié)點(diǎn)PU2的電位為低電位。由于第二上拉節(jié)點(diǎn)PU2的電位為低電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均導(dǎo)通。由于第十九開關(guān)晶體管M19導(dǎo)通并將第二時鐘信號端CK2的高電位信號提供給第二驅(qū)動信號輸出端Output2，第二電容C2充電，因此第二驅(qū)動信號輸出端Output2輸出高電位的信號。由于CK1＝0，因此第二十二開關(guān)晶體管M22導(dǎo)通并將參考信號端Ref的高電位的信號提供給第二驅(qū)動信號輸出端Output2，進(jìn)一步使第二驅(qū)動信號輸出端Output2輸出高電位的信號。由于第七開關(guān)晶體管M7導(dǎo)通并將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1，因此進(jìn)一步使第一下拉節(jié)點(diǎn)PD1的電位為高電位；由于第十開關(guān)晶體管M10導(dǎo)通并將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2，因此進(jìn)一步使第二下拉節(jié)點(diǎn)PD2的電位為高電位。由于第一下拉節(jié)點(diǎn)PD1的電位為高電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均截止；由于第二下拉節(jié)點(diǎn)PD2的電位為高電位，因此第二開關(guān)晶體管M2、第三開關(guān)晶體管M3、第十七開關(guān)晶體管M17以及第二十開關(guān)晶體管M20均截止。

在第三階段T3，Input1＝1，Input2＝1，Reset1＝0，Reset2＝1，CK1＝1，CK2＝0。

由于Input1＝1，因此第十一開關(guān)晶體管M11截止；由于Reset1＝0，因此第十二開關(guān)晶體管M12導(dǎo)通；由于Input2＝1，因此第十三開關(guān)晶體管M13截止；由于Reset2＝1，因此第十四開關(guān)晶體管M14截止。由于第十二開關(guān)晶體管M12導(dǎo)通并將第二直流信號端VG1的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為高電位。由于第一上拉節(jié)點(diǎn)PU1的電位為高電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均截止。由于CK2＝0，因此第十八開關(guān)晶體管M18導(dǎo)通并將參考信號端Ref的高電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出高電位的信號。由于第十三開關(guān)晶體管M13與第十四開關(guān)晶體管M14均截止，因此第二上拉節(jié)點(diǎn)PU2處于浮接狀態(tài)，由于第二電容C2的作用，保持第二上拉節(jié)點(diǎn)PU2的電位為低電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均導(dǎo)通。由于第十九開關(guān)晶體管M19導(dǎo)通并將第二時鐘信號端CK2的低電位的信號提供給第二驅(qū)動信號輸出端Output2，因此第二驅(qū)動信號輸出端Output2輸出低電位的信號。由于第二電容C2的自舉作用可以維持第二上拉節(jié)點(diǎn)PU2和第二驅(qū)動信號輸出端Output2之間的電壓差處于穩(wěn)定狀態(tài)，因此第二上拉節(jié)點(diǎn)PU2的電位被進(jìn)一步拉低，可以進(jìn)一步使第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19導(dǎo)通。由于第七開關(guān)晶體管M7導(dǎo)通并將參考信號端Ref的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為高電位；由于第一下拉節(jié)點(diǎn)PD1的電位為高電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均截止。由于第十開關(guān)晶體管M10導(dǎo)通并將參考信號端Ref的信號提供給第二下拉節(jié)點(diǎn)PD2，因此第二下拉節(jié)點(diǎn)PD2的電位為高電位；由于第二下拉節(jié)點(diǎn)PD2的電位為高電位，因此第二開關(guān)晶體管M2、第三開關(guān)晶體管M3、第十七開關(guān)晶體管M17以及第二十開關(guān)晶體管M20均截止。

在第四階段T4，Input1＝1，Input2＝1，Reset1＝1，Reset2＝0，CK1＝0，CK2＝1。

由于Input1＝1，因此第十一開關(guān)晶體管M11截止；由于Reset1＝1，因此第十二開關(guān)晶體管M12截止；由于Input2＝1，因此第十三開關(guān)晶體管M13截止；由于Reset2＝0，因此第十四開關(guān)晶體管M14導(dǎo)通。由于第十四開關(guān)晶體管M14導(dǎo)通并將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2，因此第二上拉節(jié)點(diǎn)PU2的電位為高電位；由于第二上拉節(jié)點(diǎn)PU2的電位為高電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均截止。由于CK1＝0，因此第五開關(guān)晶體管M5和第二十二開關(guān)晶體管均導(dǎo)通；由于第五開關(guān)晶體管M5導(dǎo)通并將第一時鐘信號端CK1的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為低電位；由于第一下拉節(jié)點(diǎn)PD1的電位為低電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均導(dǎo)通。由于第一開關(guān)晶體管M1導(dǎo)通并將參考信號端Ref的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為高電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均截止。由于第十六開關(guān)晶體管M16導(dǎo)通并將參考信號端Ref的高電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出高電位的信號。由于第四開關(guān)晶體管M4導(dǎo)通并將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2，進(jìn)一步保證第二上拉節(jié)點(diǎn)PU2的電位為高電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均截止。由于第二十一開關(guān)晶體管M21導(dǎo)通并將參考信號端Ref的高電位信號提供給第二驅(qū)動信號輸出端Output2，因此第二驅(qū)動信號輸出端Output2輸出高電位的信號。由于第二十二開關(guān)晶體管M22導(dǎo)通并將參考信號端Ref的高電位信號提供給第二驅(qū)動信號輸出端Output2，進(jìn)一步保證第二驅(qū)動信號輸出端Output2輸出高電位的信號。

在第五階段T5，Input1＝1，Input2＝1，Reset1＝1，Reset2＝1，CK1＝1，CK2＝0。

由于Input1＝1，因此第十一開關(guān)晶體管M11截止；由于Reset1＝1，因此第十二開關(guān)晶體管M12截止；由于Input2＝1，因此第十三開關(guān)晶體管M13截止；由于Reset2＝1，因此第十四開關(guān)晶體管M14截止。由于CK2＝0，因此第八開關(guān)晶體管M8和第十八開關(guān)晶體管M18均導(dǎo)通；由于第八開關(guān)晶體管M8導(dǎo)通并將第二時鐘信號端的信號提供給第二下拉節(jié)點(diǎn)PD2，因此第二下拉節(jié)點(diǎn)PD2的電位為低電位；由于第二下拉節(jié)點(diǎn)PD2的電位為低電位，因此第二開關(guān)晶體管M2、第三開關(guān)晶體管M3、第十七開關(guān)晶體管M17以及第二十開關(guān)晶體管M20均導(dǎo)通。由于第二開關(guān)晶體管M2導(dǎo)通并將參考信號端Ref的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為高電位；由于第一上拉節(jié)點(diǎn)PU1的電位為高電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均截止。由于第十七開關(guān)晶體管M17導(dǎo)通并將參考信號端Ref的高電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出高電位的信號。由于第十八開關(guān)晶體管M18導(dǎo)通并將參考信號端Ref的高電位信號提供給第一驅(qū)動信號輸出端Output1，可以進(jìn)一步保證第一驅(qū)動信號輸出端Output1輸出高電位的信號。由于第三開關(guān)晶體管M3導(dǎo)通并將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2，因此第二上拉節(jié)點(diǎn)PU2的電位為高電位；由于第二上拉節(jié)點(diǎn)PU2的電位為高電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均截止；由于第二十開關(guān)晶體管M20導(dǎo)通并將參考信號端Ref的高電位信號提供給第二驅(qū)動信號輸出端Output2，因此第二驅(qū)動信號輸出端Output2輸出高電位的信號。

在第六階段T6，Input1＝1，Input2＝1，Reset1＝1，Reset2＝1，CK1＝0，CK2＝1。

由于Input1＝1，因此第十一開關(guān)晶體管M11截止；由于Reset1＝1，因此第十二開關(guān)晶體管M12截止；由于Input2＝1，因此第十三開關(guān)晶體管M13截止；由于Reset2＝1，因此第十四開關(guān)晶體管M14截止。由于CK1＝0，因此第五開關(guān)晶體管M5和第二十二開關(guān)晶體管M22均導(dǎo)通；由于第五開關(guān)晶體管M5導(dǎo)通并將第一時鐘信號端的信號提供給第一下拉節(jié)點(diǎn)PD1，因此第一下拉節(jié)點(diǎn)PD1的電位為低電位；由于第一下拉節(jié)點(diǎn)PD1的電位為低電位，因此第一開關(guān)晶體管M1、第四開關(guān)晶體管M4、第十六開關(guān)晶體管M16以及第二十一開關(guān)晶體管M21均導(dǎo)通。由于第一開關(guān)晶體管M1導(dǎo)通并將參考信號端Ref的信號提供給第一上拉節(jié)點(diǎn)PU1，因此第一上拉節(jié)點(diǎn)PU1的電位為高電位，因此第六開關(guān)晶體管M6、第九開關(guān)晶體管M9以及第十五開關(guān)晶體管M15均截止。由于第十六開關(guān)晶體管M16導(dǎo)通并將參考信號端Ref的高電位信號提供給第一驅(qū)動信號輸出端Output1，因此第一驅(qū)動信號輸出端Output1輸出高電位的信號。由于第四開關(guān)晶體管M4導(dǎo)通并將參考信號端Ref的信號提供給第二上拉節(jié)點(diǎn)PU2，因此第二上拉節(jié)點(diǎn)PU2的電位為高電位，因此第七開關(guān)晶體管M7、第十開關(guān)晶體管M10以及第十九開關(guān)晶體管M19均截止。由于第二十一開關(guān)晶體管M21導(dǎo)通并將參考信號端Ref的高電位信號提供給第二驅(qū)動信號輸出端Output2，因此第二驅(qū)動信號輸出端Output2輸出高電位的信號。由于第二十二開關(guān)晶體管M22導(dǎo)通并將參考信號端Ref的高電位信號提供給第二驅(qū)動信號輸出端Output2，進(jìn)一步保證第二驅(qū)動信號輸出端Output2輸出高電位的信號。

在本發(fā)明實施例提供的上述移位寄存器單元中，在第六階段T6之后，一直重復(fù)執(zhí)行第五階段T5和第六階段T6的工作過程，直至第一輸入信號端Input1的電位再次變?yōu)榈碗娢弧?/p>

從實施例一和實施例二中可以看出，本發(fā)明實施例提供的上述移位寄存器單元通過公用第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)，可以使每個移位寄存器單元輸出具有一定相位差的兩個掃描信號，并且減少開關(guān)晶體管的數(shù)量，與現(xiàn)有的兩個移位寄存器相比結(jié)構(gòu)簡單，且可以降低柵極驅(qū)動電路的占用空間，更適合于窄邊框設(shè)計。

從實施例一和實施例二中可以看出，第一驅(qū)動信號輸出端輸出的信號的時序滿足第二輸入信號端的信號的時序要求，第二驅(qū)動信號輸出端輸出的信號的時序滿足第一復(fù)位信號端的信號的時序要求，因此，可以將第一驅(qū)動信號輸出端與第二輸入信號端相連以為第二輸入信號端提供信號，以及將第二驅(qū)動信號輸出端與第一復(fù)位信號端相連以為第一復(fù)位信號端提供信號，這樣可以進(jìn)一步減少控制信號線的數(shù)量，簡化制備工藝。

基于同一發(fā)明構(gòu)思，本發(fā)明實施例提供一種本發(fā)明實施例提供的上述任一種移位寄存器單元的驅(qū)動方法，如圖4所示，包括：：第一階段、第二階段、第三階段、第四階段、第五階段與第六階段；其中，

S401、在第一階段，第一輸入模塊在第一輸入信號端的控制下將第一直流信號端的信號提供給第一上拉節(jié)點(diǎn)；節(jié)點(diǎn)控制模塊在第一上拉節(jié)點(diǎn)的控制下分別使第一下拉節(jié)點(diǎn)的電位和第二下拉節(jié)點(diǎn)的電位與第一上拉節(jié)點(diǎn)的電位相反；第一輸出模塊在第一上拉節(jié)點(diǎn)的控制下將第一時鐘信號端的信號提供給第一驅(qū)動信號輸出端以及在第二時鐘信號端的控制下將參考信號端的信號提供給第一驅(qū)動信號輸出端；

S402、在第二階段，第一輸出模塊在第一上拉節(jié)點(diǎn)處于浮接狀態(tài)時保持第一上拉節(jié)點(diǎn)與第一驅(qū)動信號輸出端之間的電壓差穩(wěn)定，以及在第一上拉節(jié)點(diǎn)的控制下將第一時鐘信號端的信號提供給第一驅(qū)動信號輸出端；第二輸入模塊在第二輸入信號端的控制下將第一直流信號端的信號提供給第二上拉節(jié)點(diǎn)；節(jié)點(diǎn)控制模塊在第一上拉節(jié)點(diǎn)的控制下分別使第一下拉節(jié)點(diǎn)的電位和第二下拉節(jié)點(diǎn)的電位與第一上拉節(jié)點(diǎn)的電位相反，以及在第二上拉節(jié)點(diǎn)的控制下分別使第一下拉節(jié)點(diǎn)的電位和第二下拉節(jié)點(diǎn)的電位與第二上拉節(jié)點(diǎn)的電位相反；第二輸出模塊在第二上拉節(jié)點(diǎn)的控制下將第二時鐘信號端的信號提供給第二驅(qū)動信號輸出端以及在第一時鐘信號端的控制下將參考信號端的信號提供給第二驅(qū)動信號輸出端；

S403、在第三階段，第一復(fù)位模塊在第一復(fù)位信號端的控制下將第二直流信號端的信號提供給第一上拉節(jié)點(diǎn)；第一輸出模塊在第二時鐘信號端的控制下將參考信號端的信號提供給第一驅(qū)動信號輸出端；第二輸出模塊在第二上拉節(jié)點(diǎn)處于浮接狀態(tài)時保持第二上拉節(jié)點(diǎn)與第二驅(qū)動信號輸出端之間的電壓差穩(wěn)定，以及在第二上拉節(jié)點(diǎn)的控制下將第二時鐘信號端的信號提供給第二驅(qū)動信號輸出端；節(jié)點(diǎn)控制模塊在第二上拉節(jié)點(diǎn)的控制下分別使第一下拉節(jié)點(diǎn)的電位和第二下拉節(jié)點(diǎn)的電位與第二上拉節(jié)點(diǎn)的電位相反；

S404、在第四階段，第二復(fù)位模塊在第二復(fù)位信號端的控制下將第二直流信號端的信號提供給第二上拉節(jié)點(diǎn)；節(jié)點(diǎn)控制模塊在第一時鐘信號端的控制下將第一時鐘信號端的信號提供給第一下拉節(jié)點(diǎn)，以及在第一下拉節(jié)點(diǎn)的控制下分別使第一上拉節(jié)點(diǎn)的電位和第二上拉節(jié)點(diǎn)的電位與第一下拉節(jié)點(diǎn)的電位相反；第一輸出模塊在第一下拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第一驅(qū)動信號輸出端；第二輸出模塊在第一下拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第二驅(qū)動信號輸出端以及在第一時鐘信號端的控制下將參考信號端的信號提供給第二驅(qū)動信號輸出端；

S405、在第五階段，節(jié)點(diǎn)控制模塊在第二時鐘信號端的控制下將第二時鐘信號端的信號提供給第二下拉節(jié)點(diǎn)，在第二下拉節(jié)點(diǎn)的控制下分別使第一上拉節(jié)點(diǎn)的電位和第二上拉節(jié)點(diǎn)的電位與第二下拉節(jié)點(diǎn)的電位相反；第一輸出模塊在第二下拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第一驅(qū)動信號輸出端，以及在第二時鐘信號端的控制下將參考信號端的信號提供給第一驅(qū)動信號輸出端；第二輸出模塊在第二下拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第二驅(qū)動信號輸出端；

S406、在第六階段，節(jié)點(diǎn)控制模塊在第一時鐘信號端的控制下將第一時鐘信號端的信號提供給第一下拉節(jié)點(diǎn)，在第一下拉節(jié)點(diǎn)的控制下分別使第一上拉節(jié)點(diǎn)的電位和第二上拉節(jié)點(diǎn)的電位與第一下拉節(jié)點(diǎn)的電位相反；第一輸出模塊在第一下拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第一驅(qū)動信號輸出端；第二輸出模塊在第一下拉節(jié)點(diǎn)的控制下將參考信號端的信號提供給第二驅(qū)動信號輸出端以及在第一時鐘信號端的控制下將參考信號端的信號提供給第二驅(qū)動信號輸出端。

基于同一發(fā)明構(gòu)思，本發(fā)明實施例提供一種柵極驅(qū)動電路，如圖5(圖5以各移位寄存器單元中第二復(fù)位信號端與第二驅(qū)動信號輸出端相連，第二輸入信號端與第一驅(qū)動信號輸出端相連為例)所示，包括級聯(lián)的多個本發(fā)明實施例提供的上述移位寄存器單元SR(1)、SR(2)…SR(n-1)、SR(n)、SR(n+1)…SR(N-1)、SR(N)(共N個移位寄存器單元，1≤n≤N)；其中，

第一級移位寄存器單元SR(1)的第一輸入信號端Input1與幀觸發(fā)信號端STV相連；

除第一級移位寄存器單元SR(1)之外，其余各級移位寄存器單元SR(n)的第一輸入信號端Input1_n分別與上一級移位寄存器單元SR(n-1)的第二驅(qū)動信號輸出端Output2_n-1相連；

除最后一級移位寄存器單元SR(N)之外，其余各級移位寄存器單元SR(n)的第二復(fù)位信號端Reset2_2分別與下一級移位寄存器單元SR(n+1)的第一驅(qū)動信號輸出端Output1_n+1相連。

具體地，上述柵極驅(qū)動電路中的每個移位寄存器單元的具體結(jié)構(gòu)與本發(fā)明上述移位寄存器單元在功能和結(jié)構(gòu)上均相同，重復(fù)之處不再贅述。

在具體實施時，在本發(fā)明提供的上述柵極驅(qū)動電路中，如圖5所示，第2k-1級移位寄存器單元的第一時鐘信號端CK1和第2k級移位寄存器單元的第二時鐘信號端CK2均與同一時鐘端即第一時鐘端ck1相連；第2k-1級移位寄存器單元的第二時鐘信號端CK2和第2k級移位寄存器單元的第一時鐘信號端CK1均與同一時鐘端即第二時鐘端ck2相連；其中，k為大于0的正整數(shù)。

進(jìn)一步地，在具體實施時，在本發(fā)明提供的上述柵極驅(qū)動電路中，如圖5所示，各級移位寄存器單元SR(n)的參考信號端Ref均與同一信號端即參考端ref相連；各級移位寄存器單元SR(n)的第一直流信號端VG1均與同一信號端即第一直流端vg1相連；各級移位寄存器單元SR(n)的第二直流信號端VG2均與同一信號端即第二直流端vg2相連。

上述柵極驅(qū)動電路，在實現(xiàn)柵線雙向掃描時，使每個移位寄存器單元的第一輸入模塊與第二復(fù)位模塊的功能進(jìn)行互換，第一復(fù)位模塊與第二輸入模塊的功能進(jìn)行互換，即相對于正向掃描，在反向掃描時每個移位寄存器單元的第二復(fù)位模塊作為第一輸入模塊，第二復(fù)位信號端作為第一輸入信號端，每個移位寄存器單元的第二輸入模塊作為第一復(fù)位模塊，第二輸入信號端作為第一復(fù)位信號端，每個移位寄存器單元的第一復(fù)位模塊作為第二輸入模塊，第一復(fù)位信號端作為第二輸入模塊，每個移位寄存器單元的第一輸入模塊作為第二復(fù)位模塊，第一輸入信號端作為第二復(fù)位信號端，此時電路的連接關(guān)系不發(fā)生改變，只是電路功能發(fā)生了轉(zhuǎn)變。

基于同一發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種顯示裝置，包括本發(fā)明實施例提供的上述柵極驅(qū)動電路。通過該柵極驅(qū)動電路為顯示裝置中的各柵線提供掃描信號，其具體實施可參見上述柵極驅(qū)動電路的描述，相同之處不再贅述。該顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。對于該顯示裝置的其它必不可少的組成部分均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對本發(fā)明的限制。

本發(fā)明實施例提供的移位寄存器單元、其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置，包括：第一輸入模塊、第二輸入模塊、第一復(fù)位模塊、第二復(fù)位模塊、節(jié)點(diǎn)控制模塊、第一輸出模塊與第二輸出模塊；其中，通過上述七個模塊的相互配合，通過共用節(jié)點(diǎn)控制模塊可以使每個移位寄存器單元輸出具有一定相位差的兩個掃描信號，以對應(yīng)顯示面板中的兩行柵線，以實現(xiàn)現(xiàn)有的兩個移位寄存器的功能，與現(xiàn)有的兩個移位寄存器相比結(jié)構(gòu)簡單，從而降低柵極驅(qū)動電路的占用空間，更適合于窄邊框設(shè)計。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。