本發(fā)明涉及一種顯示器驅(qū)動(dòng)裝置，尤其涉及一種緩沖電路及具有該緩沖電路的源極驅(qū)動(dòng)電路。

背景技術(shù)：

運(yùn)算放大器是一種具有廣泛應(yīng)用的電路基本構(gòu)筑區(qū)塊。電路設(shè)計(jì)者?？墒褂眠\(yùn)算放大器來(lái)實(shí)現(xiàn)許多種不同的運(yùn)作功能。例如，在液晶顯示器的驅(qū)動(dòng)電路中，運(yùn)算放大器可作為輸出緩沖器，其可依據(jù)前級(jí)數(shù)位至模擬轉(zhuǎn)換器所輸出的模擬信號(hào)，對(duì)負(fù)載(即液晶)進(jìn)行充放電，以驅(qū)動(dòng)液晶顯示器上相對(duì)應(yīng)的像素單元。然而，隨著液晶顯示器尺寸及分辨率的提高，液晶顯示器驅(qū)動(dòng)電路每單位時(shí)間所輸出的數(shù)據(jù)量也越來(lái)越多，故運(yùn)算放大器的反應(yīng)速度，即回轉(zhuǎn)率(slewrate)也必須大幅地提高。因此，如何提升運(yùn)算放大器的回轉(zhuǎn)率乃是本技術(shù)領(lǐng)域技術(shù)人員所面臨的重要課題。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種緩沖電路及具有該緩沖電路的源極驅(qū)動(dòng)電路，藉以解決先前技術(shù)中所述的問(wèn)題。

本發(fā)明的緩沖電路包括運(yùn)算放大器以及回轉(zhuǎn)率強(qiáng)化電路。運(yùn)算放大器包括輸入級(jí)、負(fù)載級(jí)以及輸出級(jí)。輸入級(jí)用以接收輸入電壓信號(hào)與輸出電壓信號(hào)，并且判定輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差。負(fù)載級(jí)耦接至輸入級(jí)以產(chǎn)生對(duì)應(yīng)于上述電壓差的負(fù)載電流。輸出級(jí)耦接至負(fù)載級(jí)并產(chǎn)生輸出電壓信號(hào)?；剞D(zhuǎn)率強(qiáng)化電路耦接至負(fù)載級(jí)，用以根據(jù)輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差而直接提供補(bǔ)償電壓至負(fù)載級(jí)或輸出級(jí)，以使輸出級(jí)反應(yīng)于補(bǔ)償電壓而降低輸出電壓信號(hào)的轉(zhuǎn)換時(shí)間。

在本發(fā)明的一實(shí)施例中，上述的負(fù)載級(jí)包括第一負(fù)載電路、第二負(fù)載電路、第一電流源以及第二電流源。第一負(fù)載電路用以作為輸入級(jí)的n型差動(dòng) 對(duì)的負(fù)載，且具有第一連接端以及第二連接端。第二負(fù)載電路用以作為輸入級(jí)的p型差動(dòng)對(duì)的負(fù)載，且具有第三連接端以及第四連接端。第一電流源耦接在第一連接端與第三連接端之間。第二電流源耦接在第二連接端與第四連接端之間。輸出級(jí)耦接到第二連接端與第四連接端?；剞D(zhuǎn)率強(qiáng)化電路耦接到第一連接端、第二連接端、第三連接端與第四連接端之中的任兩連接端，且回轉(zhuǎn)率強(qiáng)化電路通過(guò)上述任兩連接端而直接提供補(bǔ)償電壓至負(fù)載級(jí)或輸出級(jí)。

本發(fā)明的源極驅(qū)動(dòng)電路用以驅(qū)動(dòng)顯示面板，源極驅(qū)動(dòng)電路包括移位寄存器、數(shù)據(jù)鎖存器、數(shù)字至模擬轉(zhuǎn)換器以及輸出緩沖器。移位寄存器用以接收頻率信號(hào)以及起始脈沖信號(hào)以循序地產(chǎn)生多個(gè)閂鎖信號(hào)。數(shù)據(jù)鎖存器用以根據(jù)此些閂鎖信號(hào)而循序地鎖存像素?cái)?shù)據(jù)以作為多個(gè)鎖存數(shù)據(jù)，并根據(jù)線閂鎖信號(hào)而同時(shí)輸出此些鎖存數(shù)據(jù)。數(shù)字至模擬轉(zhuǎn)換器用以根據(jù)灰階電壓產(chǎn)生對(duì)應(yīng)于此些鎖存數(shù)據(jù)的多個(gè)模擬電壓信號(hào)。輸出緩沖器包括多個(gè)上述緩沖電路。此些緩沖電路中的每一個(gè)用以接收此些模擬電壓信號(hào)的一對(duì)應(yīng)者以作為輸入電壓信號(hào)，并產(chǎn)生輸出電壓信號(hào)以作為源極驅(qū)動(dòng)信號(hào)。

基于上述，在本發(fā)明實(shí)施例所提出的緩沖電路及源極驅(qū)動(dòng)電路中，回轉(zhuǎn)率強(qiáng)化電路可僅根據(jù)輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差而直接提供補(bǔ)償電壓至運(yùn)算放大器的負(fù)載級(jí)或輸出級(jí)，以使輸出級(jí)反應(yīng)于補(bǔ)償電壓而降低輸出電壓信號(hào)的轉(zhuǎn)換時(shí)間，可有效地提升輸出電壓信號(hào)的回轉(zhuǎn)率。此外，回轉(zhuǎn)率強(qiáng)化電路無(wú)須使用其他額外的控制信號(hào)來(lái)實(shí)現(xiàn)，故回轉(zhuǎn)率強(qiáng)化電路的架構(gòu)較為簡(jiǎn)單而可降低電路成本。特別是，回轉(zhuǎn)率強(qiáng)化電路僅在輸入電壓信號(hào)與輸出電壓信號(hào)的電壓位準(zhǔn)具有差異時(shí)才協(xié)助快速導(dǎo)通運(yùn)算放大器的輸出級(jí)，且是提供補(bǔ)償電壓至運(yùn)算放大器的負(fù)載級(jí)或輸出級(jí)，如此可避免消耗過(guò)多的電流。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1是依照本發(fā)明一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路方框示意圖；

圖2是依照本發(fā)明一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路架構(gòu)示意圖；

圖3是圖2的緩沖電路的運(yùn)作定時(shí)示意圖；

圖4是依照本發(fā)明另一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路架構(gòu)示意圖；

圖5是圖4的緩沖電路的運(yùn)作定時(shí)示意圖；

圖6是依照本發(fā)明又一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路架構(gòu)示意圖；

圖7是依照本發(fā)明又一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路架構(gòu)示意圖；

圖8是依照本發(fā)明一實(shí)施例所顯示的源極驅(qū)動(dòng)電路的電路方框示意圖。

附圖標(biāo)記：

100、200、300、400、1700～171n：緩沖電路

110：運(yùn)算放大器

112：輸入級(jí)

114：負(fù)載級(jí)

116：輸出級(jí)

120、220、620、720：回轉(zhuǎn)率強(qiáng)化電路

310、320、330、340、350、360、370、380、511～522：波形

1000：源極驅(qū)動(dòng)電路

1100：移位寄存器

1300：數(shù)據(jù)鎖存器

1500：數(shù)字至模擬轉(zhuǎn)換器

1700：輸出緩沖器

a1～an：模擬電壓信號(hào)

clk：頻率信號(hào)

cs：控制信號(hào)

dl1～dln：鎖存數(shù)據(jù)

dp_n：n型差動(dòng)對(duì)

dp_p：p型差動(dòng)對(duì)

gnd：接地端

gv：灰階電壓

i1：第一電流源

i2：第二電流源

il：負(fù)載電流

ld1：第一負(fù)載電路

ld2：第二負(fù)載電路

le：外部的負(fù)載

le1～len：閂鎖信號(hào)

ll：線閂鎖信號(hào)

mn1～mn8、mn2c、mn4c、mn6c、mn7c：n型晶體管

mp1～mp8、mp2c、mp4c、mp6c、mp7c：p型晶體管

pdata：像素?cái)?shù)據(jù)

so：驅(qū)動(dòng)信號(hào)

so1～son：源極驅(qū)動(dòng)信號(hào)

sp1：第一連接端

sp：第二連接端

s_plu：起始脈沖信號(hào)

sn1：第三連接端

sn：第四連接端

sw：開關(guān)

tl1：第一負(fù)載端

tl2：第二負(fù)載端

tl3：第三負(fù)載端

tl4：第四負(fù)載端

vb1、vb2、vb3、vb4：偏壓電壓

vdd：電源端

vi：輸入電壓信號(hào)

vo：輸出電壓信號(hào)

具體實(shí)施方式

現(xiàn)將詳細(xì)參考本發(fā)明的示范性實(shí)施例，在附圖中說(shuō)明所述示范性實(shí)施例的實(shí)例。另外，凡可能之處，在附圖及實(shí)施方式中使用相同標(biāo)號(hào)的元件/構(gòu)件代表相同或類似部分。

以下請(qǐng)同時(shí)參照?qǐng)D1與圖2，圖1是依照本發(fā)明一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路方框示意圖，圖2是依照本發(fā)明一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路架構(gòu)示意圖。緩沖電路100可包括運(yùn)算放大器110以及回轉(zhuǎn)率強(qiáng)化電路120。運(yùn)算放大器110可包括輸入級(jí)112、負(fù)載級(jí)114以及輸出級(jí)116。輸入級(jí)112用以接收輸入電壓信號(hào)vi與輸出電壓信號(hào)vo，并且判定輸入電壓信號(hào)vi與輸出電壓信號(hào)vo之間的電壓差。負(fù)載級(jí)114耦接至輸入級(jí)112以產(chǎn)生對(duì)應(yīng)于上述電壓差的負(fù)載電流il。輸出級(jí)116耦接至負(fù)載級(jí)114并產(chǎn)生輸出電壓信號(hào)vo，其中，輸出電壓信號(hào)vo被回授至輸入級(jí)112以使緩沖電路100成為單增益負(fù)回授的緩沖器。另外，輸出電壓信號(hào)vo可通過(guò)受控于控制信號(hào)cs的開關(guān)sw進(jìn)行傳輸以作為驅(qū)動(dòng)信號(hào)so，以對(duì)外部的負(fù)載le(例如液晶，但不限于此)進(jìn)行驅(qū)動(dòng)。

回轉(zhuǎn)率強(qiáng)化電路120耦接至負(fù)載級(jí)114，用以根據(jù)輸入電壓信號(hào)vi與輸出電壓信號(hào)vo之間的電壓差而直接提供補(bǔ)償電壓至負(fù)載級(jí)114或輸出級(jí)116，以使輸出級(jí)116反應(yīng)于上述補(bǔ)償電壓而降低輸出電壓信號(hào)vo的轉(zhuǎn)換時(shí)間，以達(dá)到提升緩沖電路100的輸出回轉(zhuǎn)率的目的。以下將針對(duì)緩沖電路100的電路架構(gòu)進(jìn)行說(shuō)明。

如圖2所示，運(yùn)算放大器110可為一軌對(duì)軌(railtorail)運(yùn)算放大器，但本發(fā)明并不以此為限。輸入級(jí)112可包含有n型差動(dòng)對(duì)dp_n以及p型差動(dòng)對(duì)dp_p。n型差動(dòng)對(duì)dp_n可由一對(duì)互相匹配的n型晶體管mn1、n型晶體管mn2以及偏壓晶體管mn3所組成。n型晶體管mn1的柵極端用以接收輸入電壓信號(hào)vi。n型晶體管mn2的柵極端用以接收輸出電壓信號(hào)vo。n型晶體管mn1與n型晶體管mn2的源極端彼此耦接并耦接至偏壓晶體管mn3的漏極端。偏壓晶體管mn3的源極端耦接到接地端gnd。偏壓晶體管mn3的柵極端受控于偏壓電壓vb4以提供n型差動(dòng)對(duì)dp_n運(yùn)作所需的偏壓電流。

同樣地，p型差動(dòng)對(duì)dp_p可由一對(duì)互相匹配的p型晶體管mp1、p型晶 體管mp2以及偏壓晶體管mp3所組成。p型晶體管mp1的柵極端用以接收輸入電壓信號(hào)vi。p型晶體管mp2的柵極端用以接收輸出電壓信號(hào)vo。p型晶體管mp1與p型晶體管mp2的源極端彼此耦接并耦接至偏壓晶體管mp3的漏極端。偏壓晶體管mp3的源極端耦接到電源端vdd。偏壓晶體管mp3的柵極端受控于偏壓電壓vb1以提供p型差動(dòng)對(duì)dp_p運(yùn)作所需的偏壓電流。

另外，負(fù)載級(jí)114可包括第一負(fù)載電路ld1、第二負(fù)載電路ld2、第一電流源i1以及第二電流源i2，但本發(fā)明并不以此為限。第一負(fù)載電路ld1具有第一負(fù)載端tl1、第二負(fù)載端tl2、第一連接端sp1以及第二連接端sp。第一負(fù)載電路ld1通過(guò)第一負(fù)載端tl1與第二負(fù)載端tl2耦接到n型差動(dòng)對(duì)dp_n以作為n型差動(dòng)對(duì)dp_n的負(fù)載。

更進(jìn)一步來(lái)說(shuō)，第一負(fù)載電路ld1可包括p型晶體管mp4～mp7。p型晶體管mp4的源極端耦接到電源端vdd，p型晶體管mp4的柵極端與p型晶體管mp5的柵極端相耦接并耦接到第一連接端sp1，p型晶體管mp4的漏極端則耦接到第一負(fù)載端tl1。p型晶體管mp5的源極端耦接到電源端vdd，p型晶體管mp5的漏極端耦接到第二負(fù)載端tl2。可以理解的是，p型晶體管mp4與p型晶體管mp5乃是以電流鏡的形式彼此耦接以形成一電流鏡電路。另外，p型晶體管mp6的源極端耦接到第一負(fù)載端tl1，p型晶體管mp6的柵極端與p型晶體管mp7的柵極端相耦接以接收偏壓電壓vb2，且p型晶體管mp6的漏極端耦接到第一連接端sp1。p型晶體管mp7的源極端耦接到第二負(fù)載端tl2，且p型晶體管mp7的漏極端耦接到第二連接端sp?？梢岳斫獾氖?，p型晶體管mp6與p型晶體管mp7乃是反應(yīng)于偏壓電壓vb2而運(yùn)作的一疊置電路(cascadecircuit)，可用以提高負(fù)載級(jí)114的輸出阻抗。在本發(fā)明的其他實(shí)施例中，p型晶體管mp6與p型晶體管mp7(即疊置電路)也可省略不用，并將第一連接端sp1與第一負(fù)載端tl1相耦接，且將第二連接端sp與第二負(fù)載端tl2相耦接。

類似地，第二負(fù)載電路ld2具有第三負(fù)載端tl3、第四負(fù)載端tl4、第三連接端sn1以及第四連接端sn。第二負(fù)載電路ld2通過(guò)第三負(fù)載端tl3與第四負(fù)載端tl4耦接到p型差動(dòng)對(duì)dp_p以作為p型差動(dòng)對(duì)dp_p的負(fù)載。

更進(jìn)一步來(lái)說(shuō)，第二負(fù)載電路ld2可包括n型晶體管mn4～mn7。n型 晶體管mn4的源極端耦接到接地端gnd，n型晶體管mn4的柵極端與n型晶體管mn5的柵極端相耦接并耦接到第三連接端sn1，n型晶體管mn4的漏極端則耦接到第三負(fù)載端tl3。n型晶體管mn5的源極端耦接到接地端gnd，n型晶體管mn5的漏極端耦接到第四負(fù)載端tl4?？梢岳斫獾氖牵琻型晶體管mn4與n型晶體管mn5乃是以電流鏡的形式彼此耦接以形成一電流鏡電路。另外，n型晶體管mn6的源極端耦接到第三負(fù)載端tl3，n型晶體管mn6的柵極端與n型晶體管mn7的柵極端相耦接以接收偏壓電壓vb3，且n型晶體管mn6的漏極端耦接到第三連接端sn1。n型晶體管mn7的源極端耦接到第四負(fù)載端tl4，且n型晶體管mn7的漏極端耦接到第四連接端sn?？梢岳斫獾氖牵琻型晶體管mn6與n型晶體管mn7乃是反應(yīng)于偏壓電壓vb3而運(yùn)作的一疊置電路，可用以提高負(fù)載級(jí)114的輸出阻抗。在本發(fā)明的其他實(shí)施例中，n型晶體管mn6與n型晶體管mn7(即疊置電路)也可省略不用，并將第三連接端sn1與第三負(fù)載端tl3相耦接，且將第四連接端sn與第四負(fù)載端tl4相耦接。

第一電流源i1耦接在第一連接端sp1與第三連接端sn1之間，且第二電流源i2耦接在第二連接端sp與第四連接端sn之間，其中第一電流源i1與第二電流源i2可用來(lái)將n型差動(dòng)對(duì)dp_n及p型差動(dòng)對(duì)dp_p的信號(hào)進(jìn)行疊加并輸出至輸出級(jí)116。

另外，輸出級(jí)116可為ab類推挽式輸出電路，其可包括p型晶體管mp8以及n型晶體管mn8。p型晶體管mp8的柵極端耦接到第二連接端sp，且p型晶體管mp8的源極端耦接到電源端vdd。而n型晶體管mn8的柵極端耦接到第四連接端sn，n型晶體管mn8的源極端耦接到接地端gnd，且n型晶體管mn8的漏極端耦接到p型晶體管mp8的漏極端以產(chǎn)生輸出電壓信號(hào)vo。

在本發(fā)明的實(shí)施例中，回轉(zhuǎn)率強(qiáng)化電路可耦接到第一連接端sp1、第二連接端sp、第三連接端sn1與第四連接端sn之中的任兩個(gè)連接端，且回轉(zhuǎn)率強(qiáng)化電路可通過(guò)上述任兩個(gè)連接端而直接提供補(bǔ)償電壓至負(fù)載級(jí)114或輸出級(jí)116，以提升緩沖電路100的輸出回轉(zhuǎn)率。舉例來(lái)說(shuō)，如圖2所示，回轉(zhuǎn)率強(qiáng)化電路120耦接到第二連接端sp與第四連接端sn，且通過(guò)第二連接端sp與第四連接端sn而直接提供補(bǔ)償電壓至輸出級(jí)116的輸入端，稍后會(huì) 進(jìn)行更詳細(xì)的說(shuō)明。

以下請(qǐng)同時(shí)參照?qǐng)D1～圖3，圖3是圖2的緩沖電路的運(yùn)作定時(shí)示意圖。當(dāng)輸入級(jí)112所接收到的輸入電壓信號(hào)vi由低位準(zhǔn)轉(zhuǎn)換至高位準(zhǔn)的瞬間，此時(shí)輸出電壓信號(hào)vo的電壓仍維持在低位準(zhǔn)，因此負(fù)載級(jí)114的第二連接端sp的電壓位準(zhǔn)將反應(yīng)于輸入電壓信號(hào)vi與輸出電壓信號(hào)vo的電壓差而降低，致使輸出級(jí)116的p型晶體管mp8被導(dǎo)通而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行充電，直到輸出電壓信號(hào)vo的電壓位準(zhǔn)等于輸入電壓信號(hào)vi的電壓位準(zhǔn)為止。同樣地，當(dāng)輸入級(jí)112所接收到的輸入電壓信號(hào)vi由高位準(zhǔn)轉(zhuǎn)換至低位準(zhǔn)的瞬間，此時(shí)輸出電壓信號(hào)vo的電壓仍維持在高位準(zhǔn)，因此負(fù)載級(jí)114的第四連接端sn的電壓位準(zhǔn)將反應(yīng)于輸入電壓信號(hào)vi與輸出電壓信號(hào)vo的電壓差而升高，致使輸出級(jí)116的n型晶體管mn8被導(dǎo)通而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行放電，直到輸出電壓信號(hào)vo的電壓位準(zhǔn)等于輸入電壓信號(hào)vi的電壓位準(zhǔn)為止。

由于輸入級(jí)112與負(fù)載級(jí)114具有時(shí)間延遲，致使第二連接端sp上的電壓(即p型晶體管mp8柵極端的電壓)或第四連接端sn上的電壓(即n型晶體管mn8柵極端的電壓)無(wú)法快速反應(yīng)于輸入電壓信號(hào)vi的電壓轉(zhuǎn)變，從而限制了輸出電壓信號(hào)vo的回轉(zhuǎn)率，其中，在未采用回轉(zhuǎn)率強(qiáng)化電路120的情況之下，輸出電壓信號(hào)vo的信號(hào)波形、第二連接端sp的信號(hào)波形、第四連接端sn的信號(hào)波形以及驅(qū)動(dòng)信號(hào)so的信號(hào)波形可分別如圖3的波形310、波形330、波形350、波形370所示。

因此，為了提升輸出電壓信號(hào)vo的回轉(zhuǎn)率，在本發(fā)明圖2所示的實(shí)施例中，當(dāng)輸入電壓信號(hào)vi的電壓值大于輸出電壓信號(hào)vo的電壓值達(dá)第一默認(rèn)電壓值時(shí)，回轉(zhuǎn)率強(qiáng)化電路120可直接產(chǎn)生補(bǔ)償電壓以加速降低第二連接端sp上的電壓值(即p型晶體管mp8柵極端的電壓值)，以加快p型晶體管mp8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行充電。同樣地，當(dāng)輸出電壓信號(hào)vo的電壓值大于輸入電壓信號(hào)vi的電壓值達(dá)第二默認(rèn)電壓值時(shí)，回轉(zhuǎn)率強(qiáng)化電路120可直接產(chǎn)生補(bǔ)償電壓以加速拉升第四連接端sn上的電壓值(即n型晶體管mn8柵極端的電壓值)，以加快n型晶體管mn8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行放電。

更進(jìn)一步來(lái)說(shuō)，在本發(fā)明的一實(shí)施例中，回轉(zhuǎn)率強(qiáng)化電路120可包括p型晶體管mp2c以及n型晶體管mn2c。p型晶體管mp2c的柵極端用以接收輸入電壓信號(hào)vi。p型晶體管mp2c的源極端用以接收輸出電壓信號(hào)vo，且p型晶體管mp2c的漏極端耦接到第四連接端sn(即n型晶體管mn8的柵極端)。n型晶體管mn2c的柵極端用以接收輸入電壓信號(hào)vi，n型晶體管mn2c的源極端用以接收輸出電壓信號(hào)vo，且n型晶體管mn2c的漏極端耦接到第二連接端sp(即p型晶體管mp8的柵極端)。

因此，當(dāng)輸入電壓信號(hào)vi的電壓值大于輸出電壓信號(hào)vo的電壓值達(dá)n型晶體管mn2c的臨界電壓值時(shí)，n型晶體管mn2c為導(dǎo)通狀態(tài)且p型晶體管mp2c為截止?fàn)顟B(tài)，故可通過(guò)n型晶體管mn2c的漏極端而直接提供補(bǔ)償電壓以加速降低第二連接端sp上的電壓值(即p型晶體管mp8柵極端的電壓值)，以加快p型晶體管mp8被導(dǎo)通的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行充電。同樣地，當(dāng)輸出電壓信號(hào)vo的電壓值大于輸入電壓信號(hào)vi的電壓值達(dá)p型晶體管mp2c的臨界電壓值時(shí)，n型晶體管mn2c為截止?fàn)顟B(tài)且p型晶體管mp2c為導(dǎo)通狀態(tài)，故可通過(guò)p型晶體管mp2c的漏極端而直接提供補(bǔ)償電壓以加速拉升第四連接端sn上的電壓值(即n型晶體管mn8柵極端的電壓值)，以加快n型晶體管mn8被導(dǎo)通的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行放電。其中，在回轉(zhuǎn)率強(qiáng)化電路120的輔助之下，輸出電壓信號(hào)vo的信號(hào)波形、第二連接端sp的信號(hào)波形、第四連接端sn的信號(hào)波形以及驅(qū)動(dòng)信號(hào)so的信號(hào)波形可分別如圖3的波形320、波形340、波形360、波形380所示，其確實(shí)可達(dá)到提升輸出電壓信號(hào)vo的回轉(zhuǎn)率的效果。

以下請(qǐng)同時(shí)參照?qǐng)D1、圖4與圖5，圖4是依照本發(fā)明另一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路架構(gòu)示意圖，圖5是圖4的緩沖電路的運(yùn)作定時(shí)示意圖。圖4所示的緩沖電路200同樣可包括運(yùn)算放大器110以及回轉(zhuǎn)率強(qiáng)化電路220，其中圖4所示的運(yùn)算放大器110的電路架構(gòu)與運(yùn)作類似于圖2所示的運(yùn)算放大器110，故可參考上述的相關(guān)說(shuō)明以類推得之，在此不再贅述。其中，在未采用回轉(zhuǎn)率強(qiáng)化電路220的情況之下，輸出電壓信號(hào)vo的信號(hào)波形、驅(qū)動(dòng)信號(hào)so的信號(hào)波形、第一連接端sp1、第二連接端sp、第三連接端sn1與第四連接端sn的信號(hào)波形可分別如圖5的波形511、波形513、波形515、波形517、波形519、波形521所示。

相較于圖2所示的回轉(zhuǎn)率強(qiáng)化電路120是耦接到第二連接端sp與第四連接端sn，且是通過(guò)第二連接端sp與第四連接端sn而直接提供補(bǔ)償電壓至輸出級(jí)116，圖4所示的回轉(zhuǎn)率強(qiáng)化電路220乃是耦接到第一連接端sp1與第三連接端sn1，且通過(guò)第一連接端sp1與第三連接端sn1而直接提供補(bǔ)償電壓至負(fù)載級(jí)114。

詳細(xì)來(lái)說(shuō)，為了提升輸出電壓信號(hào)vo的回轉(zhuǎn)率，在本發(fā)明圖4所示的實(shí)施例中，當(dāng)輸入電壓信號(hào)vi的電壓值大于輸出電壓信號(hào)vo的電壓值達(dá)第一默認(rèn)電壓值時(shí)，回轉(zhuǎn)率強(qiáng)化電路220可直接產(chǎn)生補(bǔ)償電壓以拉升第三連接端sn1上的電壓值，從而降低第二連接端sp上的電壓值(即p型晶體管mp8柵極端的電壓值)，以加快p型晶體管mp8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行充電。同樣地，當(dāng)輸出電壓信號(hào)vo的電壓值大于輸入電壓信號(hào)vi的電壓值達(dá)第二默認(rèn)電壓值時(shí)，回轉(zhuǎn)率強(qiáng)化電路220可直接產(chǎn)生補(bǔ)償電壓以降低第一連接端sp1上的電壓值，從而拉升第四連接端sn上的電壓值(即n型晶體管mn8柵極端的電壓值)，以加快n型晶體管mn8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行放電。

更進(jìn)一步來(lái)說(shuō)，在本發(fā)明的一實(shí)施例中，回轉(zhuǎn)率強(qiáng)化電路220可包括p型晶體管mp4c以及n型晶體管mn4c。p型晶體管mp4c的柵極端用以接收輸出電壓信號(hào)vo。p型晶體管mp4c的源極端用以接收輸入電壓信號(hào)vi，且p型晶體管mp4c的漏極端耦接到第三連接端sn1。n型晶體管mn4c的柵極端用以接收輸出電壓信號(hào)vo，n型晶體管mn4c的源極端用以接收輸入電壓信號(hào)vi，且n型晶體管mn4c的漏極端耦接到第一連接端sp1。

當(dāng)輸入電壓信號(hào)vi的電壓值大于輸出電壓信號(hào)vo的電壓值達(dá)p型晶體管mp4c的臨界電壓值時(shí)，p型晶體管mp4c為導(dǎo)通狀態(tài)且n型晶體管mn4c為截止?fàn)顟B(tài)，故可通過(guò)p型晶體管mp4c的漏極端而直接提供補(bǔ)償電壓以快速拉升第三連接端sn1上的電壓值，從而加速降低第二連接端sp上的電壓值(即p型晶體管mp8柵極端的電壓值)，以加快p型晶體管mp8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行充電。同樣地，當(dāng)輸出電壓信號(hào)vo的電壓值大于輸入電壓信號(hào)vi的電壓值達(dá)n型晶體管mn4c的臨界電壓值時(shí)，p型晶體管mp4c為截止?fàn)顟B(tài)且n型晶 體管mn4c為導(dǎo)通狀態(tài)，故可通過(guò)n型晶體管mn4c的漏極端而直接提供補(bǔ)償電壓以快速降低第一連接端sp1上的電壓值，從而拉升第四連接端sn上的電壓值(即n型晶體管mn8柵極端的電壓值)，以加快n型晶體管mn8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行放電。其中，在回轉(zhuǎn)率強(qiáng)化電路220的輔助之下，輸出電壓信號(hào)vo、驅(qū)動(dòng)信號(hào)so、第一連接端sp1、第二連接端sp、第三連接端sn1與第四連接端sn的信號(hào)波形可分別如圖5的波形512、波形514、波形516、波形518、波形520、波形522所示，確實(shí)可達(dá)到提升輸出電壓信號(hào)vo的回轉(zhuǎn)率的效果。

以下請(qǐng)同時(shí)參照?qǐng)D1與圖6，圖6是依照本發(fā)明又一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路架構(gòu)示意圖。圖6所示的緩沖電路300同樣可包括運(yùn)算放大器110以及回轉(zhuǎn)率強(qiáng)化電路620，其中圖6所示的運(yùn)算放大器110的電路架構(gòu)與運(yùn)作類似于圖2與圖4所示的運(yùn)算放大器110，故可參考上述的相關(guān)說(shuō)明以類推得之，在此不再贅述。

相較于圖2所示的回轉(zhuǎn)率強(qiáng)化電路120是耦接到第二連接端sp與第四連接端sn，且是通過(guò)第二連接端sp與第四連接端sn而直接提供補(bǔ)償電壓至輸出級(jí)116，圖6所示的回轉(zhuǎn)率強(qiáng)化電路620乃是耦接到第三連接端sn1與第四連接端sn，且通過(guò)第三連接端sn1與第四連接端sn而直接提供補(bǔ)償電壓至負(fù)載級(jí)114與輸出級(jí)116。

詳細(xì)來(lái)說(shuō)，為了提升輸出電壓信號(hào)vo的回轉(zhuǎn)率，在本發(fā)明圖6所示的實(shí)施例中，當(dāng)輸入電壓信號(hào)vi的電壓值大于輸出電壓信號(hào)vo的電壓值達(dá)第一默認(rèn)電壓值時(shí)，回轉(zhuǎn)率強(qiáng)化電路620可直接產(chǎn)生補(bǔ)償電壓以拉升第三連接端sn1上的電壓值，從而降低第二連接端sp上的電壓值(即p型晶體管mp8柵極端的電壓值)，以加快p型晶體管mp8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行充電。同樣地，當(dāng)輸出電壓信號(hào)vo的電壓值大于輸入電壓信號(hào)vi的電壓值達(dá)第二默認(rèn)電壓值時(shí)，回轉(zhuǎn)率強(qiáng)化電路620可直接產(chǎn)生補(bǔ)償電壓以拉升第四連接端sn上的電壓值(即n型晶體管mn8柵極端的電壓值)，以加快n型晶體管mn8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行放電。

更進(jìn)一步來(lái)說(shuō)，在本發(fā)明的一實(shí)施例中，回轉(zhuǎn)率強(qiáng)化電路620可包括p型晶體管mp6c以及p型晶體管mp7c。p型晶體管mp6c的柵極端用以接 收輸出電壓信號(hào)vo。p型晶體管mp6c的源極端用以接收輸入電壓信號(hào)vi，且p型晶體管mp6c的漏極端耦接到第三連接端sn1。p型晶體管mp7c的柵極端用以接收輸入電壓信號(hào)vi。p型晶體管mp7c的源極端用以接收輸出電壓信號(hào)vo，且p型晶體管mp7c的漏極端耦接到第四連接端sn(即n型晶體管mn8柵極端)。由于p型晶體管mp6c的運(yùn)作類似于圖4所示的p型晶體管mp4c，而p型晶體管mp7c的運(yùn)作類似于圖2所示的p型晶體管mp2c，故可分別參考上述圖2與圖4的相關(guān)說(shuō)明，在此不再贅述。

以下請(qǐng)同時(shí)參照?qǐng)D1與圖7，圖7是依照本發(fā)明又一實(shí)施例所顯示的具強(qiáng)化回轉(zhuǎn)率的緩沖電路的電路架構(gòu)示意圖。圖7所示的緩沖電路400同樣可包括運(yùn)算放大器110以及回轉(zhuǎn)率強(qiáng)化電路720，其中圖7所示的運(yùn)算放大器110的電路架構(gòu)與運(yùn)作類似于圖2、圖4與圖6所示的運(yùn)算放大器110，故可參考上述的相關(guān)說(shuō)明以類推得之，在此不再贅述。

相較于圖2所示的回轉(zhuǎn)率強(qiáng)化電路120是耦接到第二連接端sp與第四連接端sn，且是通過(guò)第二連接端sp與第四連接端sn而直接提供補(bǔ)償電壓至輸出級(jí)116，圖7所示的回轉(zhuǎn)率強(qiáng)化電路720乃是耦接到第一連接端sp1與第二連接端sp，且通過(guò)第一連接端sp1與第二連接端sp而直接提供補(bǔ)償電壓至負(fù)載級(jí)114與輸出級(jí)116。

詳細(xì)來(lái)說(shuō)，為了提升輸出電壓信號(hào)vo的回轉(zhuǎn)率，在本發(fā)明圖7所示的實(shí)施例中，當(dāng)輸入電壓信號(hào)vi的電壓值大于輸出電壓信號(hào)vo的電壓值達(dá)第一默認(rèn)電壓值時(shí)，回轉(zhuǎn)率強(qiáng)化電路720可直接產(chǎn)生補(bǔ)償電壓以降低第二連接端sp上的電壓值(即p型晶體管mp8柵極端的電壓值)，以加快p型晶體管mp8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行充電。同樣地，當(dāng)輸出電壓信號(hào)vo的電壓值大于輸入電壓信號(hào)vi的電壓值達(dá)第二默認(rèn)電壓值時(shí)，回轉(zhuǎn)率強(qiáng)化電路720可直接產(chǎn)生補(bǔ)償電壓以降低第一連接端sp1上的電壓值，從而拉升第四連接端sn上的電壓值(即n型晶體管mn8柵極端的電壓值)，以加快n型晶體管mn8被導(dǎo)通(例如進(jìn)入飽和區(qū)，但不限于此)的速度而對(duì)外部的負(fù)載裝置le(例如液晶)進(jìn)行放電。

更進(jìn)一步來(lái)說(shuō)，在本發(fā)明的一實(shí)施例中，回轉(zhuǎn)率強(qiáng)化電路720可包括n型晶體管mn6c以及mn7c。n型晶體管mn6c的柵極端用以接收輸入電壓信號(hào)vi。n型晶體管mn6c的源極端用以接收輸出電壓信號(hào)vo，且n型晶 體管mn6c的漏極端耦接到第二連接端sp(即p型晶體管mp8的柵極端)。n型晶體管mn7c的柵極端用以接收輸出電壓信號(hào)vo。n型晶體管mn7c的源極端用以接收輸入電壓信號(hào)vi，且n型晶體管mn7c的漏極端耦接到第一連接端sp1。由于n型晶體管mn6c的運(yùn)作類似于圖2所示的n型晶體管mn2c，而n型晶體管mn7c的運(yùn)作類似于圖4所示的n型晶體管mn4c，故可分別參考上述圖2與圖4的相關(guān)說(shuō)明，在此不再贅述。

以下請(qǐng)參照?qǐng)D8，圖8是依照本發(fā)明一實(shí)施例所顯示的源極驅(qū)動(dòng)電路的電路方框示意圖。圖8所示的源極驅(qū)動(dòng)電路1000可用以驅(qū)動(dòng)顯示面板。源極驅(qū)動(dòng)電路1000可包括移位寄存器1100、數(shù)據(jù)鎖存器1300、數(shù)字至模擬轉(zhuǎn)換器1500以及輸出緩沖器1700。移位寄存器1100可用以接收頻率信號(hào)clk以及起始脈沖信號(hào)s_plu以循序地產(chǎn)生多個(gè)閂鎖信號(hào)le1～len。數(shù)據(jù)鎖存器1300可用以根據(jù)閂鎖信號(hào)le1～len而循序地鎖存像素?cái)?shù)據(jù)pdata以作為多個(gè)鎖存數(shù)據(jù)dl1～dln，并根據(jù)線閂鎖信號(hào)ll而同時(shí)輸出鎖存數(shù)據(jù)dl1～dln。數(shù)字至模擬轉(zhuǎn)換器1500可用以根據(jù)灰階電壓gv產(chǎn)生對(duì)應(yīng)于鎖存數(shù)據(jù)dl1～dln的多個(gè)模擬電壓信號(hào)a1～an。輸出緩沖器1700可包括多個(gè)緩沖電路1711～171n，其中緩沖電路1711～171n可采用如圖1或圖2或圖4或圖6或圖7所示的緩沖電路100、緩沖電路200、緩沖電路300、緩沖電路400來(lái)實(shí)現(xiàn)，以強(qiáng)化源極驅(qū)動(dòng)電路1000的輸出回轉(zhuǎn)率。

緩沖電路1711可用以接收模擬電壓信號(hào)a1以作為輸入電壓信號(hào)，并產(chǎn)生輸出電壓信號(hào)以作為源極驅(qū)動(dòng)信號(hào)so1；緩沖電路1712可用以接收模擬電壓信號(hào)a2以作為輸入電壓信號(hào)，并產(chǎn)生輸出電壓信號(hào)以作為源極驅(qū)動(dòng)信號(hào)so2；緩沖電路171n可用以接收模擬電壓信號(hào)an以作為輸入電壓信號(hào)，并產(chǎn)生輸出電壓信號(hào)以作為源極驅(qū)動(dòng)信號(hào)son；其余的緩沖電路則可依此類推。此外，有關(guān)緩沖電路1711～171n的電路架構(gòu)及詳細(xì)運(yùn)作可參考上述圖1～圖7的相關(guān)說(shuō)明，在此不再贅述。另外，關(guān)于移位寄存器1100、數(shù)據(jù)鎖存器1300以及數(shù)字至模擬轉(zhuǎn)換器1500的實(shí)施細(xì)節(jié)并非本發(fā)明的重點(diǎn)所在，且為本領(lǐng)域技術(shù)人員所熟悉，故在此不再贅述。

綜上所述，在本發(fā)明實(shí)施例所提出的緩沖電路及源極驅(qū)動(dòng)電路中，回轉(zhuǎn)率強(qiáng)化電路可僅根據(jù)輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差而直接提供補(bǔ)償電壓至運(yùn)算放大器的負(fù)載級(jí)或輸出級(jí)，以使輸出級(jí)反應(yīng)于補(bǔ)償電壓而降 低輸出電壓信號(hào)的轉(zhuǎn)換時(shí)間，可有效地提升輸出電壓信號(hào)的回轉(zhuǎn)率。此外，回轉(zhuǎn)率強(qiáng)化電路無(wú)須使用其他額外的控制信號(hào)來(lái)實(shí)現(xiàn)，故回轉(zhuǎn)率強(qiáng)化電路的架構(gòu)較為簡(jiǎn)單而可降低電路成本。特別是，回轉(zhuǎn)率強(qiáng)化電路僅在輸入電壓信號(hào)與輸出電壓信號(hào)的電壓位準(zhǔn)具有差異時(shí)才協(xié)助快速導(dǎo)通運(yùn)算放大器的輸出級(jí)，且是提供補(bǔ)償電壓至運(yùn)算放大器的負(fù)載級(jí)或輸出級(jí)，如此可避免消耗過(guò)多的電流。

雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的改動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求界定范圍為準(zhǔn)。