本發(fā)明涉及一種驅(qū)動器及其驅(qū)動方法，且特別涉及一種節(jié)省電路空間的驅(qū)動器及其驅(qū)動方法。

背景技術：

一般而言，液晶顯示裝置包含有多個像素單元、閘極驅(qū)動電路以及源極驅(qū)動電路。源極驅(qū)動電路是用以提供多個數(shù)據(jù)電壓信號。閘極驅(qū)動電路包含多級移位暫存器電路，用以提供多個閘極信號。閘極信號用以控制像素單元中的像素電晶體的導通和截止，借以控制所述數(shù)據(jù)信號寫入至所述像素單元。

每一級移位暫存器電路中的輸出電晶體由操作電壓所控制并依序輸出閘極驅(qū)動信號。雖然采用移位暫存器較傳統(tǒng)的配線具有較窄的邊框設計，然而隨著顯示技術的發(fā)展，顯示器中的元件不斷增加，因此如何妥善利用電路空間便成為重要的課題。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種驅(qū)動器及其驅(qū)動方法，通過共用移位暫存器電路中的致能控制單元以及禁能控制單元，能大幅地減少電路使用的空間。

本發(fā)明的一實施例是在于提供一種驅(qū)動器。驅(qū)動器包含多級移位暫存器電路用以輸出依序的多個驅(qū)動信號。移位暫存器電路中每一級包含致能控制單元、第一輸出單元、第二輸出單元以及禁能控制單元。致能控制單元用以根據(jù)致能信號控制第一操作節(jié)點的電壓。第一輸出單元電性耦接第一操作節(jié)點，用以根據(jù)第一操作節(jié)點的電壓以及第一時脈信號在第一輸出單元的輸出端產(chǎn)生驅(qū)動信號中對應的第一驅(qū)動信號。第二輸出單元電性耦接第一操作節(jié) 點，用以根據(jù)第一操作節(jié)點的電壓以及第二時脈信號在第二輸出單元的輸出端產(chǎn)生驅(qū)動信號中對應的第二驅(qū)動信號。禁能控制單元電性耦接第一輸出單元以及第二輸出單元，用以根據(jù)第一時脈信號、第三時脈信號以及第四時脈信號將第一輸出單元的輸出端、第二輸出單元的輸出端以及第一操作節(jié)點的電壓準位拉降至參考電壓準位，其中第一時脈信號與第三時脈信號互補，第二時脈信號與第四時脈信號互補。

本發(fā)明的另一實施例是在于提供一種驅(qū)動方法。驅(qū)動方法，用以驅(qū)動上述的驅(qū)動器中每一級移位暫存器電路，驅(qū)動方法包含：在第一時段內(nèi)，通過致能信號驅(qū)動致能控制單元使得第一操作節(jié)點具有第一致能準位；在第一時段后的第二時段內(nèi)，致能第一時脈信號使得第一輸出單元的輸出端產(chǎn)生第一驅(qū)動信號，以及使得第一操作節(jié)點具有第二致能準位；在第二時段后的第三時段內(nèi)，致能第二時脈信號使得第二輸出單元的輸出端產(chǎn)生第二驅(qū)動信號，以及使得第一操作節(jié)點具有第三致能準位；在第三時段后的第四時段內(nèi)，禁能第一時脈信號使得第一操作節(jié)點具有第二致能準位；以及在第四時段后，通過重置信號將第一操作節(jié)點的電壓下拉至參考電壓準位，并通過第一時脈信號驅(qū)動禁能控制單元使得第一操作節(jié)點維持在參考電壓準位。

綜上所述，通過共用移位暫存器電路中的致能控制單元以及禁能控制單元達到單級輸出兩個或多個驅(qū)動信號，且在一些實施例中，通過節(jié)省輸出單元中的電容，大幅地減少電路使用的空間。

附圖說明

為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂，所附圖式的說明如下：

圖1繪示根據(jù)本發(fā)明內(nèi)容的一實施例中一種驅(qū)動器的示意圖；

圖2a繪示根據(jù)本發(fā)明內(nèi)容的一實施例中一種第n級移位暫存器電路的示意圖；

圖2b繪示根據(jù)本發(fā)明內(nèi)容的一實施例中一種第n級移位暫存器電路的示意圖；

圖3a繪示根據(jù)本發(fā)明內(nèi)容的一實施例中一種驅(qū)動方法的示意圖；以及

圖3b繪示圖2a中移位暫存器電路中的信號的時序圖。

具體實施方式

以下公開提供許多不同實施例或例證用以實施本發(fā)明的不同特征。特殊例證中的元件及配置在以下討論中被用來簡化本發(fā)明。所討論的任何例證只用來作解說的用途，并不會以任何方式限制本發(fā)明或其例證的范圍和意義。此外，本發(fā)明在不同例證中可能重復引用數(shù)字符號且/或字母，這些重復皆為了簡化及闡述，其本身并未指定以下討論中不同實施例且/或配置之間的關系。

在全篇說明書與權利要求所使用的用詞(terms)，除有特別注明外，通常具有每個用詞使用在此領域中、在此發(fā)明的內(nèi)容中與特殊內(nèi)容中的平常意義。某些用以描述本發(fā)明的用詞將于下或在此說明書的別處討論，以提供本領域技術人員在有關本發(fā)明的描述上額外的引導。

關于本文中所使用的耦接或連接，均可指兩個或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而耦接或連接還可指兩個或多個元件相互操作或動作。在本文中，使用第一、第二與第三等等的詞匯，是用于描述各種元件、組件、區(qū)域、層與/或區(qū)塊是可以被理解的。但是這些元件、組件、區(qū)域、層與/或區(qū)塊不應該被這些術語所限制。這些詞匯只限于用來辨別單一元件、組件、區(qū)域、層與/或區(qū)塊。因此，在下文中的第一元件、組件、區(qū)域、層與/或區(qū)塊也可被稱為第二元件、組件、區(qū)域、層與/或區(qū)塊，而不脫離本發(fā)明的本意。如本文所用，詞匯與/或包含了列出的關聯(lián)項目中的一個或多個的任何組合。

圖1繪示根據(jù)本發(fā)明內(nèi)容的一實施例中一種驅(qū)動器100的示意圖。驅(qū)動器100包含第1級移位暫存器電路110(1)、第2級移位暫存器電路110(2)，…， 第n級移位暫存器電路110(n)，其中n為自然數(shù)。移位暫存器電路110(1)～110(n)用以產(chǎn)生依序的驅(qū)動信號g(1)～g(2n)，需注意到的是在本實施例中，每一級移位暫存器電路110(1)～110(n)各自產(chǎn)生兩個驅(qū)動信號，例如移位暫存器電路110(1)產(chǎn)生驅(qū)動信號g(1)、g(2)，移位暫存器電路110(2)產(chǎn)生驅(qū)動信號g(3)、g(4)，移位暫存器電路110(n)產(chǎn)生驅(qū)動信號g(2n-1)、g(2n)等，而在其他實施例中，每一級移位暫存器電路110(1)～110(n)可以產(chǎn)生3個或3個以上的驅(qū)動信號，本發(fā)明并不以此為限。移位暫存器電路110(1)～110(n)具有相應的電路結構，且移位暫存器電路110(1)～110(n)依序電性耦接，而傳遞必要的信號。具體電路及信號傳遞方式，后續(xù)將以第n級移位暫存器電路公開為代表。各個驅(qū)動信號g(1)～g(2n)可分別經(jīng)由與驅(qū)動器100連接的掃描線(未繪示于圖中)傳送至像素陣列(未繪示于圖中)中，且用以依序開啟與掃描線連接的像素電晶體(未繪示于圖中)，借此控制像素陣列中的像素單元(未繪示于圖中)。

請參閱圖2a，圖2a繪示根據(jù)本發(fā)明內(nèi)容的一實施例中一種第n級移位暫存器電路200的示意圖。其中移位暫存器電路200可應用于圖1中的第n級移位暫存器電路110(n)。第n級移位暫存器電路200包含致能控制單元210、第一輸出單元220、第二輸出單元230、禁能控制單元240。

致能控制單元210用以根據(jù)致能信號stv控制第一操作節(jié)點q的電壓。在一些實施例中，致能控制單元210還用以根據(jù)重置信號rst控制第一操作節(jié)點q的電壓。

進一步來說，如圖2a所示，致能控制單元210包含第一電晶體m1以及第二電晶體m2。第一電晶體m1的控制端用以接收致能信號stv，第一電晶體m1的第一端電性耦接第一操作節(jié)點q，第一電晶體m1的第二端用以接收第一操作電壓fw。第二電晶體m2的控制端用以接收重置信號rst，第二電晶體m2的第一端電性耦接第一操作節(jié)點q，第二電晶體m2的第二端用以接收第二操作電壓bw。在此實施例中，第一操作電壓fw為邏輯高準位，第二操作電壓bw為邏輯低準位，在其他實施例中第一操作電壓fw也可為邏輯低準位，第二操作電壓bw也可為邏輯高準位，本發(fā)明并不以此為限。

此外，本實施例中的第一電晶體m1、第二電晶體m2以及后續(xù)說明中其余的電晶體皆以n型金氧半場效電晶體(nmosfet)為例說明。實際應用中第一電晶體m1、第二電晶體m2以及后續(xù)說明中其余的電晶體可為p型金氧半場效電晶體(pmosfet)、n型金氧半場效電晶體(nmosfet)、p型雙極性接面電晶體、n型雙極性接面電晶體或其他等效的電晶體，本發(fā)明并不以此為限。

第一輸出單元220電性耦接第一操作節(jié)點q，用以根據(jù)第一操作節(jié)點q的電壓以及第一時脈信號ck1在第一輸出單元220的輸出端產(chǎn)生驅(qū)動信號g(1)～g(2n)中對應的第一驅(qū)動信號g(2n-1)。第二輸出單元230電性耦接第一操作節(jié)點q，用以根據(jù)第一操作節(jié)點q的電壓以及第二時脈信號ck2在第二輸出單元230的輸出端產(chǎn)生驅(qū)動信號g(1)～g(2n)中對應的第二驅(qū)動信號g(2n)。

進一步來說，如圖2a所示，第一輸出單元220包含第三電晶體m3以及第一電容c1，第三電晶體m3的控制端電性耦接第一操作節(jié)點q，第三電晶體m3的第一端電性耦接禁能控制單元240，第三電晶體m3的第二端用以接收第一時脈信號ck1，第一電容c1的第一端電性耦接第三電晶體m3的控制端，第一電容c1的第二端電性耦接第三電晶體m3的第一端。第二輸出單元230包含第四電晶體m4以及第二電容c2，第四電晶體m4的控制端電性耦接第一操作節(jié)點q，第四電晶體m4的第一端電性耦接禁能控制單元240，第四電晶體m4的第二端用以接收第二時脈信號ck2，第二電容c2的第一端電性耦接第四電晶體m4的控制端，第二電容c2的第二端電性耦接第四電晶體m4的第一端。

需補充的是，在一些實施例中，移位暫存器電路110(1)～110(n)中每一級的第二驅(qū)動信號g(2n)為下一級的移位暫存器電路的致能信號stv，如圖1所示的連接方式。移位暫存器電路110(1)～110(n)中每一級的第二驅(qū)動信號g(2n)為前一級的該移位暫存器電路的重置信號rst，如圖1所示的連接方式。

禁能控制單元240電性耦接第一輸出單元220以及第二輸出單元230，用 以根據(jù)第一時脈信號ck1、第三時脈信號ck3以及第四時脈信號ck4將第一輸出單元220的輸出端、第二輸出單元230的輸出端以及第一操作節(jié)點q的電壓準位拉降至參考電壓準位vss，其中第一時脈信號ck1與第三時脈信號ck3互補，第二時脈信號ck2與第四時脈信號ck4互補。

進一步來說，如圖2a所示，禁能控制單元240包含第一禁能電路241、第二禁能電路242以及第三禁能電路243。第一禁能電路241包含第五電晶體m5以及第六電晶體m6。第五電晶體m5的控制端電性耦接第二操作節(jié)點p，第五電晶體m5的第一端用以接收參考電壓vss，第五電晶體m5的第二端電性耦接第一輸出單元220的輸出端。第六電晶體m6的控制端用以接收第三時脈信號ck3，第六電晶體m6的第一端用以接收參考電壓vss，第六電晶體m6的第二端電性耦接第一輸出單元220的輸出端。第二禁能電路242包含第七電晶體m7以及第八電晶體m8，第七電晶體m7的控制端電性耦接第二操作節(jié)點p，第七電晶體m7的第一端用以接收參考電壓vss，第七電晶體m7的第二端電性耦接第二輸出單元230的輸出端。第八電晶體m8的控制端用以接收第四時脈信號ck4，第八電晶體m8的第一端用以接收參考電壓vss，第八電晶體m8的第二端電性耦接第二輸出單元230的輸出端。第三禁能電路243包含第九電晶體m9、第十電晶體m10以及第三電容c3，第九電晶體m9的控制端電性耦接第一操作節(jié)點q，第九電晶體m9的第一端用以接收參考電壓vss，第九電晶體m9的第二端電性耦接第二操作節(jié)點p。第十電晶體m10的控制端電性耦接第二操作節(jié)點p，第十電晶體m10的第一端用以接收參考電壓vss，第十電晶體m10的第二端電性耦接第一操作節(jié)點q。第三電容c3，第三電容c3的第一端電性耦接第二操作節(jié)點p，第三電容c3的第二端用以接收第一時脈信號ck1。通過上述，本發(fā)明借由共用移位暫存器電路中的致能控制單元以及禁能控制單元達到單級輸出兩個或多個驅(qū)動信號，大幅地減少電路使用的空間。

在一些實施例中，可以進一步節(jié)省第一輸出單元220以及第二輸出單元230中的第一電容c1、第二電容c2。在此請參閱圖2b，圖2b繪示根據(jù)本發(fā) 明內(nèi)容的一實施例中一種第n級移位暫存器電路200’的示意圖。其中移位暫存器電路200’可應用于圖1中的第n級移位暫存器電路110(n)。第n級移位暫存器電路200’同樣地包含致能控制單元210以及禁能控制單元240。差別在于移位暫存器電路200’中的第一輸出單元220’以及第二輸出單元230’并不包含第一電容c1以及第二電容c2。以電路分析的觀點來說，若從第一操作節(jié)點q看入電路的等效電容包含了第三電晶體m3的輸入電容cgs3以及第四電晶體m4的輸入電容cgs4，實際上已足以維持第一操作節(jié)點q正常的操作使用。因此，在此實施例中通過節(jié)省輸出單元中的電容，大幅地減少電路使用的空間。

此外，本發(fā)明內(nèi)容另外公開一種驅(qū)動方法300。驅(qū)動方法300用以驅(qū)動先前實施例中所述的驅(qū)動器100中每一級移位暫存器電路110(1)～110(n)中，但不僅以此為限，也可用于具相等性的驅(qū)動器中。在此，請一并參閱圖3a以及圖3b。圖3a繪示根據(jù)本發(fā)明內(nèi)容的一實施例中一種驅(qū)動方法300的示意圖。圖3b繪示圖2a中移位暫存器電路200中的信號的時序圖。

驅(qū)動方法300首先執(zhí)行步驟s310：在第一時段t1內(nèi)，通過致能信號stv驅(qū)動致能控制單元210使得第一操作節(jié)點q具有第一致能準位。如圖3b所示，在第一時段t1內(nèi)，致能信號stv為邏輯高準位，而第一電晶體m1因此導通而將第一操作節(jié)點q的電壓準位拉升至第一致能準位，此處的第一致能準位即為第一操作信號fw的電壓準位，如同先前所述第一操作信號fw的電壓準位可以為邏輯高準位。需注意的是，第一時段t1中第一操作節(jié)點q雖為邏輯高準位，然而第一時脈信號ck1以及第二時脈信號ck2此時皆尚未致能，故第三電晶體m3以及第四電晶體m4尚未產(chǎn)生第一驅(qū)動信號g(2n-1)以及第二驅(qū)動信號g(2n)。

接著，驅(qū)動方法300執(zhí)行步驟s320：在第一時段t1后的第二時段t2內(nèi)，致能第一時脈信號ck1使得第一輸出單元220的輸出端產(chǎn)生第一驅(qū)動信號g(2n-1)，以及使得第一操作節(jié)點q具有第二致能準位。如圖3b所示，在第一時段t1后的第二時段t2內(nèi)，第一時脈信號ck1為邏輯高準位，因此使得 第三電晶體m3的第一端產(chǎn)生邏輯高準位的第一驅(qū)動信號g(2n-1)。同時，由于電容的耦合效應，也即第一電容c1、第二電容c2以及第三電晶體m3的輸入電容cgs3、第四電晶體m4的輸入電容cgs4的耦合效應將第一操作節(jié)點q原先的邏輯高準位進一步拉升至第二致能準位，約為兩倍高的邏輯高準位。須提醒的是，僅管是將驅(qū)動方法300應用于圖2b中的移位暫存器電路200’中，第三電晶體m3的輸入電容cgs3、第四電晶體m4的輸入電容cgs4的容值仍然足夠?qū)⒌谝徊僮鞴?jié)點q原先的邏輯高準位進一步拉升至第二致能準位。

接著，驅(qū)動方法300執(zhí)行步驟s330：在第二時段t2后的第三時段t3內(nèi)，致能第二時脈信號ck2使得第二輸出單元230的輸出端產(chǎn)生第二驅(qū)動信號g(2n)，以及使得第一操作節(jié)點q具有第三致能準位。如圖3b所示，在第二時段t2后的第三時段t3內(nèi)，第二時脈信號ck2為邏輯高準位，因此使得第四電晶體m4的第一端產(chǎn)生邏輯高準位的第二驅(qū)動信號g(2n)。同樣地，也由于電容的耦合效應，也即第一電容c1、第二電容c2以及第三電晶體m3的輸入電容cgs3、第四電晶體m4的輸入電容cgs4的耦合效應將第一操作節(jié)點q原先的第二致能準位進一步拉升至第三致能準位，約為三倍高的邏輯高準位。

接著，驅(qū)動方法300執(zhí)行步驟s340：在第三時段t3后的第四時段t4內(nèi)，禁能第一時脈信號ck1使得第一操作節(jié)點q具有第二致能準位。如圖3b所示，在第三時段t3后的第四時段t4內(nèi)，將第一時脈信號ck1由邏輯高準位切換至邏輯低準位而使第三電晶體m3停止產(chǎn)生第一驅(qū)動信號g(2n-1)，此外，由于第一時脈信號ck1與第三時脈信號ck3互補，因此當?shù)谝粫r脈信號ck1由邏輯高準位切換至邏輯低準位時，第三時脈信號ck3會由邏輯低準位切換至邏輯高準位，使得第一輸出單元220的輸出端通過第六電晶體m6維持于參考電壓準位vss。另一方面，由于第二時脈信號ck2在此時仍保持為邏輯高準位，因此通過電容的耦合效應將第一操作節(jié)點q原先的第三致能準位拉降至第二致能準位，約為兩倍高的邏輯高準位。

接著，驅(qū)動方法300執(zhí)行步驟s350：在第四時段t4后，通過第一時脈信號ck1驅(qū)動禁能控制單元240使得第一操作節(jié)點q維持于參考電壓準位vss。如圖3b所示，在第四時段t4后，將第二時脈信號ck2由邏輯高準位切換至邏輯低準位而使第四電晶體m4停止產(chǎn)生第二驅(qū)動信號g(2n)，此外，由于第二時脈信號ck2與第四時脈信號ck4互補，因此當?shù)诙r脈信號ck2由邏輯高準位切換至邏輯低準位時，第四時脈信號ck4會由邏輯低準位切換至邏輯高準位，使得第二輸出單元230的輸出端通過第八電晶體m8維持于參考電壓準位vss。另一方面，由于此級移位暫存器電路已順利輸出第一驅(qū)動信號g(2n-1)與第二驅(qū)動信號g(2n)，第一操作節(jié)點q不需維持邏輯高準位，因此通過重置信號rst將第一操作節(jié)點q的電壓下拉至參考電壓準位vss，之后再由第一時脈信號ck1來將第一操作節(jié)點q維持于參考電壓準位vss。

須補充的是，在一些實施例中，驅(qū)動方法300還包含執(zhí)行步驟s360(未繪示)：在第四時段t4內(nèi)，下一級的移位暫存器電路產(chǎn)生對應的第一驅(qū)動信號g(2n+1)。如同先前所述，在一些實施例中，移位暫存器電路110(1)～110(n)中每一級的第二驅(qū)動信號g(2n)為下一級的移位暫存器電路的致能信號stv，因此可以看到，若將第三時段t3內(nèi)致能的第二驅(qū)動信號g(2n)視為下一級的移位暫存器電路的致能信號stv，則在第三時段t3內(nèi)，下一級的移位暫存器電路將產(chǎn)生對應的第一驅(qū)動信號g(2n+1)。

綜上所述，通過共用移位暫存器電路中的致能控制單元以及禁能控制單元達到單級輸出兩個或多個驅(qū)動信號，且在一些實施例中，通過節(jié)省輸出單元中的電容，大幅地減少電路使用的空間。

雖然本發(fā)明已經(jīng)以實施方式公開如上，然其并非用以限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種變動與潤飾，因此本發(fā)明的保護范圍當視權利要求所界定者為準。