本發(fā)明主要是關(guān)于顯示器領(lǐng)域，更確切地說(shuō)，是關(guān)于AMOLED像素電路區(qū)域的設(shè)計(jì)。

背景技術(shù)：

在現(xiàn)有技術(shù)的像素電路設(shè)計(jì)中，為了補(bǔ)償驅(qū)動(dòng)TFT薄膜晶體管的閾值電壓，通常會(huì)采用補(bǔ)償電路，例如在常規(guī)的6T1C像素電路中，主要采用由六個(gè)PMOS薄膜晶體管和一個(gè)存儲(chǔ)電容Cs構(gòu)成一個(gè)單獨(dú)的帶有補(bǔ)償效果的像素電路。一般而言像素電路中驅(qū)動(dòng)發(fā)光二極管的驅(qū)動(dòng)晶體管相當(dāng)于源隨器件，其尺寸一般比較大，因此像素電路的整體尺寸不可避免地增加?，F(xiàn)有技術(shù)存在的主要矛盾是，像素電路中的驅(qū)動(dòng)晶體管和存儲(chǔ)電容需要占用較大的面積，這極大的限制了顯示面板的分辨率，因此在幾乎不增加屏幕顯示面板尺寸的同時(shí)，有必要提供一種新像素電路來(lái)提高面板的分辨率。

技術(shù)實(shí)現(xiàn)要素：

在一個(gè)可選實(shí)施例中，本發(fā)明提供過(guò)了一種像素電路，包括第一子像素電路和第二子像素電路，所述第一子像素電路具有的一個(gè)第一發(fā)光元件在一幀周期的前半幀周期內(nèi)發(fā)光，所述第二子像素電路具有的一個(gè)第二發(fā)光元件在所述幀周期的后半幀周期內(nèi)發(fā)光。

上述的一種像素電路，所述第一子像素電路包括：連接在一個(gè)第一節(jié)點(diǎn)和一個(gè)第一電壓輸入端之間的存儲(chǔ)電容；連接在所述第一節(jié)點(diǎn) 和一個(gè)第二電壓輸入端之間的第一晶體管；連接在一個(gè)第二節(jié)點(diǎn)和一個(gè)數(shù)據(jù)線輸入端之間的第三晶體管；串聯(lián)在所述第一發(fā)光元件的陽(yáng)極和所述第二節(jié)點(diǎn)之間的第四、第六晶體管；其中所述第六晶體管的控制端連接到所述第一節(jié)點(diǎn)處；連接在第四、第六晶體管互連處的一個(gè)第三節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間的第二晶體管；連接在所述第二節(jié)點(diǎn)和所述數(shù)據(jù)線輸入端之間的第五晶體管。

上述的一種像素電路，第二子像素電路包括：連接在所述第三節(jié)點(diǎn)和所述第二發(fā)光元件的陽(yáng)極之間的第七晶體管；與所述第五晶體管并聯(lián)的一個(gè)第八晶體管。

上述的一種像素電路，一個(gè)第一電源電壓輸入到所述第一電壓輸入端，一個(gè)第二電源電壓輸入到所述第一、第二發(fā)光元件各自的陰極；一個(gè)第一掃描信號(hào)耦合到所述第一晶體管的控制端，一個(gè)第二掃描信號(hào)同時(shí)耦合到所述第二、第三晶體管的控制端；一個(gè)第一使能信號(hào)同時(shí)耦合到所述第四、第五晶體管的控制端，一個(gè)第二使能信號(hào)同時(shí)耦合到所述第七、第八晶體管的控制端；一個(gè)數(shù)據(jù)電壓信號(hào)輸入至所述第三晶體管的第一端，所述第三晶體管的第二端連接到所述第二節(jié)點(diǎn)，以及一個(gè)參考電壓輸入至所述第一晶體管的第一端，所述第一晶體管的第二端連接到所述第一節(jié)點(diǎn)。

上述的一種像素電路，在所述前半幀周期，具有第一邏輯狀態(tài)的所述第二使能信號(hào)一直將所述第七、第八晶體管關(guān)斷，以關(guān)斷第二發(fā)光元件；在所述后半幀周期，具有第一邏輯狀態(tài)的所述第一使能信號(hào)一直將所述第四、第五晶體管關(guān)斷，以關(guān)斷第一發(fā)光元件。

上述的一種像素電路，在所述前半幀周期，在一個(gè)存儲(chǔ)電容初始化階段，所述第一掃描信號(hào)具有第二邏輯狀態(tài)而將所述第一晶體管接 通，并將所述第一節(jié)點(diǎn)的電位初始化到所述參考電壓水準(zhǔn)；之后在一個(gè)數(shù)據(jù)電壓信號(hào)寫入階段，所述第二掃描信號(hào)具有第二邏輯狀態(tài)而將所述第二、第三和第六晶體管接通，以在所述第一節(jié)點(diǎn)寫入所述數(shù)據(jù)電壓信號(hào)；然后在一個(gè)發(fā)光階段，所述第一使能信號(hào)具有第二邏輯狀態(tài)而將所述第四、第五和第六晶體管接通，使第一發(fā)光元件發(fā)光。

上述的一種像素電路，在所述后半幀周期，在一個(gè)存儲(chǔ)電容初始化階段，所述第一掃描信號(hào)具有第二邏輯狀態(tài)而將所述第一晶體管接通，并將所述第一節(jié)點(diǎn)的電位初始化到所述參考電壓水準(zhǔn)；之后在一個(gè)數(shù)據(jù)電壓信號(hào)寫入階段，所述第二掃描信號(hào)具有第二邏輯狀態(tài)而將所述第二、第三和第六晶體管接通，以在所述第一節(jié)點(diǎn)寫入所述數(shù)據(jù)電壓信號(hào)；然后在一個(gè)發(fā)光階段，所述第二使能信號(hào)具有第二邏輯狀態(tài)而將所述第六、第七和第八晶體管接通，使第二發(fā)光元件發(fā)光。

上述的一種像素電路，所述第一至第八晶體管均為PMOS晶體管，以及所述第一邏輯狀態(tài)是高電平狀態(tài)，所述第二邏輯狀態(tài)是低電平邏輯狀態(tài)。

在另一個(gè)可選實(shí)施例中，本發(fā)明提供的一種像素電路，包括第一子像素電路和第二子像素電路；其中，

所述第一子像素電路包括一個(gè)第一發(fā)光元件，所述第一發(fā)光元件在第一幀周期內(nèi)發(fā)光；

所述第二子像素電路包括一個(gè)第二發(fā)光元件，所述第二發(fā)光元件在第二幀周期內(nèi)發(fā)光，所述第二幀周期不與所述第一幀周期相互重疊。

上述的像素電路，所述第二幀周期接續(xù)于所述第一幀周期之后。

上述的像素電路，所述第一子像素電路包括：

連接在一個(gè)第一節(jié)點(diǎn)和一個(gè)第一電壓輸入端之間的存儲(chǔ)電容；

連接在所述第一節(jié)點(diǎn)和一個(gè)第二電壓輸入端之間的第一晶體管；

連接在一個(gè)第二節(jié)點(diǎn)和一個(gè)數(shù)據(jù)線輸入端之間的第三晶體管；

串聯(lián)在所述第一發(fā)光元件的陽(yáng)極和所述第二節(jié)點(diǎn)之間的第四、第六晶體管；

其中所述第六晶體管的控制端連接到所述第一節(jié)點(diǎn)處；

連接在第四、第六晶體管互連處的一個(gè)第三節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間的第二晶體管；

連接在所述第二節(jié)點(diǎn)和所述數(shù)據(jù)線輸入端之間的第五晶體管。

上述的像素電路，第二子像素電路包括：

連接在所述第三節(jié)點(diǎn)和所述第二發(fā)光元件的陽(yáng)極之間的第七晶體管；

與所述第五晶體管并聯(lián)的一個(gè)第八晶體管。

上述的像素電路，一個(gè)第一電源電壓輸入到所述第一電壓輸入端，一個(gè)第二電源電壓輸入到所述第一、第二發(fā)光元件各自的陰極；

一個(gè)第一掃描信號(hào)耦合到所述第一晶體管的控制端，一個(gè)第二掃描信號(hào)同時(shí)耦合到所述第二、第三晶體管的控制端；

一個(gè)第一使能信號(hào)同時(shí)耦合到所述第四、第五晶體管的控制端，一個(gè)第二使能信號(hào)同時(shí)耦合到所述第七、第八晶體管的控制端；

一個(gè)數(shù)據(jù)電壓信號(hào)輸入至所述第三晶體管的第一端，所述第三晶體管的第二端連接到所述第二節(jié)點(diǎn)，以及一個(gè)參考電壓輸入至所述第一晶體管的第一端，所述第一晶體管的第二端連接到所述第一節(jié)點(diǎn)。

上述的像素電路，在所述前半幀周期，具有第一邏輯狀態(tài)的所述第二使能信號(hào)一直將所述第七、第八晶體管關(guān)斷，以關(guān)斷第二發(fā)光元 件；在所述后半幀周期，具有第一邏輯狀態(tài)的所述第一使能信號(hào)一直將所述第四、第五晶體管關(guān)斷，以關(guān)斷第一發(fā)光元件。

上述的像素電路，在所述前半幀周期，在一個(gè)存儲(chǔ)電容初始化階段，所述第一掃描信號(hào)具有第二邏輯狀態(tài)而將所述第一晶體管接通，并將所述第一節(jié)點(diǎn)的電位初始化到所述參考電壓水準(zhǔn)；之后

在一個(gè)數(shù)據(jù)電壓信號(hào)寫入階段，所述第二掃描信號(hào)具有第二邏輯狀態(tài)而將所述第二、第三和第六晶體管接通，以在所述第一節(jié)點(diǎn)寫入所述數(shù)據(jù)電壓信號(hào)；然后

在一個(gè)發(fā)光階段，所述第一使能信號(hào)具有第二邏輯狀態(tài)而將所述第四、第五和第六晶體管接通，使第一發(fā)光元件發(fā)光。

上述的像素電路，在所述后半幀周期，在一個(gè)存儲(chǔ)電容初始化階段，所述第一掃描信號(hào)具有第二邏輯狀態(tài)而將所述第一晶體管接通，并將所述第一節(jié)點(diǎn)的電位初始化到所述參考電壓水準(zhǔn)；之后

在一個(gè)數(shù)據(jù)電壓信號(hào)寫入階段，所述第二掃描信號(hào)具有第二邏輯狀態(tài)而將所述第二、第三和第六晶體管接通，以在所述第一節(jié)點(diǎn)寫入所述數(shù)據(jù)電壓信號(hào)；然后

在一個(gè)發(fā)光階段，所述第二使能信號(hào)具有第二邏輯狀態(tài)而將所述第六、第七和第八晶體管接通，使第二發(fā)光元件發(fā)光。

上述的像素電路，所述第一至第八晶體管均為PMOS晶體管，以及所述第一邏輯狀態(tài)是高電平狀態(tài)，所述第二邏輯狀態(tài)是低電平邏輯狀態(tài)。

附圖說(shuō)明

閱讀以下詳細(xì)說(shuō)明并參照以下附圖之后，本發(fā)明的特征和優(yōu)勢(shì)將 顯而易見(jiàn)：

圖1是本發(fā)明中像素電路的基本架構(gòu)；

圖2是像素電路的時(shí)序控制；

圖3A～3F是像素電路基于圖2的時(shí)序控制的響應(yīng)示意圖；

圖4中展示了流經(jīng)第一和第二子像素電路中OLED發(fā)光元件的電流。

具體實(shí)施方式

下面將結(jié)合各實(shí)施例，對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚完整的闡述，但所描述的實(shí)施例僅是本發(fā)明用作敘述說(shuō)明所用的實(shí)施例而非全部的實(shí)施例，基于該等實(shí)施例，本領(lǐng)域的技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)的前提下所獲得的方案都屬于本發(fā)明的保護(hù)范圍。

實(shí)施例一

參見(jiàn)圖1，較之現(xiàn)有技術(shù)的一個(gè)像素補(bǔ)償電路僅僅只包括一個(gè)單獨(dú)的像素電路的設(shè)計(jì)方案，本發(fā)明的一個(gè)基本像素補(bǔ)償電路包括一個(gè)第一子像素電路101和一個(gè)第二子像素電路102，對(duì)應(yīng)于圖2的時(shí)序控制圖，該像素補(bǔ)償電路的一個(gè)完整周期實(shí)質(zhì)上包括前半幀周期和后半幀周期，具體而言第一子像素電路101帶有的OLED發(fā)光器件在該前半幀周期點(diǎn)亮，而第二子像素電路102帶有的OLED發(fā)光器件則在該后半幀周期點(diǎn)亮，本發(fā)明還提出了第一子像素電路101和第二子像素電路102互不串?dāng)_的措施。

在第一子像素電路101中，存儲(chǔ)電容Cst的一端連接在一個(gè)第一節(jié)點(diǎn)N1處，存儲(chǔ)電容Cst的相對(duì)另一端連接到提供了電源電壓VDD 的一個(gè)第一電壓輸入端ELVDD處。另外在一個(gè)第二電壓輸入端輸入有一個(gè)參考電壓Vin，而且在第一節(jié)點(diǎn)N1和第二電壓輸入端之間連接有一個(gè)第一晶體管M1，并且在第一晶體管M1的第一端輸入該參考電壓Vin而將第一晶體管M1的第二端連接到第一節(jié)點(diǎn)N1。

在第一子像素電路101中，于第一電壓輸入端ELVDD和一個(gè)第二節(jié)點(diǎn)N2之間連接有一個(gè)第五晶體管M5，并且在該第二節(jié)點(diǎn)N2與一個(gè)數(shù)據(jù)線輸入端Dlin之間連接有一個(gè)第三晶體管M3，其中該第五晶體管M5的第一端連接到第二節(jié)點(diǎn)N2而其第二端連接到第一電壓輸入端ELVDD，以及第三晶體管M3的第一端連接到數(shù)據(jù)線輸入端Dlin而其第二端連接到第二節(jié)點(diǎn)N2。

在第一子像素電路101中，在第一發(fā)光元件D1的陽(yáng)極和第二節(jié)點(diǎn)N2之間串聯(lián)有一個(gè)第六晶體管M6和一個(gè)第四晶體管M4，第六晶體管M6的第一端連接到第二節(jié)點(diǎn)N2而其第二端連接到第四晶體管M4的第一端，第四晶體管M4的第二端則連接到第一發(fā)光元件D1的陽(yáng)極，其中第六晶體管M6的控制端連接到第一節(jié)點(diǎn)N1。以及，該第六晶體管M6的第二端和第四晶體管M4的第一端互連于一個(gè)第三節(jié)點(diǎn)N3處，在第三節(jié)點(diǎn)N3和第一節(jié)點(diǎn)N1之間連接有一個(gè)第二晶體管M2，第二晶體管M2的第二端連接到第一節(jié)點(diǎn)N1，第二晶體管M2的第一端連接到第三節(jié)點(diǎn)N3。

上文介紹了第一子像素電路101，而與之相對(duì)的第二子像素電路102則包括一個(gè)第二發(fā)光元件D2和一個(gè)第七晶體管M7，及包括一個(gè)第八晶體管M8。其中第七晶體管M7連接在第一子像素電路101中的第三節(jié)點(diǎn)N3和第二發(fā)光元件D2的陽(yáng)極之間，第八晶體管M8則與第一子像素電路101中的第五晶體管M5并聯(lián)。具體而言，第七晶體管 M7的第一端連接于第三節(jié)點(diǎn)N3而第二端連接到第二發(fā)光元件D2的陽(yáng)極，第八晶體管M8的第一端連接到第二節(jié)點(diǎn)N2而其第二端連接到第一電壓輸入端ELVDD。

在一些可選的實(shí)施例中，本文提及的第一至第八晶體管M1～M8可以選擇P型的TFT薄膜晶體管。設(shè)定第一晶體管至第八晶體管M1～M8各自的控制端是柵極，以及該等晶體管各自的第一端可以例如是源極(或漏極)而第二端則對(duì)應(yīng)為漏極(或源極)。作為電子開(kāi)關(guān)，晶體管的控制端可以控制它的第一端與第二端之間的接通或關(guān)斷。

參見(jiàn)圖1所示，在第一子像素電路101中，第一掃描信號(hào)Sn-1耦合到第一晶體管M1的控制端，第二掃描信號(hào)Sn同時(shí)耦合到第二、第三晶體管M2和M3各自的控制端，第一使能信號(hào)En1則同時(shí)耦合到第四、第五晶體管M4、M5各自的控制端。在第二子像素電路102中，第二使能信號(hào)En2則同時(shí)耦合到第七、第八晶體管M7、M8各自的控制端。此外，通常采用OLED器件的第一發(fā)光元件D1、第二發(fā)光元件D2各自的陰極都連接到一個(gè)第三電壓輸入端ELVSS，并且一般在第三電壓輸入端ELVSS輸入一個(gè)地電位或者較之正電源電壓VDD為負(fù)值的負(fù)電壓VSS。電壓VDD為各個(gè)信號(hào)波形中的高電位，一般為5.5V～7.5V，電壓VSS為各個(gè)信號(hào)波形中的低電位，一般為-7V～-9V，應(yīng)當(dāng)注意的是，這里的電壓值僅作為本發(fā)明的示范性參考范圍而不作為限制條件。為了以示區(qū)分，本發(fā)明用第一電源電壓表征VDD，用第二電源電壓表征VSS，前者大于后者。

參見(jiàn)圖3A，展示了第一子像素電路101、第二子像素電路102中的各個(gè)晶體管對(duì)應(yīng)于圖2的時(shí)序控制的時(shí)段T1的開(kāi)關(guān)響應(yīng)動(dòng)作。在一幀周期的前半幀周期內(nèi)，在起始態(tài)第一、第二掃描信號(hào)Sn-1、Sn 和第一、第二使能信號(hào)En1、En2都是高電平，則第一至第八晶體管M1～M8都被關(guān)斷。而在時(shí)段T1，第一掃描信號(hào)Sn-1翻轉(zhuǎn)成低電平，第二掃描信號(hào)Sn和第一、第二使能信號(hào)En1、En2仍然都是高電平，所以第一晶體管M1被接通，但第二至第八晶體管M2～M8都被關(guān)斷，此階段第一掃描信號(hào)Sn-1作為存儲(chǔ)電容Cst的初始化信號(hào)在第一節(jié)點(diǎn)N1處給存儲(chǔ)電容Cst充電，使參考電壓Vin的電壓信號(hào)寫入到該存儲(chǔ)電容Cst之中，此時(shí)第一節(jié)點(diǎn)N1的電位大體上是Vin，在此時(shí)序控制的時(shí)段T1，主要是存儲(chǔ)電容Cst進(jìn)行初始化的階段。

參見(jiàn)圖3B，展示了第一子像素電路101、第二子像素電路102中的各晶體管對(duì)應(yīng)于圖2中時(shí)序控制的時(shí)段T2的開(kāi)關(guān)響應(yīng)動(dòng)作，時(shí)段T2緊隨著時(shí)段T1。在前半幀周期的時(shí)段T2，第一掃描信號(hào)Sn-1和第一、第二使能信號(hào)En1、En2都是高電平，第二掃描信號(hào)Sn是低電平，所以第二、第三晶體管M2、M3被接通，且第二節(jié)點(diǎn)N2的電位大于第一節(jié)點(diǎn)N1的電位，第六晶體管M6也被接通。但第一晶體管M1、第四和第五晶體管M4～M5都被關(guān)斷，以及第七至第八晶體管M7～M8都被關(guān)斷。第二掃描信號(hào)Sn主要負(fù)責(zé)在第一節(jié)點(diǎn)N1處寫入提供在數(shù)據(jù)線data line上的數(shù)據(jù)，也即將在第一子像素電路101的數(shù)據(jù)線輸入端Dlin上所輸入的一個(gè)數(shù)據(jù)電壓信號(hào)Vdata寫入，該Data數(shù)據(jù)寫入的過(guò)程體現(xiàn)在，藉由導(dǎo)通的第三晶體管M3、第六晶體管M6和第二晶體管M2的支路處于臨界導(dǎo)通平衡狀態(tài)時(shí)，使第一節(jié)點(diǎn)N1的電位大體上變化至Vdata－|Vthp|，該Vthp是作為驅(qū)動(dòng)管的第六晶體管M6的閾值電壓，類似于源極跟隨器件。在此時(shí)序控制的時(shí)段T2，主要是數(shù)據(jù)電壓信號(hào)的寫入階段。

參見(jiàn)圖3C，展示了第一子像素電路101、第二子像素電路102中 的各個(gè)晶體管對(duì)應(yīng)于圖2的時(shí)序控制的時(shí)段T3的開(kāi)關(guān)響應(yīng)動(dòng)作，時(shí)段T3緊隨著時(shí)段T2。在前半幀周期的時(shí)段T3，第一、第二掃描信號(hào)Sn-1、Sn都是高電平，第二使能信號(hào)En2也是高電平，但第一使能信號(hào)En1翻轉(zhuǎn)成低電平，所以第四、第五晶體管M4、M5被接通，此時(shí)第二節(jié)點(diǎn)N2的電位為電源電壓VDD大于第一節(jié)點(diǎn)N1的電位Vdata－|Vthp|，第六晶體管M6也被接通。但是第一、第二晶體管M1～M2和第三晶體管M3都是關(guān)閉的，以及第七至第八晶體管M7～M8都被關(guān)斷。最終形成從提供電源電壓VDD的第一電壓輸入端ELVDD到第五晶體管M5、第六晶體管M6和第四晶體管M4再到第一發(fā)光元件D1的陰極的導(dǎo)通支路，使第一發(fā)光元件D1發(fā)光，大體上流經(jīng)第一發(fā)光元件D1的電流I滿足以下函數(shù)關(guān)系(其中參數(shù)μ_p表示第六晶體管M6的載流子遷移率，C_OX表示第六晶體管M6的單位面積柵氧化層電容，而W/L則表示第六晶體管M6的溝道寬長(zhǎng)比)：

則

在前半幀周期的時(shí)段T1、T2和T3，第二使能信號(hào)En2一直都是邏輯高電平狀態(tài)，所以第七至第八晶體管M7～M8在前半幀周期在都是關(guān)斷的，當(dāng)?shù)谝蛔酉袼仉娐?01的第一發(fā)光元件D1被點(diǎn)亮?xí)r，第二子像素電路102的第二發(fā)光元件D2被屏蔽，所以第一子像素電路101和第二子像素電路102互不串?dāng)_。

在上文及圖3A～3C中詳細(xì)介紹了前半幀周期點(diǎn)亮第一發(fā)光元件D1的時(shí)序，在下文及圖3D～3F中將繼續(xù)介紹后半幀周期點(diǎn)亮第二發(fā)光元件D2的時(shí)序。

參見(jiàn)圖3D，展示了第一子像素電路101、第二子像素電路102中 的各個(gè)晶體管對(duì)應(yīng)于圖2的時(shí)序控制的時(shí)段T4的開(kāi)關(guān)響應(yīng)動(dòng)作。在一幀周期的后半幀周期內(nèi)，在起始態(tài)第一、第二掃描信號(hào)Sn-1、Sn和第一、第二使能信號(hào)En1、En2都是高電平，則第一至第八晶體管M1～M8都被關(guān)斷。而在時(shí)段T4，第一掃描信號(hào)Sn-1翻轉(zhuǎn)成低電平，第二掃描信號(hào)Sn和第一、第二使能信號(hào)En1、En2仍然都是高電平，所以第一晶體管M1被接通，但第二至第八晶體管M2～M8都被關(guān)斷，此階段第一掃描信號(hào)Sn-1作為存儲(chǔ)電容Cst的初始化信號(hào)在第一節(jié)點(diǎn)N1處給存儲(chǔ)電容Cst充電，使參考電壓Vin的電壓信號(hào)寫入到該存儲(chǔ)電容Cst之中，此時(shí)第一節(jié)點(diǎn)N1的電位大體上是Vin。

參見(jiàn)圖3E，展示了第一子像素電路101、第二子像素電路102中的各晶體管對(duì)應(yīng)于圖2中時(shí)序控制的時(shí)段T5的開(kāi)關(guān)響應(yīng)動(dòng)作，時(shí)段T5緊隨著時(shí)段T4。在后半幀周期的時(shí)段T5，第一掃描信號(hào)Sn-1和第一、第二使能信號(hào)En1、En2都是高電平，第二掃描信號(hào)Sn是低電平，所以第二、第三晶體管M2、M3被接通，且第二節(jié)點(diǎn)N2的電位大于第一節(jié)點(diǎn)N1的電位，第六晶體管M6也被接通。但第一晶體管M1、第四和第五晶體管M4～M5都被關(guān)斷，以及第七至第八晶體管M7～M8都被關(guān)斷。第三晶體管M3、第六晶體管M6和第二晶體管M2的支路處于臨界導(dǎo)通平衡狀態(tài)時(shí)，第一節(jié)點(diǎn)N1的電位大體上變化至Vdata－|Vthp|，該Vthp是第六晶體管M6的閾值電壓。

參見(jiàn)圖3F，展示了第一子像素電路101、第二子像素電路102中的各個(gè)晶體管對(duì)應(yīng)于圖2的時(shí)序控制的時(shí)段T6的開(kāi)關(guān)響應(yīng)動(dòng)作，時(shí)段T6緊隨著時(shí)段T5。在前半幀周期的時(shí)段T6，第一、第二掃描信號(hào)Sn-1、Sn都是高電平，第一使能信號(hào)En1也是高電平，所以第一至第五晶體管M1～M5這五個(gè)晶體管都被關(guān)斷，但第二使能信號(hào)En2翻轉(zhuǎn) 成低電平，所以第七晶體管M7和第八晶體管M8被接通，此時(shí)第二節(jié)點(diǎn)N2的電位通過(guò)第八晶體管M8而為電源電壓VDD，并且大于第一節(jié)點(diǎn)N1的電位Vdata－|Vthp|，所以第六晶體管M6也被接通。最終形成從提供電源電壓VDD的第一電壓輸入端ELVDD到第八晶體管M8、第六晶體管M6和第七晶體管M7再到第二發(fā)光元件D2的陰極的導(dǎo)通支路，使第二發(fā)光元件D2點(diǎn)亮發(fā)光。由于本發(fā)明在上文內(nèi)容中已經(jīng)較為詳細(xì)闡明了流經(jīng)第一發(fā)光元件D1的電流I的大概計(jì)算方式，而且鑒于流經(jīng)第二發(fā)光元件D2的電流大體也適用該公式，所以這里不再單獨(dú)對(duì)其予以贅述。

在后半幀周期的時(shí)段T4、T5和T6，第一使能信號(hào)En1一直都是高電平，所以第四晶體管M4和第五晶體管M5在后半幀周期在都是關(guān)斷的，當(dāng)?shù)诙酉袼仉娐?02的第二發(fā)光元件D2被點(diǎn)亮?xí)r，第一子像素電路101的第一發(fā)光元件D1被屏蔽，所以第一子像素電路101和第二子像素電路102互不產(chǎn)生串?dāng)_。另外，圖4中電流曲線201表征了流經(jīng)OLED第一發(fā)光元件D1的電流I1，而電流曲線202則表征了流經(jīng)OLED第二發(fā)光元件D2的電流I2，可觀察到此時(shí)像素補(bǔ)償電路可以依時(shí)序輸出穩(wěn)定的電流給OLED。顯而易見(jiàn)，本發(fā)明的一個(gè)優(yōu)勢(shì)在于，至少使得第二子像素電路102共享第一子像素電路101的存儲(chǔ)電容Cs，和共享第一子像素電路101的第一晶體管M1、第二晶體管M2、第三晶體管M3和第六晶體管M6。毫無(wú)疑慮，當(dāng)我們?yōu)榈诙酉袼仉娐?02構(gòu)建拓?fù)浼軜?gòu)時(shí)，被共享的那些元器件在第二子像素電路102中可以被省略掉而不再重復(fù)出現(xiàn)，這顯然是節(jié)省了元器件的成本、及縮短了開(kāi)發(fā)周期和顯著地降低了顯示面板的尺寸，尤其是同步還能提供高分辨率，這是本領(lǐng)域的技術(shù)人員所樂(lè)見(jiàn)其成的。

實(shí)施例二

在基于上述實(shí)施例的基礎(chǔ)上，在本申請(qǐng)的另一個(gè)實(shí)施例中，一個(gè)基本像素補(bǔ)償電路也可包括一個(gè)第一子像素電路101和一個(gè)第二子像素電路102，且上述的第一子像素電路101帶有的OLED發(fā)光器件可在第一幀周期點(diǎn)亮，而第二子像素電路102帶有的OLED發(fā)光器件則可在不與上述的第一幀周期相互重疊的第二幀周期內(nèi)點(diǎn)亮，以在降低像素電路整體尺寸的同時(shí)，還能解決第一子像素電路101和第二子像素電路102互不串?dāng)_的措施。

優(yōu)選的，上述的第二幀周期可接續(xù)于上述的第一幀周期之后，例如，可對(duì)應(yīng)于圖2的時(shí)序控制圖，上述的第一幀周期可對(duì)應(yīng)于本實(shí)施例像素補(bǔ)償電路的一個(gè)完整周期的前半幀周期，而上述的第二幀周期則可對(duì)應(yīng)用于上述完陣中期的后半幀周期，即第一子像素電路101帶有的OLED發(fā)光器件在該前半幀周期點(diǎn)亮，而第二子像素電路102帶有的OLED發(fā)光器件則在該后半幀周期點(diǎn)亮，并可采用同實(shí)施例一中相似的技術(shù)特征來(lái)實(shí)現(xiàn)第一子像素電路101和第二子像素電路102的發(fā)光及互不串?dāng)_。

需要注意的是，由于實(shí)施例一中像素電路與實(shí)施例二中的像素電路基本構(gòu)思及實(shí)施方案均近似，故在實(shí)施例一中記載的技術(shù)特征均可適應(yīng)性的適用于實(shí)施例二中，同樣的，在實(shí)施例二中記載的技術(shù)特征也可適應(yīng)性的適用于實(shí)施例一中；而為了闡述簡(jiǎn)明，故在實(shí)施例二中與實(shí)施例一中記載的相同或相應(yīng)的技術(shù)特征在實(shí)施例二中并沒(méi)有重復(fù)闡述，本領(lǐng)域技術(shù)人員應(yīng)該知悉，其不應(yīng)理解為對(duì)本申請(qǐng)技術(shù)方案的限制。

以上，通過(guò)說(shuō)明和附圖，給出了具體實(shí)施方式的特定結(jié)構(gòu)的典型實(shí)施例，上述發(fā)明提出了現(xiàn)有的較佳實(shí)施例，但這些內(nèi)容并不作為局限。對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說(shuō)明后，各種變化和修正無(wú)疑將顯而易見(jiàn)。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。