電壓驅(qū)動像素電路及其顯示面板的制作方法
【專利摘要】本實用新型涉及一種電壓驅(qū)動像素電路及其顯示面板。該電壓驅(qū)動像素電路包括：任意兩個電源線和連接在每個電源線中的負載，其特征在于，在所述任意兩個電源線之間包括一個或者多個與門電路。借助于本實用新型的電壓驅(qū)動像素電路，使得電源線在發(fā)光階段形成網(wǎng)狀結(jié)構(gòu)，避免各行像素中電源線電壓Vdd在發(fā)光階段的電壓變化，從而改善可變的電源線電壓Vdd的橫向電阻壓降及串?dāng)_現(xiàn)象。
【專利說明】
電壓驅(qū)動像素電路及其顯示面板

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種電壓驅(qū)動像素電路以及包含該電壓驅(qū)動像素電路的顯示面板。

【背景技術(shù)】
[0002]近年來,有機發(fā)光二極管(organic light emitting d1de, OLED)成為國內(nèi)外非常熱門的新興平面顯示器產(chǎn)品，這是因為OLED顯示器具有自發(fā)光、廣視角、短反應(yīng)時間、高發(fā)光效率、廣色域、低工作電壓、面板薄、可制作大尺寸與可撓曲的面板及制程簡單等特性，而且它還具有低成本的潛力。
[0003]在例如OLED的大尺寸顯示應(yīng)用中，由于背板電源線存在一定電阻，且所有像素的驅(qū)動電流都由電源線上的電源線電壓Vdd提供，因此在背板中靠近電源線電壓Vdd的供電位置區(qū)域的電源電壓比離供電位置較遠區(qū)域的電源電壓要高，這種現(xiàn)象被稱為電阻壓降(IR Drop)。由于電源線電壓Vdd與電流相關(guān)，電阻壓降會造成不同區(qū)域的電流差異，進而在顯示時產(chǎn)生云紋(mura)現(xiàn)象。云紋現(xiàn)象在本領(lǐng)域中是公知的，它實際上是指人眼感知的例如OLED顯示器在電流和亮度上的差異。例如，對于帶補償電路的各行電源線電壓Vdd單獨驅(qū)動的有源矩陣有機發(fā)光二極管(AMOLED)器件，圖1示意性示出了現(xiàn)有技術(shù)的像素中橫向配阻、縱向配阻和發(fā)光二極管的排列。如圖1所示，其中電源線電壓Vdd所在行中的負載Rvdd例如包括四個負載，統(tǒng)稱為橫向配阻，每個負載分別由RvddP RVdd2> Rvdd3> Rvdd4表不。第二行中示出了四個發(fā)光二極管D1、D2、D3、D4。第三行是與第一行中的布置相同，沒有示出。四個負載Rvddl、Rvdd2、Rvdd3> Rvdd4都通過電源線的電源線電壓Vdd供電。在特定的情況下，發(fā)光二極管D2、D3不需要發(fā)光,發(fā)光二極管Dl、D4發(fā)光。由于四個負載Rvddl、R_、Rvdd3> 中的每個都產(chǎn)生一定的壓降，因此發(fā)光二極管D1、D4相對于電源線電壓Vdd的距離不同，提供給發(fā)光二極管D1、D4的電壓和電流都已經(jīng)不同，從而在即使發(fā)光二極管D1、D4發(fā)射相同顏色的情況下，但發(fā)光二極管D1、D4的亮度不同，S卩，灰度級不同，從而產(chǎn)生云紋現(xiàn)象。圖2示意性示出了根據(jù)圖1的現(xiàn)有技術(shù)像素在發(fā)光情況下產(chǎn)生的云紋。詳細來說，如圖2所示，上下兩行，即第η行和第η+2行無暗區(qū)，兩行像素全亮，第η行和第η+2行中的區(qū)域I都是全亮。第η+1行中的區(qū)域2接近電源線電壓Vdd(IC綁定區(qū)域)，第η+1行中區(qū)域3為暗區(qū)，沒有縱向配阻，即發(fā)光二極管D2、D3不需要發(fā)光，發(fā)光二極管Dl、D4發(fā)光，存在縱向配阻。由于四個負載Rvddl、Rvdd2、Rvdd3> Rvdd4的存在，從接近電源線電壓Vdd的區(qū)域2到距離電源線電壓Vdd較遠位置的區(qū)域4，亮度漸漸變暗，即區(qū)域4比區(qū)域2暗淡一些。人眼感覺的效果是區(qū)域2比區(qū)域I亮很多，區(qū)域4比區(qū)域I稍亮一些，區(qū)域3則為暗區(qū)。
[0004]因此，在現(xiàn)有技術(shù)中迫切需要改進電阻壓降造成的云紋現(xiàn)象以及由此產(chǎn)生的圖像顯示之間的串?dāng)_。
實用新型內(nèi)容
[0005]有鑒于此，本實用新型提供一種電壓驅(qū)動像素電路以及包含該電壓驅(qū)動像素電路的顯示面板，其能夠解決或者至少緩解現(xiàn)有技術(shù)中存在的至少一部分缺陷。
[0006]根據(jù)本實用新型的第一個方面，提供了一種電壓驅(qū)動像素電路，可以包括:任意兩個電源線和連接在每個電源線中的負載，其特征在于，在所述任意兩個電源線之間包括一個或者多個與門電路。
[0007]借助于本實用新型的電壓驅(qū)動像素電路，通過在像素中增加兩個或者多個單獨控制的薄膜晶體管形成與門，并連接相鄰兩行電源線電壓Vdd的走線，使其在發(fā)光階段形成網(wǎng)狀電源線電壓Vdd結(jié)構(gòu)，避免各行電源線電壓Vdd在發(fā)光階段的電壓變化，從而改善可變的電源線電壓Vdd的橫向電阻壓降及串?dāng)_現(xiàn)象。
[0008]在本實用新型的一個實施例中，在所有任意兩個電源線之間包括一個或者多個與門電路。
[0009]在本實用新型的另一個實施例中，任意兩個電源線是奇數(shù)行電源線。
[0010]在本實用新型的又一個實施例中，任意兩個電源線是偶數(shù)行電源線。
[0011 ] 在本實用新型的又一個實施例中，任意兩個電源線相鄰。
[0012]在本實用新型的再一個實施例中，距離電源線輸入側(cè)越遠，布置的與門電路越多。
[0013]在本實用新型的一個實施例中，每個與門電路僅僅在任意兩個電源線都是高電壓的時間段導(dǎo)通。
[0014]在本實用新型的另一個實施例中，每個所述與門電路包括兩個薄膜晶體管。
[0015]在本實用新型的再一個實施例中，任意兩個電源線中的第η電源線連接到第一薄膜晶體管和第二薄膜晶體管的漏極，任意兩個電源線中的第η+1電源線連接到第一薄膜晶體管的柵極和第二薄膜晶體管的源極，第一薄膜晶體管的源極連接到第二薄膜晶體管的柵極。
[0016]在本實用新型的又一個實施例中，每個所述與門電路包括三個以上的薄膜晶體管。
[0017]根據(jù)本實用新型的第二個方面，提供了一種顯示面板，包括如上所述的電壓驅(qū)動像素電路。
[0018]借助于本實用新型的顯示面板，避免各行電源線電壓Vdd在發(fā)光階段的電壓變化，從而改善可變的電源線電壓Vdd的橫向電阻壓降及串?dāng)_現(xiàn)象。

【專利附圖】

【附圖說明】
[0019]通過對結(jié)合附圖示出的實施例進行詳細說明，本實用新型的上述以及其他特征將更加明顯，其中:
[0020]圖1示意性示出了現(xiàn)有技術(shù)的像素中橫向配阻、縱向配阻和發(fā)光二極管的排列。
[0021]圖2示意性示出了根據(jù)圖1的現(xiàn)有技術(shù)像素在發(fā)光情況下產(chǎn)生的云紋。
[0022]圖3示意性示出了根據(jù)本實用新型一個實施例的像素中的電壓驅(qū)動像素電路。
[0023]圖4示意性示出了根據(jù)圖3所示的電壓驅(qū)動像素電路中兩條電源線中的電壓與時間關(guān)系圖。

【具體實施方式】
[0024]首先需要指出的是，在本實用新型中提到的關(guān)于位置和方向的術(shù)語，諸如“上”、“下”、“左”、“右”、等，是從附圖的紙面正面觀察時所指的方向。因此本實用新型中的“上”、“下”、“左”、“右”、等關(guān)于位置和方向的術(shù)語僅僅表示附圖所示情況下的相對位置關(guān)系，這只是出于說明的目的而給出的，并非意在限制本實用新型的范圍。
[0025]下面，將參考附圖1-4詳細地描述本實用新型。
[0026]在【背景技術(shù)】中已經(jīng)詳細描述了圖1和圖2所示的現(xiàn)有技術(shù)中由于相鄰兩行的電源線中橫向配阻產(chǎn)生的電阻壓降，從而產(chǎn)生了區(qū)域3中所示的云紋。
[0027]圖3示意性示出了根據(jù)本實用新型一個實施例的像素中的電壓驅(qū)動像素電路20，可以包括:任意兩個電源線和連接在每個電源線中的負載，其中在任意兩個電源線之間包括一個或者多個與門電路。例如，電壓驅(qū)動像素電路20可以包括第一電源線和連接在所述第一電源線中的第一負載，第二電源線和連接在所述第二電源線中的第二負載……第η電源線和連接在所述第η電源線中的第η負載，第η+1電源線和連接在所述第η+1電源線中的第η+1負載……，其中在任意兩個相鄰電源線之間包括與門電路。圖3中的電壓驅(qū)動像素電路20示出了其中的第η電源線Vdd (η)和連接在所述第η電源線中的第η負載。需要指出的是，在本實用新型的各個實施例中提到的負載，或者具體地提到的第一負載、第二負載......第η負載、第η+1負載等并不意味著這些負載僅僅代表一個負載,而是可以代表一系列負載。這樣的表述僅僅是為了將第一電源線、第二電源線……第η電源線、第η+1電源線中的負載相區(qū)分而采用的，并不具有限制性的含義。例如第一電源線中的第一負載可以包含多個負載，第二電源線中的第二負載......第η電源線中的第η負載、第η+1電源線中的第η+1負載都可以包含多個負載。至于在每條電源線中的負載數(shù)量和種類，可以根據(jù)不同的情況而定，這一點對于本領(lǐng)域技術(shù)人員來講是不難理解的。本實用新型的發(fā)明點不在于此，因此不再贅述。
[0028]圖3中示意性示出了第η電源線中的負載Rn和負載Rn+1，以及第η+1電源線中的負載ITn和負載ITη+1。正如上面提到的，這里所示的負載Rn、負載Rn+1、負載ITη、負載rn+Ι僅僅是示意性的，并不意味著第η電源線中只包括負載Rn和負載Rn+Ι，也不意味著第η+1電源線中僅僅包括負載ITn和負載IT η+1。圖3中示出了在任意兩個相鄰電源線之間包括與門電路。例如，在第η電源線和第η+1電源線之間包括與門電路，其中第η電源線的電源線電壓或者稱為供電電壓是Vdd(n)，第η+1電源線的電源線電壓或者稱為供電電壓是Vdd (η+1)。在本實用新型的其他變型的實施例中，所述任意兩個電源線可以相鄰，例如在圖3中示出的。所述任意兩個電源線也可以是奇數(shù)行電源線，需要說明的是，所述奇數(shù)行電源線可以是相鄰的奇數(shù)行電源線也可以是不相鄰的奇數(shù)行電源線，考慮到電源的電壓之間的傳輸距離的影響以及成本影響，這里以相鄰的奇數(shù)行電源線為例，例如在第一行與第三行、或者第三行與第五行、或者第五行與第七行……之間設(shè)置與門電路。優(yōu)選的，在所有相鄰的奇數(shù)行電源線之間都設(shè)置有與門電路，這樣更加有利于各行的電源線電壓Vdd盡量接近，避免各行電源線電壓Vdd在發(fā)光階段的電壓變化，從而改善可變的電源線電壓Vdd的橫向電阻壓降及串?dāng)_現(xiàn)象。
[0029]備選的，所述任意兩個電源線是偶數(shù)行電源線，需要說明的是，所述偶數(shù)行電源線可以是相鄰的偶數(shù)行電源線也可以是不相鄰的偶數(shù)行電源線，考慮到電源的電壓之間的傳輸距離的影響以及成本影響，這里以相鄰的偶數(shù)行電源線為例，例如在第二行與第四行、或者第四行與第六行、或者第六行與第八行……之間設(shè)置與門電路。優(yōu)選的，在所有相鄰的偶數(shù)行電源線之間都設(shè)置有與門電路，這樣更加有利于各行的電源線電壓Vdd盡量接近，避免各行電源線電壓Vdd在發(fā)光階段的電壓變化，從而改善可變的電源線電壓Vdd的橫向電阻壓降及串?dāng)_現(xiàn)象。
[0030]備選的，在所有任意兩個電源線之間都設(shè)置有與門電路，從成本上考慮，更優(yōu)選的是，在所有相鄰的電源線之間都設(shè)置有與門電路，即，在第一行與第二行、第二行與第三行、第三行與第四行……之間都設(shè)置有與門電路，這樣更加有利于各行的電源線電壓Vdd盡量接近，避免各行電源線電壓Vdd在發(fā)光階段的電壓變化，從而改善可變的電源線電壓Vdd的橫向電阻壓降及串?dāng)_現(xiàn)象。
[0031]還需要指出的是，就每個電源線來講，該電源線中的每個負載都會產(chǎn)生一定的電壓降，這是避免不了的。隨著距離電源線輸入側(cè)越遠，產(chǎn)生的電壓降越多。例如，如果圖3中的第η電源線中的電源線電壓Vdd (η)是從圖中的左側(cè)輸入的話(未示出)，則在負載Rn和負載Rn+Ι上都會產(chǎn)生一定的電壓降。此時，距離電源線輸入側(cè)越遠，電壓越低。例如，負載Rn的左側(cè)電壓比負載Rn的右側(cè)電壓(即負載Rn+Ι的左側(cè)電壓)高，而負載Rn+Ι的左側(cè)電壓比負載Rn+Ι的右側(cè)電壓高，在這樣的情況下，隨著負載布置的數(shù)量越來越多，電壓會越來越低，這樣沿著可變的電源線電壓Vdd的橫向電阻壓降及串?dāng)_現(xiàn)象會很嚴重。為了避免這樣的情況，距離電源線輸入側(cè)越遠，布置的與門電路數(shù)量越多。即，布置在任意兩個電源線之間的與門電路，隨著距離電源線輸入側(cè)越遠，布置的與門電路越來越多，這一點本領(lǐng)域技術(shù)人員是不難理解的。
[0032]在本實用新型的一個實施例中，每個與門電路可以包括兩個薄膜晶體管，例如圖3中示出的薄膜晶體管Tl和T2。這兩個薄膜晶體管Tl和T2可以是任意類型的薄膜晶體管，例如共面型、反共面型、錯列型、反錯列型、底柵型或者頂柵型薄膜晶體管等等都是可以的，這一點本領(lǐng)域技術(shù)人員是可以理解的。
[0033]圖3所示的與門電路僅僅示意性示出了在第η電源線和第η+1電源線之間包括與門電路。為了盡量避免各個電源線所在行中的電源線電壓在發(fā)光階段期間出現(xiàn)電壓變化，優(yōu)選的是，在任意兩個相鄰電源線之間包括與門電路。例如，在第一電源線和第二電源線之間、在第二電源線和第三電源線之間、在第三電源線和第四電源線之間……第η電源線和第η+1電源線之間都存在與門電路，如在上面已經(jīng)提到的。每個與門電路的結(jié)構(gòu)可以相同，例如都采取圖3所示的結(jié)構(gòu)。每個與門電路的結(jié)構(gòu)也可以不同，例如采取由三個或者更多個薄膜晶體管組成的與門電路結(jié)構(gòu)。雖然在本實用新型的附圖中沒有示出由三個或者更多個薄膜晶體管組成的與門電路結(jié)構(gòu)，但本領(lǐng)域技術(shù)人員根據(jù)本實用新型的教導(dǎo)和現(xiàn)有技術(shù)的知識，是不難實現(xiàn)這一點的。
[0034]在圖3所示的電壓驅(qū)動像素電路20中，其中任意兩個電源線中的例如第η電源線連接到第一薄膜晶體管Tl和第二薄膜晶體管Τ2的漏極，例如第一薄膜晶體管Tl和第二薄膜晶體管Τ2的漏極通過公共節(jié)點a連接到第η電源線中的負載Rn和負載R(n+1)之間。任意兩個電源線中的例如第η+1電源線連接到第一薄膜晶體管Tl的柵極和第二薄膜晶體管Τ2的源極，例如第一薄膜晶體管Tl的柵極和第二薄膜晶體管Τ2的源極通過公共節(jié)點b連接到第η+1電源線中的負載ITn和負載IT (η+1)之間。第一薄膜晶體管Tl的源極連接到第二薄膜晶體管Τ2的柵極。例如第一薄膜晶體管Tl的源極經(jīng)由節(jié)點c連接到第二薄膜晶體管Τ2的柵極。圖3中所示的位于第η電源線和第η+1電源線之間的與門電路僅僅是示意性的，在第一電源線和第二電源線之間、在第二電源線和第三電源線之間、在第三電源線和第四電源線之間……第η電源線和第η+1電源線之間存在的與門電路可以具有類似的連接方式。例如采取由三個或者更多個薄膜晶體管組成的與門電路結(jié)構(gòu)。
[0035]圖4示意性示出了根據(jù)圖3所示的電壓驅(qū)動像素電路中兩條電源線中的電壓與時間關(guān)系圖。在圖4所示的電壓與時間的關(guān)系圖中，示意性示出了三個階段Ρ1、Ρ2和Ρ3。
[0036]在階段Pl期間，第η電源線中的電源線電壓Vdd (η)是低電壓，即節(jié)點a為低電壓。此時，第η+1電源線中的電源線電壓Vdd (η+1)是高電壓，即節(jié)點b為高電壓。在階段P1，薄膜晶體管Tl的柵極是高電壓，因此薄膜晶體管Tl導(dǎo)通。由于薄膜晶體管T2的柵極所連接的節(jié)點c處于接近于節(jié)點a的低電壓狀態(tài)，因此薄膜晶體管T2處于截止?fàn)顟B(tài)，并沒有導(dǎo)通。這樣，在第η電源線和第η+1電源線之間的與門電路沒有導(dǎo)通，相應(yīng)的電源線電壓Vdd (η)和電源線電壓Vdd (η+1)沒有互聯(lián)。在階段Pl期間，由于第η電源線中的電源線電壓Vdd (η)是低電壓，因此完成了補償動作。這樣補償動作包括在低電壓期間的放電或者信號寫入等。本領(lǐng)域技術(shù)人員知曉的是，在例如OLED顯示器的顯示過程中，這些用于放電或者信號寫入等的低電壓階段是必不可少的。
[0037]在階段Ρ2期間，在本領(lǐng)域的顯示技術(shù)中，例如OLED中，通常是逐行顯示的，在第η電源線中的像素單元顯示完成之后，該圖像將前進到第η+1電源線，即，在階段Ρ2，第η+1電源線中的電源線電壓Vdd (η+1)處于低電壓狀態(tài)，而此時第η電源線中的電源線電壓Vdd(η)是高電壓。在階段Ρ2期間，第η電源線中的電源線電壓Vdd (η)是高電壓，即節(jié)點a為高電壓。此時，第η+1電源線中的電源線電壓Vdd (η+1)是低電壓，即節(jié)點b為低電壓。在階段P2，薄膜晶體管Tl的柵極是低電壓，因此薄膜晶體管Tl截止。由于薄膜晶體管T2的柵極所連接的節(jié)點c繼續(xù)維持之前的低電壓狀態(tài)，因此薄膜晶體管T2處于截止?fàn)顟B(tài)。這樣，在第η電源線和第η+1電源線之間的與門電路沒有導(dǎo)通，相應(yīng)的電源線電壓Vdd (η)和電源線電壓Vdd (η+1)沒有互聯(lián)。在階段Ρ2期間，由于第η+1電源線中的電源線電壓Vdd(η+1)是低電壓，因此完成了補償動作。這樣補償動作包括在低電壓期間的放電或信號寫入等。本領(lǐng)域技術(shù)人員知曉的是，在例如OLED顯示器的顯示過程中，這些用于放電或者信號寫入等的低電壓階段也是必不可少的。
[0038]在階段Ρ3期間，隨著逐行顯示的進行，在第η+1電源線中的像素單元顯示完成之后，該圖像將前進到第η+2電源線，即，在階段Ρ3，第η+2電源線中的電源線電壓Vdd (η+2 )處于低電壓狀態(tài)，而此時第η電源線中的電源線電壓Vdd (η)、第η+1電源線中的電源線電壓Vdd (η+1)都是高電壓。在圖4中沒有示出第η+2電源線以及相應(yīng)的電源線電壓。但本領(lǐng)域技術(shù)人員根據(jù)上述的介紹是不難理解的。在階段Ρ3期間，第η電源線中的電源線電壓Vdd (η)是高電壓，即節(jié)點a為高電壓。此時，第η+1電源線中的電源線電壓Vdd (η+1)也是高電壓，即節(jié)點b為高電壓。在階段P3，薄膜晶體管Tl的柵極是高電壓，因此薄膜晶體管Tl導(dǎo)通。由于薄膜晶體管T2的柵極所連接的節(jié)點c處于接近于節(jié)點a的高電壓狀態(tài)，因此薄膜晶體管T2也處于導(dǎo)通狀態(tài)。這樣，在第η電源線和第η+1電源線之間的與門電路導(dǎo)通，相應(yīng)的電源線電壓Vdd (η)和電源線電壓Vdd (η+1)互聯(lián)。這樣，在階段Ρ3，實現(xiàn)了在發(fā)光階段電源線電壓Vdd (η)和電源線電壓Vdd (η+1)之間的互聯(lián)。備選的，由于在Ρ3階段可以實現(xiàn)第一電源線中的電源線電壓Vdd (I)、第二電源線中的電源線電壓Vdd (2)、第三電源線中的電源線電壓Vdd (3)......第η電源線中的電源線電壓Vdd (η)、第η+1電源線中的電源線電壓Vdd (η+1)……之間的互聯(lián)，使得在發(fā)光階段，例如階段Ρ3期間，各個電源線電壓構(gòu)成了網(wǎng)狀的電源線電壓Vdd結(jié)構(gòu)。本實用新型的目的并不在于如何消除電源線電壓Vdd或者電源線電壓Vdd (η+1)中的低電壓階段，也不在于如何消除階段Pl和階段Ρ2的存在，而是在于如何在階段Ρ3期間避免各行的電源線電壓Vdd在發(fā)光階段期間的變化，從而使得各行的電源線電壓Vdd盡量接近，即，第一電源線中的電源線電壓Vdd (I )、
第二電源線中的電源線電壓Vdd (2)、第三電源線中的電源線電壓Vdd (3)......第η電源線中的電源線電壓Vdd (η)、第η+1電源線中的電源線電壓Vdd (η+1)......盡量接近。從而改善了可變電源橫向的電阻壓降以及圖像之間的串?dāng)_，因此避免了圖像顯示中云紋的產(chǎn)生。
[0039]根據(jù)上面三個階段Pl、Ρ2和Ρ3的分析可知，每個所述與門電路僅僅在兩個電源線都是高電壓的時間段導(dǎo)通，在任意一個電源線的電源線電壓Vdd為低電壓的情況下，與該任意一個電源線相連的與門電路都沒有導(dǎo)通。
[0040]在本實用新型的另一個實施例中，每個所述與門電路可以包括三個以上的薄膜晶體管。雖然在本實用新型的附圖中沒有示出這樣的情形，但本領(lǐng)域技術(shù)人員根據(jù)本實用新型的上述教導(dǎo)是不難理解的。需要指出的是，隨著集成電路集成度的增加，單位面積的集成電路上集成元件數(shù)量越來越多。優(yōu)選的是，在兩個相鄰電源線之間提供由兩個薄膜晶體管構(gòu)成的與門電路，這樣可以占據(jù)較小的集成電路的面積，另外使用較少的晶體管，還可以降低制作的成本。
[0041]需要指出的是，雖然在圖3和圖4中是以兩個相鄰電源線以及連接在它們之間的與門電路進行描述的，但本實用新型的實施例并不局限于電源線相鄰的情形。正如發(fā)明人在上面已經(jīng)提到的，與門電路可以設(shè)置在任意兩個電源線之間，例如在相鄰電源線之間、在奇數(shù)行電源線之間、在偶數(shù)行電源線之間都可以設(shè)置與門電路，這一點本領(lǐng)域技術(shù)人員是不難理解的。
[0042]根據(jù)本實用新型的第二個方面，提供一種顯示面板，其可以包括如上所述的電壓驅(qū)動像素電路。
[0043]雖然已經(jīng)參考目前考慮到的實施例描述了本實用新型，但是應(yīng)該理解本實用新型不限于所公開的實施例。相反，本實用新型旨在涵蓋所附權(quán)利要求的精神和范圍之內(nèi)所包括的各種修改和等同布置。以下權(quán)利要求的范圍符合最廣泛解釋，以便包含每個這樣的修改及等同結(jié)構(gòu)和功能。
【權(quán)利要求】
1.一種電壓驅(qū)動像素電路，包括:任意兩個電源線和連接在每個電源線中的負載，其特征在于，在所述任意兩個電源線之間包括一個或者多個與門電路。
2.根據(jù)權(quán)利要求1所述的電壓驅(qū)動像素電路，其特征在于，所有任意兩個電源線之間均包括一個或者多個所述與門電路。
3.根據(jù)權(quán)利要求1所述的電壓驅(qū)動像素電路，其特征在于，所述任意兩個電源線是奇數(shù)行電源線。
4.根據(jù)權(quán)利要求1所述的電壓驅(qū)動像素電路，其特征在于，所述任意兩個電源線是偶數(shù)行電源線。
5.根據(jù)權(quán)利要求1-4所述的任一項電壓驅(qū)動像素電路，其特征在于，所述任意兩個電源線相鄰。
6.根據(jù)權(quán)利要求1所述的電壓驅(qū)動像素電路，其特征在于，距離電源線輸入側(cè)越遠，布置的與門電路越多。
7.根據(jù)權(quán)利要求1所述的電壓驅(qū)動像素電路，其特征在于，所述與門電路僅僅在所述任意兩個電源線都是高電壓的時間段導(dǎo)通。
8.根據(jù)權(quán)利要求7所述的電壓驅(qū)動像素電路，其特征在于，每個所述與門電路包括兩個薄膜晶體管。
9.根據(jù)權(quán)利要求8所述的電壓驅(qū)動像素電路，其特征在于，所述任意兩個電源線中的第η電源線連接到第一薄膜晶體管和第二薄膜晶體管的漏極，所述任意兩個電源線中的第η+1電源線連接到第一薄膜晶體管的柵極和第二薄膜晶體管的源極，第一薄膜晶體管的源極連接到第二薄膜晶體管的柵極。
10.根據(jù)權(quán)利要求7所述的電壓驅(qū)動像素電路，其特征在于，每個所述與門電路包括三個以上的薄膜晶體管。
11.一種顯示面板,包括如權(quán)利要求1-10中任一項所述的電壓驅(qū)動像素電路。
【文檔編號】G09G3/32GK204117565SQ201420671714
【公開日】2015年1月21日 申請日期:2014年11月12日 優(yōu)先權(quán)日:2014年11月12日
【發(fā)明者】尹靜文, 蓋翠麗 申請人:京東方科技集團股份有限公司