Goa電路結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明涉及GOA電路結(jié)構(gòu)。該GOA電路結(jié)構(gòu)包括級聯(lián)的多個(gè)孿生GOA單元，每個(gè)所述孿生GOA單元包括第2N-1級GOA單元和第2N級GOA單元，具有與第2N-1級柵極信號點(diǎn)（Q（2N-1））和第2N級柵極信號點(diǎn)（Q（2N））連接的第一下拉維持電路（500），第二下拉維持電路（600），第三下拉維持電路（500’）和第四下拉維持電路（600’）；通過輸入第一時(shí)鐘信號、第二時(shí)鐘信號、第三時(shí)鐘信號及第四時(shí)鐘信號使該第一下拉維持電路（500）、第二下拉維持電路（600）、第三下拉維持電路（500’）及第四下拉維持電路（600’）交替工作。本發(fā)明的GOA電路結(jié)構(gòu)通過共享下拉維持電路可以讓每個(gè)部分工作1/4時(shí)間，休息3/4時(shí)間，這樣可以減輕下拉維持電路部分關(guān)鍵TFT的應(yīng)力（Stress）作用。
【專利說明】GOA電路結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】，尤其涉及一種GOA電路結(jié)構(gòu)。
【背景技術(shù)】
[0002]液晶顯示器具有機(jī)身薄、省電、無輻射等眾多優(yōu)點(diǎn)，得到了廣泛的應(yīng)用。現(xiàn)有市場上的液晶顯示器大部分為背光型液晶顯示器，其包括液晶面板及背光模組(backlightmodule)。液晶面板的工作原理是在兩片平行的剝離基板當(dāng)中放置液晶分子，并在兩片玻璃基板上施加驅(qū)動電壓來控制液晶分子的旋轉(zhuǎn)方向，以將背光模組的光線折射出來產(chǎn)生畫面。
[0003]主動式液晶顯示器中，每個(gè)像素具有一個(gè)薄膜晶體管(TFT)，其柵極(Gate)連接至水平掃描線，漏極(Drain)連接至垂直方向的數(shù)據(jù)線，源極(Source)則連接至像素電極。在水平掃描線上施加足夠的電壓，會使得該條線上的所有TFT打開，此時(shí)該水平掃描線上的像素電極會與垂直方向的數(shù)據(jù)線連接，從而將數(shù)據(jù)線上的顯示信號電壓寫入像素，控制不同液晶的透光度進(jìn)而達(dá)到控制色彩的效果。目前主動式液晶顯示面板水平掃描線的驅(qū)動主要由面板外接的IC來完成，外接的IC可以控制各級水平掃描線的逐級充電和放電。而Gate Driver On Array (陣列基板行驅(qū)動),簡稱GOA,是利用現(xiàn)有薄膜晶體管液晶顯示器陣列(Array)制程將Gate行掃描驅(qū)動信號電路制作在陣列(Array)基板上，實(shí)現(xiàn)對Gate逐行掃描的驅(qū)動方式。因此，可以運(yùn)用液晶顯示面板的原有制程將水平掃描線的驅(qū)動電路制作在顯示區(qū)周圍的基板上，使之能替代外接IC來完成水平掃描線的驅(qū)動。GOA技術(shù)能減少外接IC的綁定(bonding)工序，有機(jī)會提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產(chǎn)品。
[0004]現(xiàn)有的GOA電路，通常包括級聯(lián)的多個(gè)GOA單元，每一級GOA單元對應(yīng)驅(qū)動一級水平掃描線。GOA單元的主要結(jié)構(gòu)包括上拉電路(Pull-up part),上拉控制電路(Pull-upcontrol part),下傳電路(Transfer Part),下拉電路(Key Pull-down Part)和下拉維持電路(Pull-down Holding Part),以及負(fù)責(zé)電位抬升的自舉(Boast)電容。上拉電路主要負(fù)責(zé)將時(shí)鐘信號(Clock)輸出為柵極(Gate)信號；上拉控制電路負(fù)責(zé)控制上拉電路的打開時(shí)間，一般連接前面級GOA電路傳遞過來的下傳信號或者Gate信號；下拉電路負(fù)責(zé)在第一時(shí)間將Gate拉低為低電位，即關(guān)閉Gate信號；下拉維持電路則負(fù)責(zé)將Gate輸出信號和上拉電路的Gate信號(通常稱為Q點(diǎn))維持(Holding)在關(guān)閉狀態(tài)(即負(fù)電位),通常有兩個(gè)下拉維持模塊交替作用；自舉電容(C boast)則負(fù)責(zé)Q點(diǎn)的二次抬升，這樣有利于上拉電路的G(N)輸出。
[0005]現(xiàn)有技術(shù)中GOA電路結(jié)構(gòu)基本是將上述幾部分放置在同一級GOA單元電路中，尤其是非晶硅GOA電路中比較重要的兩個(gè)下拉維持電路是交替作用在同一級GOA電路的，如圖1所示，其為現(xiàn)有技術(shù)常采用的GOA電路結(jié)構(gòu)示意圖。用于傳遞直流低電壓VSS、以及CKl?CK4的4個(gè)高頻時(shí)鐘信號的金屬線放置于各級GOA電路的外圍。各級GOA單元分別具有第一下拉維持電路和第二下拉維持電路，第一下拉維持電路和第二下拉維持電路分別連接在Q (N)和G (N)之間，從而用于交替起作用將Q (N)和G (N)維持在關(guān)閉狀態(tài)。第N級GOA單元電路分別接受VSS、CK1?CK4中的I個(gè)CK信號，并產(chǎn)生G(N)信號。STV信號為GOA電路的啟動信號，所以STV信號負(fù)責(zé)啟動第一級和第二級GOA單元電路，而后面的第N級GOA電路的啟動信號由前面N-2級電路的下傳電路部分的ST(N-2)的信號負(fù)責(zé)產(chǎn)生，這樣就可以逐級打開GOA驅(qū)動電路，實(shí)現(xiàn)行掃描驅(qū)動。圖1所示的各級GOA單元電路間的連接方法可保證GOA信號可以逐級傳遞，使得各級水平掃描線可以被逐級充電和放電。
[0006]這種結(jié)構(gòu)存在以下不足:
[0007]1、雖然第一和第二下拉維持電路交替作用，也就是工作時(shí)間和休息時(shí)間各占一半，但是對于TFT而言應(yīng)力(Stress)之后的恢復(fù)時(shí)間還是比較短，因此下拉維持電路的失效遠(yuǎn)比其他電路部分要嚴(yán)重；
[0008]2、相鄰兩級GOA單元的下拉維持電路和Q點(diǎn)沒有相互作用使得電路實(shí)際作用效率很低，因?yàn)镚ate信號打開只是一瞬間，其他很長時(shí)間處于關(guān)閉狀態(tài)，相鄰級GOA單元的下拉作用時(shí)間和Q點(diǎn)波形基本是相似的；
[0009]3、下拉維持電路部分一般采用的是高頻控制信號，這樣會增加電路的功耗，也有采用兩組低頻控制信號，但這樣同時(shí)也加劇了 TFT應(yīng)力(Stress)作用。

【發(fā)明內(nèi)容】

[0010]因此，本發(fā)明的目的在于提供一種GOA電路結(jié)構(gòu)，通過GOA下拉電路共享實(shí)現(xiàn)減少每個(gè)下拉維持電路的工作時(shí)間，有更多的時(shí)間進(jìn)行應(yīng)力恢復(fù)。
[0011]為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種GOA電路結(jié)構(gòu)，其包括級聯(lián)的多個(gè)孿生GOA單元，設(shè)N為自然數(shù)，第N級GOA單元控制對顯示區(qū)域第N級水平掃描線充電，每個(gè)所述孿生GOA單元包括第2N-1級GOA單元和第2N級GOA單元，該第2N-1級GOA單元包括分別與其第2N-1級柵極信號點(diǎn)和第2N-1級水平掃描線連接的第一下拉維持電路和第二下拉維持電路，該第2N級GOA單元包括分別與其第2N級柵極信號點(diǎn)和第2N級水平掃描線連接的第三下拉維持電路和第四下拉維持電路；該第2N-1級柵極信號點(diǎn)還分別連接該第三下拉維持電路和第四下拉維持電路，該第2N級柵極信號點(diǎn)還分別連接該第一下拉維持電路和第二下拉維持電路；
[0012]該第一下拉維持電路包括:
[0013]第一薄膜晶體管，其柵極輸入第二時(shí)鐘信號，漏極和源極分別輸入第一時(shí)鐘信號和連接第一電路點(diǎn)，該第一下拉維持電路是否工作根據(jù)該第一電路點(diǎn)的電位高低決定；
[0014]該第二下拉維持電路包括:
[0015]第二薄膜晶體管，其柵極輸入第四時(shí)鐘信號，漏極和源極分別輸入第三時(shí)鐘信號和連接第二電路點(diǎn)，該第二下拉維持電路是否工作根據(jù)該第二電路點(diǎn)的電位高低決定；
[0016]該第三下拉維持電路包括:
[0017]第三薄膜晶體管，其柵極輸入第三時(shí)鐘信號，漏極和源極分別輸入第二時(shí)鐘信號和連接第三電路點(diǎn)，該第三下拉維持電路是否工作根據(jù)該第三電路點(diǎn)的電位高低決定；
[0018]該第四下拉維持電路包括:
[0019]第四薄膜晶體管，其柵極輸入第一時(shí)鐘信號，漏極和源極分別輸入第四時(shí)鐘信號和連接第四電路點(diǎn)，該第四下拉維持電路是否工作根據(jù)該第四電路點(diǎn)的電位高低決定；[0020]該第一時(shí)鐘信號、第二時(shí)鐘信號、第三時(shí)鐘信號及第四時(shí)鐘信號設(shè)置為使該第一下拉維持電路、第二下拉維持電路、第三下拉維持電路及第四下拉維持電路交替工作。
[0021]其中，第一上拉時(shí)鐘信號、第二上拉時(shí)鐘信號、第三上拉時(shí)鐘信號及第四上拉時(shí)鐘信號分別輸入第2N-1級，第2N級，第2N+1級和第2N+2級GOA單元的上拉電路以分別對顯示區(qū)域相應(yīng)的水平掃描線充電，該第一時(shí)鐘信號、第二時(shí)鐘信號、第三時(shí)鐘信號及第四時(shí)鐘信號分別對應(yīng)為該第一上拉時(shí)鐘信號、第二上拉時(shí)鐘信號、第三上拉時(shí)鐘信號及第四上拉時(shí)鐘信號。
[0022]其中，該第一時(shí)鐘信號、第二時(shí)鐘信號、第三時(shí)鐘信號及第四時(shí)鐘信號分別對應(yīng)為四個(gè)低頻時(shí)鐘信號。
[0023]其中，該第一下拉維持電路還包括:
[0024]第五薄膜晶體管，其柵極連接該第2N-1級柵極信號點(diǎn)，漏極和源極分別連接該第一電路點(diǎn)和輸入直流低電壓；
[0025]第六薄膜晶體管，其柵極連接該第一電路點(diǎn)，漏極和源極分別連接該第2N-1級柵極信號點(diǎn)和輸入該直流低電壓；
[0026]第七薄膜晶體管，其柵極連接該第一電路點(diǎn)，漏極和源極分別連接該第2N-1級水平掃描線和輸入該直流低電壓；
[0027]第八薄膜晶體管，其柵極連接該第2N級柵極信號點(diǎn)，漏極和源極分別連接該第一電路點(diǎn)和輸入該直流低電壓。
[0028]其中，該第二下拉維持電路還包括:
[0029]第九薄膜晶體管，其柵極連接該第級柵極信號點(diǎn)，漏極和源極分別連接該第二電路點(diǎn)和輸入該直流低電壓；
[0030]第十薄膜晶體管，其柵極連接該第二電路點(diǎn)，漏極和源極分別連接該第2N-1級柵極信號點(diǎn)和輸入該直流低電壓；
[0031]第十一薄膜晶體管，其柵極連接該第二電路點(diǎn)，漏極和源極分別連接該第2N-1級水平掃描線和輸入該直流低電壓；
[0032]第十二薄膜晶體管，其柵極連接該第2N級柵極信號點(diǎn)，漏極和源極分別連接該第二電路點(diǎn)和輸入該直流低電壓。
[0033]其中，該第三下拉維持電路還包括:
[0034]第十三薄膜晶體管，其柵極連接該第2N-1級柵極信號點(diǎn)，漏極和源極分別連接該第三電路點(diǎn)和輸入該直流低電壓；
[0035]第十四薄膜晶體管，其柵極連接該第三電路點(diǎn)，漏極和源極分別連接該第2N級柵極信號點(diǎn)和輸入該直流低電壓；
[0036]第十五薄膜晶體管，其柵極連接該第三電路點(diǎn)，漏極和源極分別連接該第2N級水平掃描線和輸入該直流低電壓；
[0037]第十六薄膜晶體管，其柵極連接該第2N級柵極信號點(diǎn)，漏極和源極分別連接該第三電路點(diǎn)和輸入該直流低電壓。
[0038]其中，該第四下拉維持電路還包括:
[0039]第十七薄膜晶體管，其柵極連接該第2N-1級柵極信號點(diǎn)，漏極和源極分別連接該第四電路點(diǎn)和輸入該直流低電壓；[0040]第十八薄膜晶體管，其柵極連接該第四電路點(diǎn)，漏極和源極分別連接該第2N級柵極信號點(diǎn)和輸入該直流低電壓；
[0041]第十九薄膜晶體管，其柵極連接該第四電路點(diǎn)，漏極和源極分別連接該第2N級水平掃描線和輸入該直流低電壓；
[0042]第二十薄膜晶體管，其柵極連接該第2N級柵極信號點(diǎn)，漏極和源極分別連接該第四電路點(diǎn)和輸入該直流低電壓。
[0043]其中:
[0044]該第2N-1級GOA單元還包括上拉控制電路，上拉電路，下傳電路，下拉電路及自舉電容，該上拉電路、下拉電路及自舉電容分別與該第2N-1級柵極信號點(diǎn)和該第2N-1級水平掃描線連接，該上拉控制電路和下傳電路(300)分別與該第2N-1級柵極信號點(diǎn)連接；
[0045]該第2N級GOA單元還包括上拉控制電路，上拉電路，下傳電路，下拉電路及自舉電容，該上拉電路、下拉電路及自舉電容分別與該第2N級柵極信號點(diǎn)和該第2N級水平掃描線連接，該上拉控制電路和下傳電路分別與該第2N級柵極信號點(diǎn)連接。
[0046]其中，所述第2N-1級GOA單元的柵極信號點(diǎn)和第2N級GOA單元的柵極信號點(diǎn)連接在一起。
[0047]其中，該第2N-1級GOA單元還包括上拉電路，下拉電路及自舉電容，該上拉電、下拉電路及自舉電容分別與該第2N-1級柵極信號點(diǎn)和該第2N-1級水平掃描線連接；
[0048]該第2N級GOA單元還包括上拉控制電路，上拉電路，下傳電路，下拉電路及自舉電容，該上拉電路、下拉電路及自舉電容分別與該第2N級柵極信號點(diǎn)和該第2N級水平掃描線連接，該上拉控制電路和下傳電路分別與該第2N級柵極信號點(diǎn)連接。
[0049]本發(fā)明的GOA電路結(jié)構(gòu)通過共享下拉維持電路可以讓每個(gè)部分工作1/4時(shí)間，休息3/4時(shí)間，這樣可以減輕下拉維持電路部分關(guān)鍵TFT的應(yīng)力(Stress)作用；共享Q點(diǎn)可以減少GOA電路的部分功能相似的模塊，兩級電路只需要一個(gè)上拉控制部分，而且可以實(shí)現(xiàn)QS點(diǎn)電位的二次抬升，這樣有利于柵極(Gate)信號的輸入；引入四組低頻信號控制下拉維持電路可以降低電路功耗，而且更負(fù)的LCL有利于實(shí)現(xiàn)負(fù)壓應(yīng)力(Stress)恢復(fù)作用。
【專利附圖】

【附圖說明】
[0050]下面結(jié)合附圖，通過對本發(fā)明的【具體實(shí)施方式】詳細(xì)描述，將使本發(fā)明的技術(shù)方案及其他有益效果顯而易見。
[0051]附圖中，
[0052]圖1為現(xiàn)有技術(shù)常采用的GOA電路結(jié)構(gòu)示意圖；
[0053]圖2為本發(fā)明的GOA電路結(jié)構(gòu)的多級架構(gòu)示意圖；
[0054]圖3為本發(fā)明的GOA電路結(jié)構(gòu)的第一較佳實(shí)施例的電路結(jié)構(gòu)示意圖；
[0055]圖4為圖3所示電路結(jié)構(gòu)的輸入信號和各個(gè)關(guān)鍵節(jié)點(diǎn)的波形示意圖；
[0056]圖5為本發(fā)明的GOA電路結(jié)構(gòu)的第二較佳實(shí)施例的電路結(jié)構(gòu)示意圖；
[0057]圖6為圖5所示電路結(jié)構(gòu)的控制信號和各個(gè)節(jié)點(diǎn)信號的示意圖；
[0058]圖7為圖5所示電路結(jié)構(gòu)的另一種信號接法示意圖；
[0059]圖8為圖7中四組下拉維持電路的LC信號的時(shí)序以及信號接法示意圖。【具體實(shí)施方式】
[0060]參見圖2，其為本發(fā)明的GOA電路結(jié)構(gòu)的多級架構(gòu)示意圖。本發(fā)明提出的新的GOA電路架構(gòu)基于每兩級GOA電路實(shí)現(xiàn)共享，尤其是下拉維持電路部分和上拉控制電路部分的Q點(diǎn)，每兩級的GOA電路會輸出兩級柵極(Gate)波形，這里稱之為孿生GOA單元(Twined-GOA)(圖 2 中 TlOO 部分)。每個(gè) Twined-GOA 接受 CK1/CK2/CK3/CK4/VSS/STV 信號進(jìn)行電路驅(qū)動，主要輸出兩組Gate波形，而Twined-GOA中四組下拉維持電路是交替作用的，這樣每個(gè)只要工作1/4時(shí)間，其他3/4時(shí)間用來做Stress恢復(fù)，這樣可以大大降低應(yīng)力(Stress)作用從而提高GOA電路的操作壽命。
[0061 ] 如圖3所示，其為本發(fā)明的GOA電路結(jié)構(gòu)的第一較佳實(shí)施例的電路結(jié)構(gòu)示意圖。孿生GOA單元主要包括以下幾部分:上拉控制電路100和100’，上拉電路200和200’，下傳電路300和300 ’為，下拉電路400和400 ’，第一下拉維持電路500，第二下拉維持電路600，第三下拉維持電路500’，第四下拉維持電路600’，自舉電容700和700’ (C boast)，其中第一下拉維持電路500，第二下拉維持電路600，第三下拉維持電路500’和第四下拉維持電路600’構(gòu)成四組下拉維持電路且交替工作，這樣有更多的時(shí)間進(jìn)行Stress恢復(fù)。
[0062]第一下拉維持電路500中T5IGate端連接CK2，Drain端連接CKl，Source端連接P(2N-1);第二下拉維持電路600中T61Gate端連接CK4，Drain端連接CK3，Source端連接K(2N-1);第三下拉維持電路500’中Τ51' Gate端連接CK3，Drain端連接CK2，Source端連接P(2N);第四下拉維持電路600’中Τ61' Gate端連接CK1，Drain端連接CK4，Source端連接K(2N)。這樣利用CK信號之間的時(shí)序交疊部分可以產(chǎn)生四個(gè)獨(dú)立的下拉維持電路控制信號 P (2N-1)、K (2N-1)、P (2N)、K (2N)。
[0063]其中T52、T52’、T62、T62’ 的 Gate 端接 Q (2Ν-1)，Τ54、Τ54’、Τ64、Τ64’ 的 Gate 端接Q (2N)，主要是為了柵極(Gate)信號輸出時(shí)關(guān)閉孿生GOA單元(Twined-GOA)的下拉維持電路。
[0064]參見圖4，其為圖3所示電路結(jié)構(gòu)的輸入信號和各個(gè)關(guān)鍵節(jié)點(diǎn)的波形示意圖?？梢钥闯鯬(2N-1)、K(2N-1)、P(2N)、K(2N)的工作時(shí)間為1/4，應(yīng)力恢復(fù)時(shí)間為3/4，而且圖3所示Twined-GOA電路的Q(2N_1)和Q(2N)、G(2N_1)和G(2N)是獨(dú)立的，因此實(shí)際上只有P(2N-1)和 K(2N-1)在維持(Holding) Q(2N-1)和 G(2N_1)，P(2N)和 K(2N)在維持 Q(2N)和G(2N)，也就是說每級Twined-GOA電路的每個(gè)子電路只有一半時(shí)間在維持，這樣對于Q點(diǎn)來說存在較高的風(fēng)險(xiǎn)，因此需要進(jìn)行一定的改進(jìn)。
[0065]如圖5所示，其為本發(fā)明的GOA電路結(jié)構(gòu)的第二較佳實(shí)施例的電路結(jié)構(gòu)示意圖。結(jié)合圖3可看出，圖5是在圖3所示電路結(jié)構(gòu)上針對Q(2N-1)和Q(2N)進(jìn)行的改進(jìn)，也就是將兩級GOA的Q點(diǎn)共享(Q Sharing,簡稱QS點(diǎn))，這樣就可以實(shí)現(xiàn)四組下拉維持電路對Q點(diǎn)的一直作用，既降低了下拉維持電路應(yīng)力作用，又解決了圖3所示電路結(jié)構(gòu)Q點(diǎn)的風(fēng)險(xiǎn)。
[0066]基本電路架構(gòu)包括:一個(gè)共享的上拉控制電路100’，一個(gè)共享的下傳電路300’，兩個(gè)上拉電路200和200’，兩個(gè)下拉電路400和400’，兩個(gè)自舉電容(C Boast)以及四個(gè)共享的下拉維持電路。相對于圖3所示電路結(jié)構(gòu)，這種Q點(diǎn)共享的架構(gòu)去掉了一些多余的TFT,更加簡單實(shí)用，而且應(yīng)力作用弱、Q點(diǎn)風(fēng)險(xiǎn)低。
[0067]T52、T62、T52，、T62，的 Gate 端接 QS 點(diǎn)，Drain 端分別接 P(2N_1)、K(2N_1)、P(2N)、K(2N)，Source端都接直流低電壓VSS，主要是在QS高電位時(shí)關(guān)閉下拉維持電路。Τ4主要是用來放掉QS點(diǎn)的電荷；T31用來拉低G(2N-1)，由于QS打開時(shí)T21可以輔助放掉G(2N-1)，因此T31的尺寸(Size)可以小一些；T31’用來拉低G(2N) ;Τ22’用來作為孿生GOA單元電路的下傳信號。
[0068]如圖6所示，是圖5所示電路結(jié)構(gòu)的控制信號和各個(gè)節(jié)點(diǎn)信號的示意圖。其中QS(N)點(diǎn)變化比較復(fù)雜，可以實(shí)現(xiàn)多次抬升。STV信號為電路啟動信號，只在開始掃描的時(shí)候打開，后面一直處于低電位；CK信號占空比(Duty Ratio)為50%,然后利用時(shí)鐘信號的交疊部分產(chǎn)生P(2N-1)、K(2N-1)、P(2N)、K(2N)點(diǎn)的下拉維持電路控制信號；后面級的孿生GOA單元下傳信號只連接到偶數(shù)級GOA子電路，因此時(shí)序上與CK2和CK4剛好相同，這樣的做法主要是了避免共享Q點(diǎn)后產(chǎn)生的錯(cuò)充問題。 [0069]QS(N)會產(chǎn)生三次抬升的機(jī)會，第一次是傳遞信號輸入上拉控制電路的T11’，第二次是由于CKl或CK3的信號輸入G(2N-1)，第三次是由于CK2或CK4的信號輸入G (2N)，這樣Q點(diǎn)的電位可以抬升更高有利于G(2N-1)和G(2N)信號的輸入，這樣就會產(chǎn)生如圖所示的QS(N)點(diǎn)電位變化。 [0070]如圖7所示，是圖5所示電路結(jié)構(gòu)的另一種信號接法示意圖。其中四組下拉維持電路分別接入四組低頻或超低頻信號(LC)產(chǎn)生如圖所示的P(2N-1)、K(2N-1)、P(2N)、K(2N)信號，而且LCL(低頻信號低電位)可以設(shè)置的小于直流低電壓VSS，這樣可以利用3/4的休息時(shí)間進(jìn)行一個(gè)負(fù)壓恢復(fù)作用，這樣更有利于減輕應(yīng)力作用。這樣也可以降低功耗，但是會增加布局(Layout)布線上的難度。
[0071]本發(fā)明利用時(shí)鐘信號的錯(cuò)位和GOA下拉電路共享和Q點(diǎn)共享實(shí)現(xiàn)減少每個(gè)下拉維持電路的一半工作時(shí)間，有更多的時(shí)間進(jìn)行應(yīng)力恢復(fù)，降低主要下拉TFT的應(yīng)力作用；采用四組低頻信號可以降低功耗，而且控制低頻信號負(fù)電位也可以更好的恢復(fù)下拉維持電路的主要下拉TFT的應(yīng)力作用。
[0072]如圖8所示，是圖7中四組下拉維持電路的LC信號的時(shí)序以及信號接法示意圖。T5IGate 端連接 LC2，Drain 端連接 LCl，Source 端連接 P (2N-1) ;T6IGate 端連接 LC4，Drain端連接 LC3, Sourc Gate端連接LCl，Drain端連接LC4，Source端連接K(2N)。這樣利用LC信號之間的時(shí)序交疊部分可以產(chǎn)生四個(gè)獨(dú)立的下拉維持電路控制信號P(2N-1)、K(2N-1)、P (2N)、K (2N)。
[0073]本發(fā)明所采用的高頻信號CK1，CK2，CK3及CK4可以選擇為波形相同，依次相差四分之一周期的時(shí)鐘信號，低頻信號也可同樣如此選擇。
[0074]綜上所述，本發(fā)明的GOA電路結(jié)構(gòu)具有如下益處:
[0075]1、兩級GOA電路的下拉維持電路共享，這樣就會產(chǎn)生四組下拉維持電路作用于一級GOA電路的效果，那么每個(gè)電路只需要作用1/4時(shí)間，其他3/4時(shí)間用來進(jìn)行應(yīng)力恢復(fù)，這樣等于了減輕了應(yīng)力作用，延長了下拉維持電路工作壽命；
[0076]2、相鄰級共享Q點(diǎn)，構(gòu)建Twined-GOA架構(gòu)，可以簡化電路且實(shí)現(xiàn)Q點(diǎn)多次抬升；
[0077]3、兩級GOA電路的下拉維持電路共享后的輸入控制信號可以采用原來的高頻時(shí)鐘信號，利用兩兩一組的形式連接TFT的Gate端和Drain端；也可以另外加四組低頻甚至超低頻控制信號，可以降低電路功耗，也可以通過低頻信號的低電位來更好的恢復(fù)應(yīng)力作用。[0078]以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本發(fā)明后附的權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種GOA電路結(jié)構(gòu)，其特征在于，包括級聯(lián)的多個(gè)孿生GOA單元，設(shè)N為自然數(shù)，第N級GOA單元控制對顯示區(qū)域第N級水平掃描線充電，每個(gè)所述孿生GOA單元包括第2N-1級GOA單元和第2N級GOA單元，該第2N-1級GOA單元包括分別與其第2N-1級柵極信號點(diǎn)(Q(2N-1))和第2N-1級水平掃描線(G (2N-1))連接的第一下拉維持電路(500)和第二下拉維持電路(600)，該第2N級GOA單元包括分別與其第2N級柵極信號點(diǎn)(Q (2N))和第2N級水平掃描線(G (2N))連接的第三下拉維持電路(500’)和第四下拉維持電路(600’)；該第2N-1級柵極信號點(diǎn)(Q (2N-1))還分別連接該第三下拉維持電路(500’)和第四下拉維持電路(600’)，該第2N級柵極信號點(diǎn)(Q (2N))還分別連接該第一下拉維持電路(500)和第二下拉維持電路(600)； 該第一下拉維持電路(500)包括: 第一薄膜晶體管(T51),其柵極輸入第二時(shí)鐘信號,漏極和源極分別輸入第一時(shí)鐘信號和連接第一電路點(diǎn)(P(2N-1))，該第一下拉維持電路(500)是否工作根據(jù)該第一電路點(diǎn)(P(2N-1))的電位高低決定； 該第二下拉維持電路(600)包括: 第二薄膜晶體管(T61)，其柵極輸入第四時(shí)鐘信號，漏極和源極分別輸入第三時(shí)鐘信號和連接第二電路點(diǎn)(K(2N-1))， 該第二下拉維持電路(600)是否工作根據(jù)該第二電路點(diǎn)(K(2N-1))的電位高低決定； 該第三下拉維持電路(500’ )包括: 第三薄膜晶體管(Τ51' )，其柵極輸入第三時(shí)鐘信號，漏極和源極分別輸入第二時(shí)鐘信號和連接第三電路點(diǎn)(P(2N))，該第三下拉維持電路(500’)是否工作根據(jù)該第三電路點(diǎn)(P(2N))的電位高低決定； 該第四下拉維持電路(600’)包括: 第四薄膜晶體管(Τ61')，其柵極輸入第一時(shí)鐘信號，漏極和源極分別輸入第四時(shí)鐘信號和連接第四電路點(diǎn)(K(2N))，該第四下拉維持電路(600’)是否工作根據(jù)該第四電路點(diǎn)(K(2N))的電位高低決定； 該第一時(shí)鐘信號、第二時(shí)鐘信號、第三時(shí)鐘信號及第四時(shí)鐘信號設(shè)置為使該第一下拉維持電路(500 )、第二下拉維持電路(600 )、第三下拉維持電路(500 ’)及第四下拉維持電路(600’)交替工作。
2.如權(quán)利要求1所述的GOA電路結(jié)構(gòu),其特征在于,第一上拉時(shí)鐘信號(CK1)、第二上拉時(shí)鐘信號(CK2)、第三上拉時(shí)鐘信號(CK3)及第四上拉時(shí)鐘信號(CK4)分別輸入第2N-1級，第2N級，第2N+1級和第2N+2級GOA單元的上拉電路(200，200’ )以分別對顯示區(qū)域相應(yīng)的水平掃描線充電，該第一時(shí)鐘信號、第二時(shí)鐘信號、第三時(shí)鐘信號及第四時(shí)鐘信號分別對應(yīng)為該第一上拉時(shí)鐘信號(CKl )、第二上拉時(shí)鐘信號(CK2)、第三上拉時(shí)鐘信號(CK3)及第四上拉時(shí)鐘信號(CK4)。
3.如權(quán)利要求1所述的GOA電路結(jié)構(gòu)，其特征在于，該第一時(shí)鐘信號、第二時(shí)鐘信號、第三時(shí)鐘信號及第四時(shí)鐘信號分別對應(yīng)為四個(gè)低頻時(shí)鐘信號。
4.如權(quán)利要求1所述的GOA電路結(jié)構(gòu)，其特征在于，該第一下拉維持電路(500)還包括: 第五薄膜晶體管(T52)，其柵極連接該第2N-1級柵極信號點(diǎn)(Q(2N-1))，漏極和源極分別連接該第一電路點(diǎn)(P(2N-1))和輸入直流低電壓(VSS)； 第六薄膜晶體管(T42)，其柵極連接該第一電路點(diǎn)(P(2N-1))，漏極和源極分別連接該第2N-1級柵極信號點(diǎn)(Q (2N-1))和輸入該直流低電壓(VSS)； 第七薄膜晶體管(T32)，其柵極連接該第一電路點(diǎn)(P(2N-1))，漏極和源極分別連接該第2N-1級水平掃描線(G (2N-1))和輸入該直流低電壓(VSS)； 第八薄膜晶體管(T54)，其柵極連接該第2N級柵極信號點(diǎn)(Q(2N))，漏極和源極分別連接該第一電路點(diǎn)(P (2N-1))和輸入該直流低電壓(VSS)。
5.如權(quán)利要求1所述的GOA電路結(jié)構(gòu)，其特征在于，該第二下拉維持電路(600)還包括: 第九薄膜晶體管(T62)，其柵極連接該第2N-1級柵極信號點(diǎn)(Q(2N-1))，漏極和源極分別連接該第二電路點(diǎn)(K(2N-1))和輸入該直流低電壓(VSS)； 第十薄膜晶體管(T43)，其柵極連接該第二電路點(diǎn)(K(2N-1))，漏極和源極分別連接該第2N-1級柵極信號點(diǎn)(Q (2N-1))和輸入該直流低電壓(VSS)； 第十一薄膜晶體管(T33)，其柵極連接該第二電路點(diǎn)(K(2N-1))，漏極和源極分別連接該第2N-1級水平掃描線(G (2N-1))和輸入該直流低電壓(VSS)； 第十二薄膜晶體管(T64)，其柵極連接該第2N級柵極信號點(diǎn)(Q(2N))，漏極和源極分別連接該第二電路點(diǎn)(K(2N-1))和輸入該直流低電壓(VSS)。
6.如權(quán)利要求1所述的G`OA電路結(jié)構(gòu)，其特征在于，該第三下拉維持電路(500’)還包括: 第十三薄膜晶體管(T52’)，其柵極連接該第2N-1級柵極信號點(diǎn)(Q (2N-1))，漏極和源極分別連接該第三電路點(diǎn)(P (2N))和輸入該直流低電壓(VSS)； 第十四薄膜晶體管(T42’)，其柵極連接該第三電路點(diǎn)(P(2N))，漏極和源極分別連接該第2N級柵極信號點(diǎn)(Q (2N))和輸入該直流低電壓(VSS)； 第十五薄膜晶體管(T32’)，其柵極連接該第三電路點(diǎn)(P(2N))，漏極和源極分別連接該第2N級水平掃描線(G (2N))和輸入該直流低電壓(VSS)； 第十六薄膜晶體管(T54’)，其柵極連接該第2N級柵極信號點(diǎn)(Q (2N))，漏極和源極分別連接該第三電路點(diǎn)(P(2N))和輸入該直流低電壓(VSS)。
7.如權(quán)利要求1所述的GOA電路結(jié)構(gòu)，其特征在于，該第四下拉維持電路(600’)還包括: 第十七薄膜晶體管(T62’)，其柵極連接該第2N-1級柵極信號點(diǎn)(Q (2N-1))，漏極和源極分別連接該第四電路點(diǎn)(K(2N))和輸入該直流低電壓(VSS)； 第十八薄膜晶體管(T43’)，其柵極連接該第四電路點(diǎn)(K (2N))，漏極和源極分別連接該第2N級柵極信號點(diǎn)(Q (2N))和輸入該直流低電壓(VSS)； 第十九薄膜晶體管(T33’)，其柵極連接該第四電路點(diǎn)(K(2N))，漏極和源極分別連接該第2N級水平掃描線(G (2N))和輸入該直流低電壓(VSS)； 第二十薄膜晶體管(T64’)，其柵極連接該第2N級柵極信號點(diǎn)(Q (2N))，漏極和源極分別連接該第四電路點(diǎn)(K (2N))和輸入該直流低電壓(VSS)。
8.如權(quán)利要求1所述的GOA電路結(jié)構(gòu)，其特征在于: 該第2N-1級GOA單元還包括上拉控制電路(100)，上拉電路(200)，下傳電路(300)，下拉電路(400 )及自舉電容(700 )，該上拉電路(200)、下拉電路(400 )及自舉電容(700 )分別與該第2N-1級柵極信號點(diǎn)(Q (2N-1))和該第2N-1級水平掃描線(G (2N-1))連接，該上拉控制電路(100)和下傳電路(300)分別與該第2N-1級柵極信號點(diǎn)(Q (2N-1))連接； 該第2N級GOA單元還包括上拉控制電路(100’)，上拉電路(200’)，下傳電路(300’)，下拉電路(400’)及自舉電容(700’)，該上拉電路(200’)、下拉電路(400’)及自舉電容(700’ )分別與該第2N級柵極信號點(diǎn)(Q (2N))和該第2N級水平掃描線(G (2N))連接，該上拉控制電路(100’)和下傳電路(300’)分別與該第2N級柵極信號點(diǎn)(Q (2N))連接。
9.如權(quán)利要求1所述的GOA電路結(jié)構(gòu)，其特征在于，所述第2N-1級GOA單元的柵極信號點(diǎn)(Q (2N-1))和第2N級GOA單元的柵極信號點(diǎn)(Q (2N))連接在一起。
10.如權(quán)利要求1所述的GOA電路結(jié)構(gòu)，其特征在于，該第2N-1級GOA單元還包括上拉電路(200 )，下拉電路(400 )及自舉電容(700 )，該上拉電路(200)、下拉電路(400 )及自舉電容(700)分別與該第2N-1級柵極信號點(diǎn)(Q (2N-1))和該第2N-1級水平掃描線(G (2N-1))連接； 該第2N級GOA單元還包括上拉控制電路(100’)，上拉電路(200’)，下傳電路(300’)，下拉電路(400’)及自舉電容(700’)，該上拉電路(200’)、下拉電路(400’)及自舉電容(700’ )分別與該第2N級柵極信號點(diǎn)(Q (2N))和該第2N級水平掃描線(G (2N))連接，該上拉控制電路(100’)和 下傳電路(300’)分別與該第2N級柵極信號點(diǎn)(Q (2N))連接。
【文檔編號】G09G3/36GK103730094SQ201310746276
【公開日】2014年4月16日 申請日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】戴超 申請人:深圳市華星光電技術(shù)有限公司