發(fā)光元件、顯示器件及電子裝置制造方法
【專利摘要】本發(fā)明期望提供一種具有較不易受基板效應影響的構造及結構的發(fā)光元件、包括所述發(fā)光元件的顯示器件以及包括所述顯示器件的電子裝置，所述發(fā)光元件包括發(fā)光部及用于驅動所述發(fā)光部的驅動電路。所述驅動電路至少包括：(A)驅動晶體管，其為p溝道型場效應晶體管，(B)圖像信號寫入晶體管，(C)發(fā)光控制晶體管，以及(D)電容器。所述驅動晶體管、所述圖像信號寫入晶體管及所述發(fā)光控制晶體管中的每一者均設置于n型阱中，所述n型阱形成于D型硅半導體基板中。所述驅動晶體管的第一源極／漏極區(qū)域電連接至其中形成有所述驅動晶體管的所述n型阱。
【專利說明】發(fā)光元件、顯示器件及電子裝置
【技術領域】
[0001]本發(fā)明涉及一種發(fā)光元件、一種包括所述發(fā)光元件的顯示器件以及一種包括所述顯示器件的電子裝置。
【背景技術】
[0002]近來，包括有機電致發(fā)光元件(在下文中有時被簡稱為縮寫形式“有機EL元件”)的有機電致發(fā)光顯示器件(在下文中有時被簡稱為縮寫形式“有機EL顯示器件”)作為液晶顯示器件的替代品而受到關注。有機EL顯示器件為自發(fā)光類型且具有低功耗的特性。此外，期望有機EL顯示器件能充分響應高分辨率及高速視頻信號，因此能銳意進行對有機EL顯示器件的實用性及商品化的開發(fā)。
[0003]有機EL顯示器件包括多個發(fā)光元件，所述發(fā)光元件分別具有發(fā)光部EL及用于所述驅動發(fā)光部EL的驅動電路。例如，圖14中所示的等效電路圖圖示了包括具有三個晶體管及兩個電容器的驅動電路的發(fā)光元件(例如未經審查的日本專利申請公開案第2008-287141號)。圖14中的驅動電路包括采樣晶體管Tr1、驅動晶體管Tr2、開關晶體管Tr3、存儲電容器Cs及子電容器Csub。這些晶體管是p溝道型晶體管。所述驅動電路連接至第一掃描線WS、第二掃描線DS及信號線SL。所述有機EL顯示器件因此被構造成可具有固定的電源電壓，從而使所述有機EL顯示器件的幀(frame)變窄且使用壽命延長。此外，與驅動電路包括n溝道型晶體管的 情形相比，p溝道型晶體管所表現出的晶體管之間的性質變化更小。
[0004]在未經審查的日本專利申請公開案第2008-287141號中所公開的技術中，驅動電路由薄膜晶體管(TFT晶體管)構成。如果驅動電路由設置于硅半導體基板上的場效應晶體管而非薄膜晶體管構成，則應考慮基板效應(substrate effect)(晶體管的閾值電壓由于源極區(qū)域S與硅半導體基板之間的電位差而發(fā)生變化的現象)的影響?？赏ㄟ^下列表達式(I)來獲得由于P溝道型MOS晶體管中的基板效應而發(fā)生閾值電壓變化之后的閾值電壓V' th的近似值。
[0005]V/ th ^ Vth(O)-Y (Vsb)172 (I)
[0006]在此表達式中，
[0007]Vsb:源極區(qū)域與硅半導體基板之間的電壓，
[0008]Vth(O):當源極區(qū)域與硅半導體基板之間的電壓為0伏特時的閾值電壓，以及
[0009]y:取決于硅半導體基板的摻雜的常數。
[0010]在p溝道型MOS晶體管中，通常將形成于硅半導體基板中的n型阱的電位視為公共基板電位。基板電位被固定在驅動電路中所用的最高電位處。當驅動晶體管Tr2的源極區(qū)域S的電位恒定時，則源極區(qū)域S與硅半導體基板(即n型阱)之間的電壓Vsb恒定，因此不產生基板效應。然而，未經審查的日本專利申請公開案第2008-287141號中所公開的對驅動晶體管Tr2執(zhí)行的閾值電壓校正處理在閾值電壓校正時段與發(fā)光時段之間改變驅動晶體管Tr2的源極區(qū)域S中的電位，從而改變Vsb。Vsb的變化會產生能夠影響發(fā)光部EL的發(fā)光條件的基板效應。
[0011]在下文中將參照圖5中用于圖示像素電路操作的時序圖來闡述基板效應的影響。在圖5中，“0幾”表示“51/’，“50/’表示“15”，且“0^』”表示“05”。驅動晶體管Tr2中的源極區(qū)域S的電位由“源極電位(S) ”表示，而門電極的電位由“門極電位(G) ”表示。由于晶體管Tr1、Tr3是p溝道型晶體管，因此這些晶體管在第一掃描線WS、第二掃描線DS及信號線SL上的信號處于低電平(L)時進入接通狀態(tài)，而所述晶體管在所述信號處于高電平(H)時進入斷開狀態(tài)。
[0012]在圖5中，在從時刻T4~時刻T5的閾值電壓校正時段期間，驅動晶體管Tr2的門極電位(G)保持為參考電壓Vtjfs，同時驅動晶體管Tr2的源極區(qū)域S放電。此時，驅動晶體管Tr2的源極電位(S)持續(xù)下降，一直到達使驅動晶體管Tr2斷開的電位為止。在理想情形(不產生基板效應的情形)中，驅動晶體管Tr2被斷開時的源極電位(S)為
[0013]Vots+Vth(0)。
[0014]然而，實際上，隨著源極電位(S)的降低，會產生基板效應并發(fā)生閾值電壓的提高，如下列表達式(I)所示。驅動晶體管Tr2斷開時的源極電位(S)為
[0015]Vots+Vth(0) + AVth (I)
[0016]其中，AVth是由基板效應引起的閾值電壓的變化。隨后，當在時刻T8處開始發(fā)光時，開關晶體管Tr3進入接通狀態(tài)以將驅動晶體管Tr2的源極電位(S)提高至電源電壓Vcc ；然而，此時驅動晶體管Tr2的閾值電壓為Vsb=O伏特，因此，在表達式⑴中AVth的值為O。
[0017]上述操作可通過晶體管的以下飽和電流表達式來表示。假定存在兩個驅動晶體管Tr2,則分別由Vtlri (0)及Vth_2 (0)來表達所述兩個驅動晶體管Tr2的閾值電壓Vth(O)[其中Vtlri (0) <Vth_2]。此外，欲被施加至驅動晶體管Tr2的門電極以用于校正閾值電壓的電壓被稱為門極電位(G)，并由Vtjfs來表示。
[0018]如果開關晶體管Tr3在時刻T4處進入斷開狀態(tài)，則驅動晶體管Tr2的源極區(qū)域S放電且因此源極電位(S)降低，從而斷開驅動晶體管Tr2。在其中不存在基板效應的情形中，分別由表達式(2-1)及表達式(2-2)來表達所述兩個驅動晶體管！^在閾值電壓校正處理完成時的源極電位(S)?？苫诒磉_式(2-1)及表達式(2-2)由表達式(3-1)及表達式(3-2)來表達此時門電極與源極區(qū)域S之間的電位差VfpVgd。
[0019]VH=VofZV1 (0) (2-1)
[0020]Vs_2=Voff+Vth_2(0) (2-2)
[0021]V1 = V1(Q) (3-1)
[0022]V2 = V2(O) (3-2)[0023]如果在此種狀態(tài)下開始發(fā)光操作，則由表達式(4-1)及表達式(4-2)來表達驅動晶體管Tr2至發(fā)光部EL的漏極電流Ids ;然而，根據表達式(3-1)及表達式(3-2)，漏極電流Ids的值為0，換言之，閾值電壓的變化(即Vtlri (0)及Vth_2 (0)的變化)被校正(抵消)。應注意，“ U ”表示驅動晶體管Tr2的有效遷移率。
[0024]Ids-1 = k.U ? [VgH-Vth-JO)]2 (4-1)
[0025]Ids_2 = k* U * [Vgs_2_Vth_2(0)]2 (4-2)
[0026]當
[0027]L:溝道長度，[0028]ff:溝道寬度，以及
[0029]Cm:(門極絕緣層的相對介電常數)X (真空介電常數)/ (門極絕緣層的厚度)時，
[0030]k = (I / 2) ? (ff / L) ? C0xo
[0031]在其中產生基板效應的情形中，源極電位(S)在閾值電壓校正處理期間受基板效應影響。由下列表達式(2-1')及表達式(2-2')來表達在閾值電壓校正處理完成時的源極電位⑶。
[0032]Vs_/ =Vt^VtH (Q)+ A Vth_i (2-1')
[0033]\_2' =Vott+Vth_2(0) + AVth_2 (2-2')
[0034]在上述表達式中，A Vtlri及A Vth_2表示由基板效應引起的閾值電壓的變化?？煞謩e基于表達式(2-1')及表達式(2-2')由表達式(3-1')及表達式(3-2')來表達此
時的 Vgs-l、^gs-2。
[0035]V1 = Vtlrf (0) +A Vtlri (3-1')
[0036]Vgs_2 = Vth-2(0) + AVth_2 (3-2')
[0037]如果在此種狀態(tài)下開始發(fā)光操作，則由下列表達式(4-1')及表達式(4-2')來表達驅動晶體管Tr2至發(fā) 光部EL的漏極電流Ids ;然而，與表達式(4-1)及表達式(4-2)不同，漏極電流Ids的值不為0，換言之，閾值電壓的變化未被校正(抵消)。
[0038]Ids^1 = k * U ? [V^-V^ (O)]2
[0039]=k ? U ? [AVtlri]2 (4-1')
[0040]Ids_2 = k ? U ? [Vgs-2_Vth-2(0)]2
[0041]=k ? U ? [AVthJ2 (4-2')
[0042]A Ids=Ids_「Ids_2
[0043]=k ? U ? {[A VthJ2-[AVth_2]2}
[0044]換言之，即使執(zhí)行閾值電壓校正處理，漏極電流Ids也仍然會因基板效應而變化僅A Ids。因此，可以說存在一些問題，這些問題例如像素之間亮度的明顯差異以及屏幕均勻性的損失。

【發(fā)明內容】

[0045]考慮到上述問題，本發(fā)明期望提供一種具有較不易受基板效應影響的構造及結構的發(fā)光元件、一種包括所述發(fā)光元件的顯示器件、以及一種包括所述顯示器件的電子裝置。
[0046]本發(fā)明的實施例涉及一種發(fā)光元件，所述發(fā)光元件包括發(fā)光部及用于驅動所述發(fā)光部的驅動電路，其中
[0047]所述驅動電路至少包括:
[0048](A)驅動晶體管，其為p溝道型場效應晶體管，
[0049](B)圖像信號寫入晶體管，
[0050](C)發(fā)光控制晶體管，以及
[0051](D)電容器，其中，
[0052]所述驅動晶體管、所述圖像信號寫入晶體管及所述發(fā)光控制晶體管中的每一者均設置于n型阱中，所述n型阱形成于p型硅半導體基板中，并且，[0053]所述驅動晶體管的第一源極/漏極區(qū)域電連接至其中形成有所述驅動晶體管的所述n型阱。
[0054]本發(fā)明的另一實施例涉及一種具有多個上述實施例的發(fā)光元件的顯示器件，所述發(fā)光元件以二維矩陣排列。本發(fā)明的又一實施例涉及一種包括上述實施例的顯示器件的電
子裝置。
[0055]在本發(fā)明實施例的發(fā)光元件、本發(fā)明實施例的顯示器件中所包括的發(fā)光元件、以及在本發(fā)明實施例的電子裝置中所包括的發(fā)光元件(在下文中，這些發(fā)光元件被統(tǒng)稱為“本發(fā)明的發(fā)光元件等”)中，作為驅動晶體管的源極/漏極區(qū)域之一的第一源極/漏極區(qū)域電連接至其中形成有所述驅動晶體管的n型阱。在此種構造下，當驅動晶體管的第一源極/漏極區(qū)域的電位升高或其電壓增大時，所述n型阱的電位升高或其電壓增大。因此，可抑制基板效應(也被稱為背柵效應(back gate effect)或基板偏置效應(substrate biaseffect))的發(fā)生，以實現所述驅動電路的穩(wěn)定操作以及抑制顯示器件或電子裝置的功耗的增大。
【專利附圖】

【附圖說明】
[0056]圖1是部分顯示示例I的其中具有驅動電路的發(fā)光元件的示意性剖視圖，所述發(fā)光元件被安裝于顯示器件中或被安裝于設置在電子裝置中的顯示器件中；
[0057]圖2A及圖2B分別是部分顯示示例I及示例2的驅動電路中的驅動晶體管及圖像信號寫入晶體管的抽取部分的示意性剖視圖，所述驅動電路被安裝于顯示器件中或被安裝于設置在電子裝置中的顯示器件中；
[0058]圖3是示例I的3Tr / 2C驅動電路的等效電路圖；
[0059]圖4是用于形成示例I的顯示器件或設置于電子裝置中的顯示器件的電路的概念圖；
[0060]圖5是示意性地圖示根據示例I的驅動電路的操作的時序圖；
[0061]圖6A、圖6B、圖6C及圖6D是示意性地顯示形成示例I的驅動電路的各個晶體管的接通/斷開狀態(tài)等的圖；
[0062]圖7A、圖7B、圖7C、圖7D及圖7E是接續(xù)圖6D示意性地顯示形成示例I的驅動電路的各個晶體管的接通/斷開狀態(tài)等的圖；
[0063]圖8是示例3的4Tr / 2C驅動電路的等效電路圖；
[0064]圖9是示意性地圖示根據示例3的驅動電路的操作的時序圖；
[0065]圖10A、圖10B、圖1OC及圖1OD是示意性地顯示形成示例3的驅動電路的各個晶體管的接通/斷開狀態(tài)等的圖；
[0066]圖11A、圖1 IB、圖1lC及圖1lD是接續(xù)圖1OD示意性地顯示形成示例3的驅動電路的各個晶體管的接通/斷開狀態(tài)等的圖；
[0067]圖12A、圖12B及圖12C是接續(xù)圖1lD示意性地顯示形成示例3的驅動電路的各個晶體管的接通/斷開狀態(tài)等的圖；
[0068]圖13是3Tr / IC驅動電路的等效電路圖；以及
[0069]圖14是現有技術中包括具有三個晶體管及兩個電容器的發(fā)光元件的等效電路圖?！揪唧w實施方式】
[0070]在下文中將參照附圖結合示例來闡述本發(fā)明；然而，本發(fā)明并非僅限于所述示例，且示例中的各種數值及材料是用于說明。將按以下順序進行闡述。
[0071]1.本發(fā)明的發(fā)光元件、顯示器件及電子裝置的概述
[0072]2.示例I (本發(fā)明的發(fā)光元件、顯示器件及電子裝置。3Tr / 2C驅動電路)
[0073]3.示例2 (示例I的變化例)
[0074]4.示例3 (示例I或2的變化例，4Tr / 2C驅動電路)等
[0075][本發(fā)明的發(fā)光元件、顯示器件及電子裝置的概述]
[0076]本發(fā)明的發(fā)光元件等包括驅動晶體管、圖像信號寫入晶體管、發(fā)光控制晶體管及電容器，其中，
[0077]所述驅動晶體管具有:
[0078](A-1)第一源極/漏極區(qū)域，其連接至發(fā)光控制晶體管的第二源極/漏極區(qū)域；
[0079](A-2)第二源極/漏極區(qū)域，其連接至發(fā)光部；以及
[0080](A-3)門電極，其連接至所述圖像信號寫入晶體管的第二源極/漏極區(qū)域，且所述門電極也連接至所述電容器的第二端部以形成第一節(jié)點，
[0081]所述圖像信號寫入晶體管具有:
[0082](B-1)第一源極/漏極區(qū)域，其連接至數據線；以及
[0083](B-2)門電極，其連接至掃描線，
[0084]所述發(fā)光控制晶體管具有:
[0085](C-1)第一源極/漏極區(qū)域，其連接至電流供應線；以及
[0086](C-2)門電極，其連接至發(fā)光控制線，以及
[0087]所述電容器具有連接至第二電流供應線的第一端部。
[0088]根據本發(fā)明優(yōu)選實施例的發(fā)光元件等還包括:
[0089]第二電容器，以及
[0090]所述電容器的所述第一端部通過所述第二電容器連接至第二電流供應線，且所述第一端部也連接至所述驅動晶體管的所述第一源極/漏極區(qū)域及所述發(fā)光控制晶體管的所述第二源極/漏極區(qū)域。
[0091]在根據本發(fā)明上述優(yōu)選實施例的發(fā)光元件等中，為方便起見，將其中形成有驅動晶體管的n型阱稱為“第一阱”，將其中形成有圖像信號寫入晶體管的n型阱稱為“第二阱”，以及將其中形成有發(fā)光控制晶體管的n型阱稱為“第三阱”。盡管在本說明書中圖像信號寫入晶體管形成于第二阱中，然而優(yōu)選地，第二阱在所有發(fā)光元件中均處于相同電位。有時，為方便起見，將電流供應線稱為“第一電流供應線”，并將電流供應單元稱為“第一電流供應單元”。
[0092]在根據本發(fā)明實施例的顯示器件或安裝于電子裝置中的顯示器件中，第一電流供應線連接至第一電流供應單元，第二電流供應線連接至第二電流供應單元，數據線連接至圖像信號輸出電路，掃描線連接至掃描電路，且發(fā)光控制線連接至發(fā)光控制晶體管控制電路。所述第一電流供應單元、圖像信號輸出電路、掃描電路及發(fā)光控制晶體管控制電路、或這些組件及第二電流供應單元通常包括在顯示器件中。第一電流供應線及第二電流供應線可被制成一條公共線，且第一電流供應單元及第二電流供應單元也可被制成單個電流供應單元。
[0093]驅動電路包括至少三個晶體管及一個電容器；然而，更具體而言，所述驅動電路可為:
[0094](A)包括三個晶體管(驅動晶體管、圖像信號寫入晶體管及發(fā)光控制晶體管)及一個電容器的驅動電路(被稱為“3Tr / IC驅動電路”)，
[0095](B)包括三個晶體管(驅動晶體管、圖像信號寫入晶體管及發(fā)光控制晶體管)及兩個電容器的驅動電路(被稱為“3Tr / 2C驅動電路”)，或者
[0096](C)包括四個晶體管(驅動晶體管、圖像信號寫入晶體管、發(fā)光控制晶體管及第二發(fā)光控制晶體管)及兩個電容器的驅動電路(被稱為“4Tr / 2C驅動電路”)，此外，所述驅動電路可為4Tr / IC驅動電路、5Tr / 2C驅動電路或5Tr / IC驅動電路。此外，發(fā)光部具體而言可為有機電致發(fā)光部(有機EL發(fā)光部)。驅動晶體管的第一源極/漏極區(qū)域與第一阱彼此電連接。更具體而言，例如，n型連接區(qū)域設置于第一阱的表面區(qū)域中，連接區(qū)域與驅動晶體管的第一源極/漏極區(qū)域直接相互接觸或通過導電材料層而接觸?；蛘撸B接區(qū)域與驅動晶體管的第一源極/漏極區(qū)域可通過接觸孔、布線等而彼此電連接。
[0097]根據本發(fā)明實施例的顯示器件或安裝于電子裝置中的顯示器件可具有用于顯示所謂單色圖像的構造，或具有一個像素具有多個子像素的構造，具體而言，一個像素具有三個子像素:紅光發(fā)射子像素、綠光發(fā)射子像素及藍光發(fā)射子像素。另外，像素可具有子像素集合，所述子像素集合包括這三種子像素及一種或多種子像素(例如包括發(fā)出用于提高亮度的白色光的子像素的子像素集合、包括發(fā)出用于擴大色彩再現范圍的互補色光的子像素的子像素集合、包括發(fā)出用于擴大色彩再現范圍的黃色光的子像素的子像素集合、或包括發(fā)出用于擴大色彩再現范圍的黃色光及青色光的子像素的子像素集合)。
[0098]在根據本發(fā)明實施例的顯示器件或安裝于電子裝置中的顯示器件中，各種電路(例如第一電流供應單元、第二電流供應單元、圖像信號輸出電路、掃描電路及發(fā)光控制晶體管控制電路)、各種布線(例如第一電流供應線、第二電流供應線、數據線、掃描線及發(fā)光控制線)及發(fā)光部可具有共同的構造或結構。具體而言，例如，作為有機EL發(fā)光部的發(fā)光部可形成有例如第一電極(例如陽極電極)、有機材料層(其中例如堆疊有空穴傳輸層、發(fā)光層及電子傳輸層的層)、第二電極(例如陰極電極)等。形成驅動電路的電容器及第二電容器可形成有一個電極、另一電極及介于這些電極之間的介電層(絕緣層)。形成驅動電路的晶體管形成于硅半導體基板上方，且發(fā)光部隔著絕緣中間層形成于例如用于形成驅動電路的晶體管上方。電容器及第二電容器通常也隔著絕緣中間層形成于用于形成驅動電路的晶體管上方。驅動晶體管的第二源極/漏極區(qū)域通過例如接觸孔而連接至用于形成發(fā)光部的第一電極。
[0099]示例 I
[0100]示例I涉及根據本發(fā)明實施例的一種發(fā)光元件、一種顯示器件及一種電子裝置，具體而言，涉及一種有機EL顯示器件及一種設置有所述有機EL顯示器件的電子裝置。在下文中，示例的顯示器件或安裝于示例的電子裝置中的顯示器件有時被共同簡稱為“示例的顯示器件”。圖1是部分地表示示例I的其中具有驅動電路的發(fā)光元件的示意性剖視圖，所述發(fā)光元件被安裝于顯示器件中或被安裝于設置在電子裝置中的顯示器件中。圖2A是部分地表示用于形成驅動電路的驅動晶體管及圖像信號寫入晶體管的抽取部分的示意性剖視圖。圖3是示例I的顯示器件中的包括驅動電路的發(fā)光元件的等效電路圖(此示例的驅動電路是具有三個晶體管TRd,v、TRsig及TRa e以及兩個電容器C1及C2的3Tr / 2C驅動電路)。圖4是形成顯示器件的電路的概念圖。為簡化附圖，通過混合沿不同的垂直虛擬平面所截取的顯示器件剖視圖來制成圖1的示意性局部剖視圖。
[0101]示例I的顯示器件包括多個以二維矩陣排列的示例I的發(fā)光元件I。發(fā)光元件I中的每一者均包括發(fā)光部(具體為有機EL發(fā)光部)ELP及用于驅動發(fā)光部ELP的驅動電路。顯示器件具有以二維矩陣排列的NXM個像素。一個像素具有三個子像素(用于發(fā)出紅光的紅光發(fā)射子像素、用于發(fā)出綠光的綠光發(fā)射子像素、以及用于發(fā)出藍光的藍光發(fā)射子像素)。示例I的電子裝置包括示例I的顯示器件。
[0102]如圖4中的概念電路圖所示,示例I的顯示器件包括:
[0103](a)第一電流供應單元101 ；
[0104](b)第二電流供應單元102 ；
[0105](C)掃描電路 103;
[0106](d)發(fā)光控制晶體管控制電路104 ;以及
[0107](e)圖像信號輸出電路105 ;并且還包括:
[0108](f)總計NXM個以二維矩陣排列的發(fā)光元件1，在第一方向上為N個發(fā)光元件1，且在不同于第一方向的第二方向(具體為垂直于第一方向的方向)上為M個發(fā)光兀件I;
[0109](g)連接至第一電流供應單元101并沿第一方向延伸的M條電流供應線(第一電流供應線CSL1)；
[0110](h)連接至第二電流供應單元102并沿第一方向延伸的M條第二電流供應線CSL2 ；
[0111](i)連接至掃描電路103并沿第一方向延伸的M條掃描線SCL;
[0112](i)連接至發(fā)光控制晶體管控制電路104并沿第一方向延伸的M條發(fā)光控制線CLae;以及
[0113](k)連接至圖像信號輸出電路105并沿第二方向延伸的N條數據線DTL。
[0114]在圖4中，為簡化附圖，由單條線表示第一電流供應線CSL1及第二電流供應線CSL2。盡管在圖4中顯示有3X3個發(fā)光元件1，然而此僅用于圖示。第一電流供應單元101、第二電流供應單元102、掃描電路103以及發(fā)光控制晶體管控制電路104可分別設置于第一電流供應線CSL1、第二電流供應線CSL2、掃描線SCL及發(fā)光控制線CLa e的一端或兩端上。
[0115]在示例I的發(fā)光元件I中，驅動電路至少包括:
[0116](A)驅動晶體管TRdct，其為p溝道型場效應晶體管；
[0117](B)圖像信號寫入晶體管TRsig，其為p溝道型場效應晶體管；
[0118](C)發(fā)光控制晶體管TRa c,其為p溝道型場效應晶體管；以及
[0119](D)電容器(在下文中，為方便起見，所述電容器被稱為“第一電容器C/’)。
[0120]驅動晶體管TIVv、圖像信號寫入晶體管TRsig以及發(fā)光控制晶體管TRa c分別設置于n型阱中，所述n型阱形成于p型硅半導體基板10中。如上所述，這些晶體管是p溝道型M0SFET。驅動晶體管TRdct設置于第一阱11中，圖像信號寫入晶體管TRsig設置于第二阱12中，且發(fā)光控制晶體管TRa c設置于第三阱(圖未示出)中。[0121]作為驅動晶體管TRdct的源極/漏極區(qū)域之一，源極/漏極區(qū)域23 (第一源極/漏極區(qū)域)電連接至其中形成有驅動晶體管1&?的11型阱(第一阱11)。具體而言，如圖1及圖2A所示，n+型連接區(qū)域25設置于第一阱11的表面區(qū)域中。連接區(qū)域25與驅動晶體管TRltev的源極/漏極區(qū)域23通過接觸孔70、布線等(具體而言，作為電容器C1的電極之一的電極41 (第一電極))而彼此電連接。
[0122]第一電容器C1 (在圖1中被圓圈包圍)包括電極(一個端或第一端)41、電極(另一端或第二端)42及介于電極41與電極42之間的介電層(絕緣層)43。
[0123]第二阱12在所有發(fā)光元件I中均處于相同電位。具體而言，第二阱12通過硅半導體基板10而被設定為處于預定電位(所述預定電位是基板電位，例如為驅動電路中所用的最高電位)。第三阱也通過硅半導體基板10被設定為處于預定電位(所述預定電位是基板電位，例如為驅動電路中所用的最高電位)。形成發(fā)光元件I的驅動晶體管TRltev、圖像信號寫入晶體管TRsig及發(fā)光控制晶體管TRa e被隔離區(qū)域14環(huán)繞。
[0124]如圖3所示,示例I的發(fā)光元件I的驅動晶體管TRdct具有:
[0125](A-1)作為驅動晶體管TRltev的源極/漏極區(qū)域之一的源極/漏極區(qū)域23(第一源極/漏極區(qū)域)，其連接至發(fā)光控制晶體管TRa e的源極/漏極區(qū)域37 (第二源極/漏極區(qū)域)；
[0126](A-2)作為驅動晶體管TRltev的另一源極/漏極區(qū)域的源極/漏極區(qū)域24(第二源極/漏極區(qū)域)，其連接至發(fā)光部ELP ；以及
[0127](A-3)門電極21，其連接至圖像信號寫入晶體管TRsig的源極/漏極區(qū)域34(第二源極/漏極區(qū)域)，還連接至第一電容器C1的端部42以形成第一節(jié)點ND115
[0128]圖像"[目號與入晶體管TRsig具有:`[0129](B-1)作為圖像信號寫入晶體管TRsig的源極/漏極區(qū)域之一的源極/漏極區(qū)域33 (第一源極/漏極區(qū)域)，其連接至數據線DTL ；以及
[0130](B-2)門電極31，其連接至掃描線SCL。
[0131]發(fā)光控制晶體管TRei^具有:
[0132](C-1)作為發(fā)光控制晶體管TRa e的源極/漏極區(qū)域之一的源極/漏極區(qū)域36 (第一源極/漏極區(qū)域)，其連接至第一電流供應線CSL1 ；以及
[0133](C-2)門電極35，其連接至發(fā)光控制線CLa c。
[0134]第一電容器C1的端部41連接至第二電流供應線CSL2。
[0135]此外，示例I的發(fā)光元件I包括第二電容器C2，且第一電容器C1的端部41通過第二電容器C2而連接至第二電流供應線CSL2，第一電容器C1的端部41還連接至驅動晶體管TRnrv的源極/漏極區(qū)域23及發(fā)光控制晶體管TRa。的源極/漏極區(qū)域37。換言之，第二電容器C2的一個端部連接至第二電流供應線CSL2，且第二電容器(:2的另一端部連接至第一電容器C1的端部41。
[0136]圖像信號輸出電路105在圖像信號(驅動信號或亮度信號)Vsig與預定參考電位Vofs之間進行切換，并提供圖像信號Vsig與預定參考電位Vtjfs其中之一至數據線DTL。此外，第一電流供應單元101提供固定電位V。。至第一電流供應線CSL1，類似地，第二電流供應單元102提供固定電位Ncc至第二電流供應線CSL2。此外，掃描電路103連續(xù)提供掃描信號至掃描線SCL。發(fā)光控制晶體管控制電路104連續(xù)提供發(fā)光控制信號至發(fā)光控制線CLa。。[0137]如圖1所示，驅動晶體管TRltev的源極/漏極區(qū)域23(具體而言，在示例I中在發(fā)光部ELP發(fā)光時用作源極區(qū)域23的源極/漏極區(qū)域。此適用于下文中的說明)通過接觸孔70連接至第一電容器C1的電極41，還連接至發(fā)光控制晶體管TRa c的源極/漏極區(qū)域37(圖1中未示出)。源極/漏極區(qū)域24(具體而言，在示例I中在發(fā)光部ELP發(fā)光時用作漏極區(qū)域24的源極/漏極區(qū)域。此適用于下文中的說明)通過另一接觸孔及接觸焊盤71連接至發(fā)光部(有機EL發(fā)光部)ELP的第一電極51。門電極21通過又一接觸孔及接觸焊盤72連接至第一電容器C1的電極42以形成第一節(jié)點ND1,門電極21還連接至圖像信號寫入晶體管TRsig的源極/漏極區(qū)域34 (具體而言，在示例I中在圖像信號被寫入時用作漏極區(qū)域34的源極/漏極區(qū)域。此適用于下文中的說明)。
[0138]此外，如圖1所示，圖像信號寫入晶體管TRsig的源極/漏極區(qū)域33 (具體而言，在示例I中在圖像信號被寫入時用作源極區(qū)域33的源極/漏極區(qū)域。此適用于下文中的說明)通過另一接觸孔及接觸焊盤73以及數據線DTL連接至圖像信號輸出電路105。門電極31通過另一接觸孔及接觸焊盤74以及掃描線SCL連接至掃描電路103。
[0139]在圖1中，附圖標記14指代隔離區(qū)域，而附圖標記22、32指代門極絕緣層。設置接觸孔及接觸焊盤71、72、73、74是為了不與沿第一方向延伸的掃描線SCL及第一電流供應線CSL1發(fā)生短路。圖1表示此種狀態(tài)。
[0140]或者，換言之，示例I的顯示器件包括多個發(fā)光元件1，發(fā)光元件I均包括發(fā)光部ELP及用于驅動發(fā)光部ELP的驅動電路，其中所述驅動電路至少包括:
[0141]電容器C1;
[0142]驅動晶體管TRdct，其為p溝道型M0SFET，并基于電容器C1中所存儲的圖像信號(驅動信號或亮度信號)Vsig來驅動發(fā)光部ELP ；
[0143]圖像信號寫入晶體管TRsig,其為p溝道型M0SFET，并將圖像信號Vsig存儲于電容器C1中；以及
[0144]發(fā)光控制晶體管TRa。，其為p溝道型M0SFET，并控制發(fā)光部ELP的發(fā)光狀態(tài)，
[0145]驅動晶體管TRtov，其形成于第一 n型阱11中，第一 n型阱11形成于D型硅半導體基板10上，
[0146]圖像信號寫入晶體管TRsig,其形成于第二 n型阱12中，第二 n型阱12形成于p型硅半導體基板10上，
[0147]發(fā)光控制晶體管TRa c,其形成于第三n型阱中，所述第三n型阱形成于p型硅半導體基板10上，以及
[0148]驅動晶體管TRltev的源極/漏極區(qū)域23電連接至第一阱11。
[0149]設置于硅半導體基板10上的驅動晶體管TRtav、圖像信號寫入晶體管TRsig及發(fā)光控制晶體管TRa圖1中未示出)被絕緣中間層61覆蓋。第一電容器C1的電極41及介電層(絕緣層)43形成于絕緣中間層61上，且第一電容器C1的電極42形成于介電層(絕緣層)43上。此外，絕緣中間層62形成于介電層(絕緣層)43及第一電容器C1的電極42上方，且掃描線SCL形成于絕緣中間層62上。絕緣中間層63形成于絕緣中間層62及掃描線SCL上方，且數據線DTL形成于絕緣中間層63上。絕緣中間層64形成于絕緣中間層63及數據線DTL上方，且第一電流供應線CSL1、第二電流供應線CSL2(圖1中未示出)及發(fā)光控制線CLa c(圖1中未示出)形成于絕緣中間層64上。絕緣中間層65形成于絕緣中間層64、第一電流供應線CSL1、第二電流供應線CSL2及發(fā)光控制線CLa e上方，且用于形成發(fā)光部ELP的第一電極51形成于絕緣中間層65上。此外，在底部具有開口的絕緣中間層66形成于絕緣中間層65及第一電極51上方,第一電極51通過所述開孔而暴露,用于形成發(fā)光部ELP的空穴傳輸層、發(fā)光層、電子傳輸層(具有這些層組成的多層式結構的有機材料層52)及第二電極53形成于絕緣中間層66及第一電極51上方,且絕緣層67形成于第二電極53上。玻璃板(圖未示出)隔著粘合層(圖未示出)接合至絕緣層67上。在某些情形中，無需對有機材料層52及第二電極53執(zhí)行圖案化。掃描線SCL、數據線DTL、第一電流供應線CSL1、第二電流供應線CSL2及發(fā)光控制線CLa。的堆疊順序并非僅限于上述順序，且這些線基本上可以任意期望的順序堆疊。第二電極53連接至被施加預定陰極電壓VMth的地線。在圖3中，符號Ca指代發(fā)光部ELP的寄生電容。
[0150]上述發(fā)光元件I可通過常用方法制造，也可使用常用材料制造。
[0151]當數據線DTL處于參考電位Nofs時，掃描電路103輸出掃描信號至掃描線SCL，以對驅動晶體管TRdct的閾值電壓Vth執(zhí)行校正處理(閾值電壓校正處理)。當數據線DTL處于圖像信號Vsig時，掃描電路103輸出掃描信號至掃描線SCL以執(zhí)行圖像信號寫入處理，以將圖像信號Vsig寫入至第一電容器C1，并執(zhí)行遷移率校正處理，以校正驅動晶體管TRdct的遷移率U的變化。在圖像信號Vsig被寫入第一電容器C1之后，發(fā)光控制晶體管控制電路104輸出發(fā)光控制信號至發(fā)光控制線CLa e以使發(fā)光部ELP發(fā)光。
[0152]將參照圖5所示的時序圖及圖6A、圖6B、圖6C、圖6D及圖7A、圖7B、圖7C、圖7D、
圖7E所示意性圖示的驅動電路的操作來闡述示例I的發(fā)光元件I的操作。在本說明中，將時刻T1?時刻T9設定為一個場的時段。時序圖沿時間軸T表示饋送至掃描線SCL及發(fā)光控制線CLa。的掃描信號及發(fā)光控制信號的波形，還表示驅動晶體管TRltev的門電極21處的電位[門極電位(G)]及源極區(qū)域23處的電位[源極電位(S)]的變化。時序圖還表示饋送至數據線DTL的圖像信號Vsig及參考電位Vtjfs的波形。就圖像信號而言，圖像信號Vsig及參考電位Vtjfs交替在一個水平掃描時段(1H時段)內進行切換。由于圖像信號寫入晶體管TRsig及發(fā)光控制晶體管TRa e是p溝道型M0DFET，因此這些晶體管在掃描信號及發(fā)光控制信號處于低電平(L)時處于接通狀態(tài)，而在所述信號處于高電平(H)時處于斷開狀態(tài)。
[0153]基于線序來驅動形成各個像素的發(fā)光元件。具體而言，同時驅動排列于第m行
(m=l、2、3、......、M)中的用于形成N個像素(3XN個子像素)中的各個像素的發(fā)光元件。
換言之，形成一行的發(fā)光元件是否發(fā)光的時序是通過將所述元件所屬的行視為一個單元來進行控制的。用于將圖像信號寫入至形成每一行的每一像素的處理可為用于將圖像信號同時寫入至全部像素的處理(同時寫入處理)、或用于將圖像信號依序寫入至每一像素的處理(依序寫入處理)?？煽紤]發(fā)光元件及驅動電路的構造來適當選擇任一種信號寫入處理。有時可執(zhí)行各種處理(下文中所述的閾值電壓校正處理、圖像信號寫入處理以及遷移率校正處理)，直至排列于第m行中的每一發(fā)光兀件的水平掃描時段(第m水平掃描時段)結束為止。需要在第m水平掃描時段內完成圖像信號寫入處理及遷移率校正處理。相比之下，可根據發(fā)光元件及驅動電路的類型而在第m水平掃描時段之前執(zhí)行閾值電壓校正處理及閾值電壓校正處理的準備處理。在上述處理全部完成之后，驅動用于形成排列于第m行中的發(fā)光元件的發(fā)光部，以使其發(fā)光?？稍谏鲜鎏幚砣客瓿芍蠡蛟诶^上述處理完成之后的預定時段(例如對于預定數目的行的水平掃描時段)之后，立即驅動發(fā)光部以使其發(fā)光?？筛鶕@示器件的規(guī)格、發(fā)光元件及驅動電路的構造等來適當地設定所述預定時段。
[0154][在時刻T1之前]
[0155]在一個場開始的時刻T1之前，圖像信號寫入晶體管TRsig處于斷開狀態(tài)，而發(fā)光控制晶體管TRa c處于接通狀態(tài)。由于驅動晶體管TRdct通過處于接通狀態(tài)的發(fā)光控制晶體管TRa c連接至第一電流供應單元101，因此漏極電流I，ds根據驅動晶體管TRdct的門電極/源極區(qū)域電位差Vgs(在下文中有時被簡稱為“電位差Vgs”)而被提供至發(fā)光部ELP。因此，發(fā)光部ELP在時刻Tl之前的階段中發(fā)光(參見圖6A)。
[0156][時刻T1]
[0157]在時刻T1處，發(fā)光控制線CLa e的電位從低電平改變至高電平(參見圖6B)。此種改變使發(fā)光控制晶體管TRa。進入斷開狀態(tài)，以將驅動晶體管TRltev從第一電流供應單元101斷開，從而使發(fā)光部ELP進入不發(fā)光狀態(tài)。
[0158][時刻T2]
[0159]隨后，在時刻T2處，發(fā)光控制線CLa e的電位從高電平改變至低電平(參見圖6C)。此種改變使發(fā)光控制晶體管TRa e進入接通狀態(tài)。因此，驅動晶體管TRdct的源極電位(S)升高至電位Vcc。隨著源極電位⑶升高至電位Vcc，驅動晶體管TRtov的門極電位(G)也向上移動。
[0160][時刻T3]
[0161]在時刻T3處，數據線DTL處于參考電位V&。接著，掃描線SCL的電位改變至低電平，以使圖像信號寫入晶體管TRsig進入接通狀態(tài)(參見圖6D)。因此，驅動晶體管TRltev的門極電位(G)變?yōu)閰⒖茧娢籚&。在此階段，驅動晶體管TRltev具有充分大于驅動晶體管TRdct的閾值電壓Vth的電位差 Vgs (Vcc-Vofs)，因此，驅動晶體管TRltev進入接通狀態(tài)。應注意，參考電壓Vtjfs被設定為滿足(Va-Vtjfs)MVthU然而，在此種狀態(tài)中，不期望的電流會流入至發(fā)光部ELP中。為防止出現此種情況，優(yōu)選地盡可能縮短從時刻T3~時刻T4的時段，還優(yōu)選地將IU的值設定為略大于IVtjfsI值的值。從時刻T2~超過時刻Tg的時段是用于校正閾值電壓的準備時段。在準備時段期間，驅動晶體管TRltev的源極區(qū)域23及門電極21的電位被分別重置為V。。及V—。
[0162][時刻T4]
[0163]在時刻T4處，發(fā)光控制線CLa。的電位改變至高電平，以使發(fā)光控制晶體管TRa。進入斷開狀態(tài)。另一方面，圖像信號寫入晶體管TRsig保持處于接通狀態(tài)(參見圖7A)。因此，存儲于第一電容器C1及第二電容器C2中的電荷通過驅動晶體管TRltev及發(fā)光部ELP而被釋放。接著，在驅動晶體管TRltev的門極電位(G)固定于VtjfsW，將驅動晶體管TRltev從第一電流供應單元101斷開，因此，驅動晶體管TRltev的源極電位(S)降低。最后，在驅動晶體管丁1^?被斷開時(即源極電位⑶到達(Vtjf^lVthI)時)的時間點處，電流不再流至驅動晶體管TRtav。當驅動晶體管TRdct被斷開時，源極區(qū)域23與門電極21之間產生恰好等于驅動晶體管TRdct的閾值電壓Vth的電位差Vgs。此電位差被保持于連接在驅動晶體管TRltev的源極區(qū)域23與門電極21之間的第一電容器C1中。
[0164][時刻T5]
[0165]在時刻T5處，掃描線SCL的電位改變至高電平，以使圖像信號寫入晶體管TRsig進入斷開狀態(tài)(參見圖7B)。當晶體管1&?的門電極21被從數據線DTL斷開時，閾值電壓校正處理完成。如上所述，從時刻T4~時刻T5的時段是閾值電壓校正處理的時段。
[0166][時刻T6]
[0167]在時刻T6處，掃描線SCL的電位改變至低電平，以使圖像信號寫入晶體管TRsig進入接通狀態(tài)(參見圖7C)。此時，數據線DTL的電位從參考電壓Vtjfs改變至圖像信號％&。因此，驅動晶體管TRltev的門極電位(G)變?yōu)閂Sig?；谟傻谝浑娙萜鰿1與第二電容器C2之間的電容比所確定的耦合，驅動晶體管1&?的電位差Vgs由以下等式(A)來表達。在本說明中，“cs”表不第一電容器C1的電容值,且“Csub”表不第二電容器C2的電容值。
[0168]Vgs = Vth| +Vg^ (A)
[0169]其中
[0170]V = (Vofs-Vsig) (Csub / (Cs+Csub)}
[0171][時刻T7]
[0172]隨后，在時刻T7處，掃描線SCL的電位改變至高電平，以使圖像信號寫入晶體管TRsig進入斷開狀態(tài)，從而完成圖像信號Vsig的寫入處理。換言之，在從時刻T6~時刻T7的短時段中執(zhí)行用于將圖像信號Vsig寫入至驅動晶體管TRdct的門極電位(G)的圖像信號寫入處理，在所述短時段中圖像信號寫入晶體管TRsig處于接通狀態(tài)。通過此處理，驅動晶體管TRnrv處的電位差Vgs變?yōu)?Vth+VSig)。應注意，此值在Vtjfs為0伏特時有效。
[0173]在從時刻T6~時刻T7的圖像信號寫入時段期間，驅動晶體管TRltev的遷移率U同時被校正。所校正的遷移率在時序圖中表達為AV。具體而言，驅動晶體管1&?的門極電位(G)在圖像信號寫入時段期間為Vsig ;然而，電流在同一時間流經驅動晶體管TRltev,因此源極電位⑶也改變A V。確切地說，驅動晶體管TRltev處的電位差Vgs為(Vth+VSig_AV)。變`化A V準確地沿抵消驅動晶體管TRdct處的遷移率y變化的方向進行作用。具體而言，當驅動晶體管TRltev的遷移率U相對大時，A V大，但電位差Vgs相應地變小，從而可抑制遷移率U的影響。反之，當驅動晶體管TRltevW遷移率y為小時，因為AV小，所以電位差Vgs不會變得如此小。因此，電位差Vgs根據遷移率y的大小而變化，以平衡遷移率U的變化。用于校正遷移率的時間⑴很短(例如幾微秒)。遷移率校正后的電流值Ids由下列等式(B)來表達。
[0174]Ids = k ? U [Vgs' / {l+(Vgs' ? k ? u ? t / (Cs+Csub))} (B)
[0175][時刻T8]
[0176]在時刻T8處，發(fā)光控制線CLa。的電位改變至低電平，以使發(fā)光控制晶體管TRa。進入接通狀態(tài)。因此，使驅動晶體管TRltev的源極區(qū)域23與第一電流供應單元101連接，此又使得開始將電流供應至驅動晶體管TRltev,從而使發(fā)光部ELP開始發(fā)光。由于驅動晶體管TRtov的門極電位(G)也因此刻的自舉效應(bootstrap effect)而升高，因此第一電容器C1處所保持的電位差Vgs保持為(VSig+Vth_ A V)的值。
[0177]此刻漏極電流匕與電位差Vgs之間的關系可由如上所述的表達式(4-1)及表達式(4-2)表達。由于作為驅動晶體管TRltev的源極/漏極區(qū)域之一的源極/漏極區(qū)域23電連接至第一阱11，因此不會發(fā)生由上述基板效應引起的閾值電壓的改變，且閾值電壓的變化最終會被校正(抵消)。簡言之，欲被供應至發(fā)光部ELP的漏極電流Ids基本上通過圖像信號Vsig來確定，而非取決于驅動晶體管TRltev的閾值電壓Vth。換言之，發(fā)光部ELP發(fā)出具有對應于圖像信號Vsig的亮度的光。[0178][時刻T9]
[0179]最后到達時刻T9，發(fā)光控制線CLa e的電位改變至高電平，以使發(fā)光控制晶體管TRa e進入斷開狀態(tài)，從而結束發(fā)光并完成一個場。隨后過渡至下一個場，以再次重復閾值電壓校正處理、圖像信號寫入處理、遷移率校正處理及發(fā)光操作。
[0180]在根據示例I的顯示器件中，作為形成驅動電路的驅動晶體管的源極/漏極區(qū)域之一的第一源極/漏極區(qū)域電連接至第一阱。由于此種構造，當驅動晶體管的第一源極/漏極區(qū)域的電位升高或其電壓增大時，第一阱的電位也升高或其電壓增大。因此，可抑制基板效應的發(fā)生，以實現驅動電路的穩(wěn)定操作，并抑制顯示器件功耗的增大。由于驅動晶體管的第一源極/漏極區(qū)域與第一阱彼此電連接，因此發(fā)光部ELP的劣化會引起發(fā)光部ELP的1-V特性的劣化。因此，即使當第一電極的電位升高時，也不會出現問題。此外，施加至驅動晶體管TI^v的電壓振幅的最大值約為(Vee-Veath)，具體為約10伏特，所述最大值足夠小，以確保驅動晶體管TRltev的耐受電壓具有充分的余裕。
[0181]示例2
[0182]示例2是示例I的變化例。圖2B是部分地表示在示例2的顯示器件中，用于形成驅動電路的驅動晶體管TRltev及圖像信號寫入晶體管TRsig的抽取部分的示意性剖視圖。與示例I相似，在示例2中，n+型導電型的連接區(qū)域25設置于第一阱11的表面區(qū)域上。示例2與示例I的不同之處在于，導電材料層26(具體為金屬硅化物層)形成于連接區(qū)域25及源極區(qū)域23的表面上方。在此種構造下，可將作為驅動晶體管TRltev的源極/漏極區(qū)域之一的第一源極/漏極區(qū)域(源極區(qū)域23)可靠地電連接至第一阱11。
[0183]導電材料層26的具體形成方法是自對準硅化物工藝(Self-alignedSiliCIDE(SALICIDE)proces`s)。具體而言，在形成驅動晶體管TRltev的門極絕緣層22、形成門電極21、通過離子注入形成源極/漏極區(qū)域23、24、通過離子注入形成連接區(qū)域25、以及形成門極側壁28、38之后，在整個表面上形成金屬層(例如鈷(cobalt)層)。隨后執(zhí)行的熱處理在硅半導體基板10中的硅原子與金屬層中的金屬原子之間引起反應以形成金屬硅化物層。從而形成導電材料層26。此時也可在門電極21的頂面上形成金屬硅化物層。接著，將不與硅原子反應的金屬層移除，并使金屬硅化物層退火以穩(wěn)定金屬硅化物層。這樣，可獲得能可靠地電連接驅動晶體管TRltev的第一源極/漏極區(qū)域(源極區(qū)域23)及第一阱11的導電材料層26。示例3
[0184]示例3是示例I或示例2的變化例。圖8是在示例3的顯示器件中包括驅動電路的發(fā)光兀件的等效電路圖(此不例的驅動電路是具有四個晶體管TRto|rTRSig、TREL—c、TREl—c_2及兩個電容器CpC2的4Tr / 2C驅動電路)。示例3的驅動電路具有與示例I或示例2的驅動電路相同的構造及結構，不同之處在于示例3的驅動電路包括第二發(fā)光控制晶體管TREu—2。在示例3中，第二發(fā)光控制晶體管TRa e 2具有:連接至第二發(fā)光控制線CLa e 2的門電極；作為源極/漏極區(qū)域之一的第一源極/漏極區(qū)域，其連接至驅動晶體管TRdct的第二源極/漏極區(qū)域(漏極區(qū)域24)；以及作為另一源極/漏極區(qū)域的第二源極/漏極區(qū)域，其具有電位Vss。第二發(fā)光控制線CLa t2連接至發(fā)光控制晶體管控制電路104。
[0185]將參照圖9所顯示的時序圖以及圖10A、圖10B、圖10C、圖10D、圖11A、圖11B、圖11C、圖1lD及圖12A、圖12B、圖12C所示意性圖示的驅動電路的操作，來闡述示例3的發(fā)光元件的操作。[0186][在時刻^之前]
[0187]在一個場開始的時刻h之前，圖像信號寫入晶體管TRsig及第二發(fā)光控制晶體管TRel c 2處于斷開狀態(tài)，而發(fā)光控制晶體管TRa c處于接通狀態(tài)。由于驅動晶體管TRltev通過處于接通狀態(tài)的發(fā)光控制晶體管TRa c而連接至第一電流供應單元101，因此漏極電流I，ds根據驅動晶體管TRtov的電位差Vgs而被提供至發(fā)光部ELP。因此，發(fā)光部ELP在時刻tl之前的階段中發(fā)光(參見圖10A)。
[0188][時刻tj
[0189]在時刻h處，發(fā)光控制線CLa。的電位從低電平改變至高電平(參見圖10B)。此種改變使發(fā)光控制晶體管TRa。進入斷開狀態(tài)，以將驅動晶體管TRltev從第一電流供應單元101斷開，從而使發(fā)光部ELP進入不發(fā)光狀態(tài)。
[0190][時刻t2]
[0191]隨后，在時刻t2處，第二發(fā)光控制線CLa。2的電位從高電平改變至低電平(參見圖10C)。此種改變使第二發(fā)光控制晶體管TRa e 2進入接通狀態(tài)。因此，發(fā)光部ELP的第一電極(陽極電極)51的電位變?yōu)閂ss。
[0192][時刻t3]
[0193]在隨后的時刻t3處，數據線DTL的電位變?yōu)閂tjfs。
[0194][時刻t4]
[0195]在隨后的時刻t4處，發(fā)光控制線CLa e的電位從高電平改變至低電平(參見圖10D)。因此，與驅動晶體管TRdct的電位差Vgs相對應的電流流經驅動晶體管TRDct。由于第二發(fā)光控制晶體管TRa t2處于接通狀態(tài)，因此發(fā)光部ELP的陽極電位仍處于電位Vss。在示例3中，電位Vss被設定成滿足條件WyVm+V。-。因此，將反向偏壓施加至發(fā)光部ELP并使發(fā)光部ELP保持處于不發(fā)光狀態(tài)。接著，流經驅動晶體管TRdct的電流進一步流至第二發(fā)光控制晶體管TRa t2中。
[0196][時刻t5]
[0197]在隨后的時刻15處，掃描線SCL的電位改變至低電平，以使圖像信號寫入晶體管TRsig進入接通狀態(tài)(參見圖11A)。因此，驅動晶體管TRltev的門極電位(G)變?yōu)閰⒖茧娢籚0fso此外，源極電位(S)變?yōu)殡娢籚。。，且漏極區(qū)域的電位變?yōu)殡娢籿ss。在此階段，驅動晶體管TRltev具有充分大于驅動晶體管TRltev的閾值電壓Vth的電位差Vgs，因此，驅動晶體管TRdct進入接通狀態(tài)。就示例I的情形而言，參考電壓Vtjfs被設定成滿足(Vee-Vtjfs) > I Vth I。
[0198][時刻t6]
[0199]在隨后的時刻t6處，發(fā)光控制線CLa e的電位從低電平改變至高電平(參見圖11B)。此種改變使發(fā)光控制晶體管TRa。進入斷開狀態(tài)。接著，電流從第一電容器C1經由驅動晶體管TRltev而流至第二發(fā)光控制晶體管TRa c 2。圖像信號寫入晶體管TRsig仍處于接通狀態(tài)。隨后，在驅動晶體管TRtov的門極電位(G)固定于Vtjfs的情況下，驅動晶體管TRdct從第一電流供應單元101斷開，因此驅動晶體管TRdct的源極電位(S)降低。最后，在驅動晶體管TRltev被斷開時(即源極電位⑶到達(Vtjf^lVthI)時)的時間點處，電流不再流至驅動晶體管TRtav。當驅動晶體管TRdct被斷開時，源極區(qū)域與門電極之間會產生恰好等于驅動晶體管TRdct的閾值電壓Vth的電位差。此電位差保持于連接在驅動晶體管TRltev的源極區(qū)域與門電極之間的第一電容器C1中。[0200][時刻t7]
[0201]在隨后的時刻&處，掃描線SCL的電位改變至高電平，以使圖像信號寫入晶體管TRsig進入斷開狀態(tài)(參見圖11C)。驅動晶體管TRltev的門電極被從數據線DTL斷開，且閾值電壓校正處理完成。如上所述，從時刻丨6~時刻丨7的時段是閾值電壓校正處理的時段。在此時段期間，電流從第一電容器C1經由驅動晶體管TRltev而流至第二發(fā)光控制晶體管TRa
2。此使驅動晶體管TRltev的源極電位⑶隨著時間的推移而降低。
[0202][時刻t8]
[0203]在隨后的時刻t8處，數據線DTL的電位從參考電位Vtjfs改變至圖像信號Vsig。
[0204][時刻t9]
[0205]在隨后的時刻^處，掃描線SCL的電位改變至低電平，以使圖像信號寫入晶體管TRsig進入接通狀態(tài)(參見圖11D)。因此，驅動晶體管TRltev的門極電位(G)變?yōu)榇笥隍寗泳w管TRltev的閾值電壓Vth的VSig。因此電流從第一電容器C1經由驅動晶體管TRltev而流至第二發(fā)光控制晶體管TRa e 2。此使驅動晶體管TRltev的源極電位(S)隨著時間的推移而降低。[時刻t10]
[0206]在隨后的時刻t1(l處，掃描線SCL的電位改變至高電平，以使圖像信號寫入晶體管TRsig進入斷開狀態(tài)，從而完成圖像信號Vsig的寫入處理(圖12A)。換言之，在圖像信號寫入晶體管TRsig處于接通狀態(tài)的從時刻t9~時刻t1(l的時段中，執(zhí)行用于將圖像信號Vsig寫入至驅動晶體管TRdct的門極`電位(G)的圖像信號寫入處理。通過此處理，驅動晶體管TRdct處的電位差Vgs變?yōu)?Vth+VSig)。應注意，此值在Vtjfs為0伏特時有效。
[0207]在從時刻〖9~時刻t1(l的圖像信號寫入時段期間，驅動晶體管遷移率y被同時校正。具體而言，驅動晶體管TRdct的門極電位(G)在圖像信號寫入時段期間為Vsig ;然而，電流在同一時間流經驅動晶體管TRltev，因此源極電位(S)也改變A V。確切而言，驅動晶體管TRltev處的電位差Vgs是(Vth+VSig_ A V)。變化A V確切地沿抵消驅動晶體管TRtov的遷移率U變化的方向進行作用。具體而言，當驅動晶體管TRdct的遷移率y相對大時，AV大，但電位差Vgs相應地變小，從而可抑制遷移率y的影響。反之，當驅動晶體管TRltev的遷移率U為小時，因為AV小，所以電位差Vgs不會變得如此小。因此，電位差Vgs根據遷移率U的大小而變化，以平衡遷移率U的變化。用于校正遷移率的時間(t)很短(如幾微秒)。遷移率校正后的電流值Ids由如上所示的等式(B)來表達。
[0208][時刻tn]
[0209]在隨后的時刻tn處，第二發(fā)光控制線CLa e 2的電位改變至高電平，以使第二發(fā)光控制晶體管TRa t2進入斷開狀態(tài)(參見圖12B)。
[0210][時刻t12]
[0211]在隨后的時刻t12處，發(fā)光控制線CLae的電位改變至低電平，以使發(fā)光控制晶體管TRa c進入接通狀態(tài)(參見圖12C)。因此，使—驅動晶體管TRltev的源極區(qū)域與第一電流供應單元101連接，以又開始將電流供應至驅動晶體管TRltev，從而使發(fā)光部ELP開始發(fā)光。由于此刻驅動晶體管TRdct的門極電位(G)也因自舉效應而升高，因此保持于第一電容器(^處的電位差Vgs保持為(VSig+Vth- A V)的值。
[0212]此刻漏極電流Ids與電位差Vgs之間的關系可由如上所述表達式(4-1)及表達式(4-2)表達。由于作為驅動晶體管TRltev的源極/漏極區(qū)域之一的第一源極/漏極區(qū)域電連接至第一阱，因此不會發(fā)生由上述基板效應所引起的閾值電壓的改變，且閾值電壓的改變最終會被校正(抵消)。簡言之，欲被提供至發(fā)光部ELP的漏極電流Ids基本上是由圖像信號Vsig確定，而非取決于驅動晶體管TRdct的閾值電壓Vth。換言之，發(fā)光部ELP發(fā)出具有對應于圖像信號Vsig的亮度的光。此后，發(fā)光控制線CLa。的電位改變至高電平，以使發(fā)光控制晶體管TRa。進入斷開狀態(tài)，從而結束發(fā)光并完成一個場。隨后過渡至下一個場，以再次重復閾值電壓校正處理、圖像信號寫入處理、遷移率校正處理及發(fā)光操作。
[0213]盡管已基于優(yōu)選實施例闡述了根據本發(fā)明實施例的顯示器件及電子裝置，然而本發(fā)明的顯示器件及電子裝置并非僅限于這些示例。示例中顯示器件及驅動電路的構造及結構僅用于圖示，并可進行適當改變。驅動方法也僅用于圖示，并可進行適當改變。
[0214]例如，如圖13的等效電路圖所不,驅動電路可被構造成具有二個晶體管(驅動晶體管、圖像信號寫入晶體管及發(fā)光控制晶體管)及單個電容器。驅動電路的詳細操作闡述于未經審查的日本專利申請公開案第2011-209434中。在該驅動電路中，電容器C1的一端直接連接至電流供應線CSL。此外，當執(zhí)行圖像信號Vsig的寫入處理且漏極電流Ids被提供至驅動晶體管TRltev時，由發(fā)光控制晶體管控制電路104施加高電位VH(固定值)至發(fā)光控制線CLel c,而在除上述時間之外的任何時間則施加低電位固定值)。當發(fā)光部ELP的閾值電壓為 Vth—EL 時，
[0215]VH^Vth_EL+Vcath
[0216]VL〈Vth_EL+Vcath。
[0217]盡管示例中的各個晶體管為p溝道型晶體管，然而除驅動晶體管之外的晶體管有時可被替換成n溝道型晶體管。根據本發(fā)明實施例的顯示器件可被應用于例如電視機接收器、數字照相機中所包括的監(jiān)視器、攝像機中所包括的監(jiān)視器、個人計算機中所包括的監(jiān)視器、個人數字助理(PDA) 、移動電話、智能電話、便攜式音樂播放器、游戲機、電子書及電子詞典中的各種顯示單元、電子取景器(electronic view finder ;EVF)、以及頭戴式顯示器(head mounted display ;HMD)。換言之,根據本發(fā)明實施例的電子裝置的示例包括電視機接收器、數字照相機、攝像機、個人計算機、個人數字助理、移動電話、智能電話、便攜式音樂播放器、游戲機、電子書、電子詞典、電子取景器以及頭戴式顯示器。根據本發(fā)明實施例的顯示器件設置于這些電子裝置中。盡管在示例中闡述了有機電致發(fā)光發(fā)光部作為顯示單元，然而發(fā)光部也可為其他類型的自發(fā)光型發(fā)光部，例如為無機電致發(fā)光發(fā)光部、LED發(fā)光部及半導體激光發(fā)光部。
[0218]本發(fā)明可具有以下構造:
[0219][I] 一種發(fā)光元件，其包括發(fā)光部及用于驅動所述發(fā)光部的驅動電路，其中，所述驅動電路至少包括:
[0220](A)驅動晶體管，其為p溝道型場效應晶體管，
[0221](B)圖像信號寫入晶體管，
[0222](C)發(fā)光控制晶體管，以及
[0223](D)電容器，其中，
[0224]所述驅動晶體管、所述圖像信號寫入晶體管及所述發(fā)光控制晶體管中的每一者均設置于n型阱中，所述n型阱形成于p型硅半導體基板中，以及
[0225]所述驅動晶體管包括:[0226](A-1)第一源極/漏極區(qū)域，其電連接至其中形成有所述驅動晶體管的所述n型阱。
[0227][2]如上述[I]所述的發(fā)光元件，其中，
[0228]所述驅動晶體管的所述第一源極/漏極區(qū)域連接至所述發(fā)光控制晶體管的第二源極/漏極區(qū)域，
[0229]所述驅動晶體管還包括:
[0230](A-2)第二源極/漏極區(qū)域，其連接至所述發(fā)光部，以及
[0231](A-3)門電極，其連接至所述圖像信號寫入晶體管的第二源極/漏極區(qū)域，所述門電極也連接至所述電容器的第二端部以形成第一節(jié)點，
[0232]所述圖像信號寫入晶體管包括:
[0233](B-1)第一源極/漏極區(qū)域，其連接至數據線，以及
[0234](B-2)門電極，其連接至掃描線，
[0235]所述發(fā)光控制晶體管包括:
[0236](C-1)第一源極/漏極區(qū)域，其連接至電流供應線，以及
[0237](C-2)門電極，其連接至發(fā)光控制線，以及
[0238]所述電容器包括連接至第二電流供應線的第一端部。
[0239][3]如上述[2]所述的發(fā)光元件，還包括第二電容器，其中，
[0240]所述電容器的所述第一端部通過所述第二電容器連接至所述第二電流供應線，所述電容器的所述第一端部也連接至所述驅動晶體管的所述第一源極/漏極區(qū)域及所述發(fā)光控制晶體管的所述第二源極/漏極區(qū)域。
[0241][4]如上述[I]?[3]中的任一項所述的發(fā)光元件，所述驅動晶體管的所述第一源極/漏極區(qū)域通過導電材料層電連接至所述n型阱。
[0242][5]如上述[4]所述的發(fā)光元件，在所述n型阱的表面區(qū)域上設有連接區(qū)域，并且所述導電材料層形成于所述連接區(qū)域以及所述驅動晶體管的所述第一源極/漏極區(qū)域的表面上方。
[0243][6]如上述[I]?[3]中的任一項所述的發(fā)光元件，所述驅動晶體管的所述第一源極/漏極區(qū)域通過接觸孔和布線電連接至所述n型阱。
[0244][7]如上述[6]所述的發(fā)光元件，所述布線是所述電容器的所述第一端部。
[0245][8]如上述[I]?[3]中的任一項所述的發(fā)光元件，所述圖像信號寫入晶體管以及所述發(fā)光控制晶體管中的至少一個是P溝道型場效應晶體管。
[0246][9] 一種顯示器件，其包括多個如上述[I]?[8]中的任一項所述的發(fā)光元件，所述發(fā)光元件以二維矩陣排列。
[0247][10] 一種電子裝置，其包括如上述[9]所述的顯示器件。
[0248]相關申請的交叉引用
[0249]本申請主張于2012年11月14日提出的日本優(yōu)先權專利申請案JP2012-249942的權利，所述日本優(yōu)先權專利申請案的全部內容以引用方式并入本文中。
【權利要求】
1.一種發(fā)光元件，其包括發(fā)光部及用于驅動所述發(fā)光部的驅動電路，其中，所述驅動電路至少包括: (A)驅動晶體管，其為p溝道型場效應晶體管， (B)圖像信號寫入晶體管， (C)發(fā)光控制晶體管，以及 (D)電容器，其中， 所述驅動晶體管、所述圖像信號寫入晶體管及所述發(fā)光控制晶體管中的每一者均設置于n型阱中，所述n型阱形成于p型硅半導體基板中，以及所述驅動晶體管包括: (A-1)第一源極/漏極區(qū)域，其電連接至其中形成有所述驅動晶體管的所述n型阱。
2.如權利要求1所述的發(fā)光元件，其中， 所述驅動晶體管的所述第一源極/漏極區(qū)域連接至所述發(fā)光控制晶體管的第二源極/漏極區(qū)域， 所述驅動晶體管還包括: (A-2)第二源極/漏極區(qū)域，其連接至所述發(fā)光部，以及 (A-3)門電極，其連接至所述圖像信號寫入晶體管的第二源極/漏極區(qū)域，所述門電極也連接至所述電容器的第二端部以形成第一節(jié)點， 所述圖像信號寫入晶體管包括: (B-1)第一源極/漏極區(qū)域，其連接至數據線，以及 (B-2)門電極，其連接至掃描線， 所述發(fā)光控制晶體管包括: (C-1)第一源極/漏極區(qū)域，其連接至電流供應線，以及 (C-2)門電極，其連接至發(fā)光控制線，以及 所述電容器包括連接至第二電流供應線的第一端部。
3.如權利要求2所述的發(fā)光元件，還包括第二電容器，其中， 所述電容器的所述第一端部通過所述第二電容器連接至所述第二電流供應線，所述電容器的所述第一端部也連接至所述驅動晶體管的所述第一源極/漏極區(qū)域及所述發(fā)光控制晶體管的所述第二源極/漏極區(qū)域。
4.如權利要求1~3中的任一項所述的發(fā)光元件，所述驅動晶體管的所述第一源極/漏極區(qū)域通過導電材料層電連接至所述n型阱。
5.如權利要求4所述的發(fā)光元件，在所述n型阱的表面區(qū)域上設有連接區(qū)域，并且所述導電材料層形成于所述連接區(qū)域以及所述驅動晶體管的所述第一源極/漏極區(qū)域的表面上方。
6.如權利要求1~3中的任一項所述的發(fā)光元件，所述驅動晶體管的所述第一源極/漏極區(qū)域通過接觸孔和布線電連接至所述n型阱。
7.如權利要求6所述的發(fā)光元件，所述布線是所述電容器的所述第一端部。
8.如權利要求 1~3中的任一項所述的發(fā)光元件，所述圖像信號寫入晶體管以及所述發(fā)光控制晶體管中的至少一個是P溝道型場效應晶體管。
9.一種顯不器件,其包括多個如權利要求1~8中的任一項所述的發(fā)光兀件,所述發(fā)光元件以二維矩陣排列。
10.一種電子裝置，其包 括如權利要求9所述的顯示器件。
【文檔編號】G09G3/32GK103810967SQ201310495174
【公開日】2014年5月21日 申請日期:2013年10月21日 優(yōu)先權日:2012年11月14日
【發(fā)明者】外園伸秋, 山下淳一, 小野山有亮 申請人:索尼公司