專利名稱：一種液晶面板的驅(qū)動電路、液晶面板和一種驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯不領(lǐng)域，更具體的說，涉及一種液晶面板的驅(qū)動電路、液晶面板和一種驅(qū)動方法。
背景技術(shù)：
在液晶面板中，從數(shù)據(jù)芯片輸出的信號在到達(dá)數(shù)據(jù)線前有一段走線，隨著數(shù)據(jù)芯片輸出通道數(shù)的增加，兩端的走線與中間走線的長度差異越來越大，進(jìn)而阻抗差異也越來越大，阻抗差異會影響著數(shù)據(jù)信號的失真程度。通常，為了使得達(dá)到每一個像素時走線的阻抗基本一致，會采用再用一段蛇形走線來實現(xiàn)，如圖一，COF (chip on flim)封裝的數(shù)據(jù)驅(qū)動模塊的金手指會壓合到玻璃的引線上，然后經(jīng)過一段繞線再連接到液晶面板的像素。但是目前液晶面板正朝著窄邊框方向發(fā)展，故繞線空間逐漸縮小。而且隨著數(shù)據(jù)驅(qū)動模塊的芯片輸出通道數(shù)越來越多，這樣的補(bǔ)償是沒法減少距離差異導(dǎo)致的阻抗差異，這樣就造成了數(shù)據(jù)芯片兩端的輸出通道的信號到達(dá)液晶面板的數(shù)據(jù)線時比數(shù)據(jù)芯片中間的輸出通道的顯示信號到達(dá)液晶面板數(shù)據(jù)線時還是有延遲。因此，尋求別的方式來解決補(bǔ)償問題已迫在眉睫。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種新的可改善顯示信號延遲，特別適用于多輸出通道數(shù)據(jù)驅(qū)動模塊的液晶面板的驅(qū)動電路、液晶面板和一種驅(qū)動方法。本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的:一種液晶面板的驅(qū)動電路，所述液晶面板包括多條數(shù)據(jù)線，與數(shù)據(jù)線連接的引線，所述驅(qū)動電路包括監(jiān)控模塊和數(shù)據(jù)驅(qū)動模塊，所述數(shù)據(jù)驅(qū)動模塊包括與液晶面板的引線耦合的數(shù)據(jù)鎖存單元；所述監(jiān)控模塊輸出時序信號控制所述數(shù)據(jù)鎖存單元輸出顯示信號到數(shù)據(jù)線，所述液晶顯示的驅(qū)動電路還包括與數(shù)據(jù)線對應(yīng)的延遲單元，所述時序信號通過所述延遲單元耦合到所述數(shù)據(jù)鎖存單元；所述延遲單元到達(dá)預(yù)定的延遲觸發(fā)時間后，控制數(shù)據(jù)鎖存單元輸出顯示信號到相應(yīng)的數(shù)據(jù)線；所述較長的引線耦合的延遲單元的延遲觸發(fā)時間小于較短的引線耦合的延遲單元的延遲觸發(fā)時間。進(jìn)一步的，所述液晶面板的數(shù)據(jù)線耦合有像素，所述延遲單元控制每個數(shù)據(jù)鎖存單元輸出的顯示信號抵達(dá)同一行像素的時間相等。這樣可以徹底解決顯示信號延遲的問題，達(dá)到最佳的顯示效果。進(jìn)一步的，所述延遲單元包括多個級聯(lián)的D觸發(fā)器，每個D觸發(fā)器的輸出端耦合到一個數(shù)據(jù)鎖存單元，并耦合到下一級D觸發(fā)器的輸入端；所述延遲單元還包括與所述D觸發(fā)器一一對應(yīng)的計數(shù)器；所述D觸發(fā)器的觸發(fā)端通過所述計數(shù)器耦合到統(tǒng)一的時鐘脈沖信號。當(dāng)時序信號為高電平時，D觸發(fā)器會隨著時鐘信號的頻率逐級產(chǎn)生時序信號。其中D觸發(fā)器觸發(fā)端的脈沖信號可以用時鐘信號通過計數(shù)器產(chǎn)生，因此，通過改變計數(shù)器就可以產(chǎn)生不同的脈沖信號，進(jìn)而產(chǎn)生不同延遲的時序信號。D觸發(fā)器能實現(xiàn)信號延遲輸出，并有很好的跟隨特性，且成本低廉，有利于降成本；通過計數(shù)器可以靈活設(shè)置D觸發(fā)器的延遲輸出時間。進(jìn)一步的，所述數(shù)據(jù)鎖存單元包括數(shù)據(jù)暫存器，與數(shù)據(jù)暫存器耦合的數(shù)模轉(zhuǎn)換模塊，所述數(shù)模轉(zhuǎn)換模塊將所述顯示信號轉(zhuǎn)化成模擬信號后輸出到相應(yīng)的數(shù)據(jù)線。此為一種具體的數(shù)據(jù)鎖存單元結(jié)構(gòu)。進(jìn)一步的，所述時序信號為高電平時，所述顯示信號從所述數(shù)據(jù)暫存器傳送到所述數(shù)模轉(zhuǎn)換模塊；所述時序信號為低電平時，所述數(shù)模轉(zhuǎn)換模將轉(zhuǎn)換后的顯示信號輸出到相應(yīng)的數(shù)據(jù)線。此為一種采用低電平觸發(fā)控制的技術(shù)方案。進(jìn)一步的，所述液晶面板的數(shù)據(jù)線耦合有像素，所述延遲單元控制數(shù)據(jù)鎖存單元輸出的顯示信號抵達(dá)同一行像素的時間相等；所述延遲單元包括多個級聯(lián)的D觸發(fā)器，每個D觸發(fā)器的輸出端耦合到一個數(shù)據(jù)鎖存單元，并耦合到下一級D觸發(fā)器的輸出端；所述延遲單元還包括與所述D觸發(fā)器一一對應(yīng)的計數(shù)器；所述D觸發(fā)器的觸發(fā)端通過所述計數(shù)器耦合到統(tǒng)一的時鐘脈沖信號；所述數(shù)據(jù)鎖存單元包括數(shù)據(jù)暫存器，與數(shù)據(jù)暫存器耦合的數(shù)模轉(zhuǎn)換模塊，所述數(shù)模轉(zhuǎn)換模塊將所述顯示信號轉(zhuǎn)化成模擬信號后輸出到相應(yīng)的數(shù)據(jù)線；所述時序信號為高電平時，所述顯示信號從所述數(shù)據(jù)暫存器傳送到所述數(shù)模轉(zhuǎn)換模塊；所述時序信號為低電平時，所述數(shù)模轉(zhuǎn)換模將轉(zhuǎn)換后的顯示信號輸出到相應(yīng)的數(shù)據(jù)線。此為一種具體的液晶面板驅(qū)動電路結(jié)構(gòu)。一種液晶顯示裝置，包括本發(fā)明所述的液晶面板的驅(qū)動電路。一種液晶面板驅(qū)動電路的驅(qū)動方法，所述液晶面板包括多條數(shù)據(jù)線，與數(shù)據(jù)線耦合的數(shù)據(jù)驅(qū)動模塊，與數(shù)據(jù)驅(qū)動模塊耦合的監(jiān)控模塊；所述數(shù)據(jù)驅(qū)動模塊包括與數(shù)據(jù)線對應(yīng)的數(shù)據(jù)鎖存單元和延遲單元；所述驅(qū)動方法包括步驟:A:監(jiān)控模塊的時序信號通過延遲單元耦合到數(shù)據(jù)鎖存單元；B:所述較長的引線耦合的延遲單元的延遲觸發(fā)時間小于較短的引線耦合的延遲單元的延遲觸發(fā)時間；所述延遲單元到達(dá)預(yù)定的延遲觸發(fā)時間后，將時序信號轉(zhuǎn)換成低電平狀態(tài)并發(fā)送到數(shù)據(jù)鎖存單元，控制數(shù)據(jù)鎖存單元輸出顯示信號到相應(yīng)的數(shù)據(jù)線。進(jìn)一步的，所述步驟B中包括:控制延遲單元的延遲觸發(fā)時間，使得每個數(shù)據(jù)鎖存單元輸出的顯示信號抵達(dá)同一行液晶面板的像素的時間相等。這樣可以徹底解決顯示信號延遲的問題，達(dá)到最佳的顯示效果。進(jìn)一步的，所述步驟B中包括:采用D觸發(fā)器控制延遲時間。此為一種具體延遲單元電路結(jié)構(gòu)，D觸發(fā)器能實現(xiàn)信號延遲輸出，并有很好的跟隨特性，且成本低廉，有利于降成本。發(fā)明人研究發(fā)現(xiàn)，一般的數(shù)據(jù)驅(qū)動模塊各通道的數(shù)據(jù)是同時輸出的，即每個數(shù)據(jù)鎖存單元的顯示信號是同時加載到數(shù)據(jù)線中。隨著引線長度的增長，其信號到達(dá)面板數(shù)據(jù)線時的延遲程度也逐漸增大，面板對應(yīng)的數(shù)據(jù)列的充電時間也逐漸減少?，F(xiàn)有的數(shù)據(jù)驅(qū)動模塊一般通過時序信號來控制，其動作邏輯是:時序信號在其上升沿時會將顯示信號鎖存至數(shù)據(jù)鎖存單元，在其下降沿時再將顯示信號推入液晶面板。考慮到時序信號的這種特性，本發(fā)明采用延遲單元來控制時序信號下降沿抵達(dá)每個數(shù)據(jù)鎖存單元的時間，當(dāng)延遲單元到達(dá)預(yù)定的延遲觸發(fā)時間后，將時序信號轉(zhuǎn)換成低電平狀態(tài)并發(fā)送到數(shù)據(jù)鎖存單元，控制數(shù)據(jù)鎖存單元輸出顯示信號到相應(yīng)的引線，進(jìn)而抵達(dá)與該引線連接的數(shù)據(jù)線；較長的引線耦合的延遲單元的延遲觸發(fā)時間小于較短的引線耦合的延遲單元的延遲觸發(fā)時間，這樣顯示信號抵達(dá)同一行像素的時間差異就能減小，達(dá)到改善顯示信號延遲，提高顯示品質(zhì)；另外，本發(fā)明跟距離沒有關(guān)系，只要控制好不同延遲單元的延遲時間，都能達(dá)到改善顯示信號延遲的問題，適用于多輸出通道數(shù)據(jù)驅(qū)動模塊。


圖1是現(xiàn)有的一種液晶面板驅(qū)動電路不意圖；圖2是現(xiàn)有的數(shù)據(jù)驅(qū)動模塊輸出的波形示意圖；圖3是本發(fā)明原理示意圖；圖4是本發(fā)明實施例一的原理示意圖；圖5是本發(fā)明實施例一中時序信號延遲示意圖；圖6是本發(fā)明實施例一中時序信號和子時序信號的波形示意圖；圖7是本發(fā)明實施例一的數(shù)據(jù)驅(qū)動模塊輸出的波形示意圖；圖8是本發(fā)明實施例一的延遲單元電路示意圖；圖9是本發(fā)明實施例二的方法流程示意圖。其中:10、監(jiān)控模塊；20、數(shù)據(jù)驅(qū)動模塊；21、數(shù)據(jù)鎖存單元；22、數(shù)據(jù)暫存器；23、數(shù)模轉(zhuǎn)換模塊；24、延遲單元；25、D觸發(fā)器；26、計數(shù)器；30、液晶面板；31、數(shù)據(jù)線；32、像素；33、引線。
具體實施例方式如圖3所示，本發(fā)明公開一種液晶面板的驅(qū)動電路，液晶面板包括多條數(shù)據(jù)線31，與數(shù)據(jù)線連接的引線33，驅(qū)動電路包括監(jiān)控模塊10和數(shù)據(jù)驅(qū)動模塊20，數(shù)據(jù)驅(qū)動模塊20包括與液晶面板30的引線33對應(yīng)的數(shù)據(jù)鎖存單元21 ;監(jiān)控模塊10輸出時序信號控制數(shù)據(jù)鎖存單元21輸出顯示信號到數(shù)據(jù)線，液晶顯示的驅(qū)動電路還包括與數(shù)據(jù)線對應(yīng)的延遲單元24,時序信號通過延遲單元24稱合到數(shù)據(jù)鎖存單元21 ;延遲單元24到達(dá)預(yù)定的延遲觸發(fā)時間后，控制數(shù)據(jù)鎖存單元21輸出顯示信號到相應(yīng)的數(shù)據(jù)線31 ;較長的引線33耦合的延遲單元24的延遲觸發(fā)時間小于較短的引線33耦合的延遲單元24的延遲觸發(fā)時間。發(fā)明人研究發(fā)現(xiàn)，一般的數(shù)據(jù)驅(qū)動模塊各通道的數(shù)據(jù)是同時輸出的，即每個數(shù)據(jù)鎖存單元的顯示信號是同時加載到數(shù)據(jù)線中，如圖2所示。假設(shè)數(shù)據(jù)驅(qū)動模塊有2η個輸出通道，η為離數(shù)據(jù)列最近的通道，因此其到數(shù)據(jù)列的引線的阻抗最小，左右通道的阻抗呈對稱分布，逐次增大，其信號到達(dá)面板數(shù)據(jù)線時的延遲程度也逐漸增大，面板對應(yīng)的數(shù)據(jù)列的充電時間也逐漸減少。現(xiàn)有的數(shù)據(jù)驅(qū)動模塊一般通過時序信號來控制，其動作邏輯是:時序信號在其上升沿時會將顯示信號鎖存至數(shù)據(jù)鎖存單元，在其下降沿時再將顯示信號推入液晶面板?？紤]到時序信號的這種特性，本發(fā)明采用延遲單元來控制時序信號下降沿抵達(dá)每個數(shù)據(jù)鎖存單元的時間，當(dāng)延遲單元到達(dá)預(yù)定的延遲觸發(fā)時間后，將時序信號轉(zhuǎn)換成低電平狀態(tài)并發(fā)送到數(shù)據(jù)鎖存單元，控制數(shù)據(jù)鎖存單元輸出顯示信號到相應(yīng)的引線，進(jìn)而抵達(dá)與該引線連接的數(shù)據(jù)線；較長的引線耦合的延遲單元的延遲觸發(fā)時間小于較短的引線耦合的延遲單元的延遲觸發(fā)時間，這樣顯示信號抵達(dá)同一行像素的時間差異就能減小，達(dá)到改善顯示信號延遲，提高顯示品質(zhì)；另外，本發(fā)明跟距離沒有關(guān)系，只要控制好不同延遲單元的延遲時間，都能達(dá)到改善顯示信號延遲的問題，適用于多輸出通道數(shù)據(jù)驅(qū)動模塊。下面結(jié)合附圖和較佳的實施例對本發(fā)明作進(jìn)一步說明。實施例一如圖4所示，本發(fā)明的液晶顯示裝置包括液晶面板30的驅(qū)動電路。液晶面板30包括多條數(shù)據(jù)線31，與數(shù)據(jù)線31耦合的數(shù)據(jù)驅(qū)動模塊20，與數(shù)據(jù)驅(qū)動模塊20耦合的監(jiān)控模塊10 ;數(shù)據(jù)驅(qū)動模塊20包括與引線33耦合的數(shù)據(jù)鎖存單元21和延遲單元24 ;監(jiān)控模塊10輸出時序信號控制數(shù)據(jù)鎖存單元21輸出顯示信號到數(shù)據(jù)線31，時序信號通過延遲單元24耦合到數(shù)據(jù)鎖存單元21 ;延遲單元24到達(dá)預(yù)定的延遲觸發(fā)時間后，控制數(shù)據(jù)鎖存單元21輸出顯示信號到相應(yīng)的數(shù)據(jù)線31 ;較長的引線33耦合的延遲單元24的延遲觸發(fā)時間小于較短的引線33耦合的延遲單元24的延遲觸發(fā)時間。數(shù)據(jù)鎖存單元21包括數(shù)據(jù)暫存器22，與數(shù)據(jù)暫存器22耦合的數(shù)模轉(zhuǎn)換模塊23，數(shù)模轉(zhuǎn)換模塊23將顯示信號轉(zhuǎn)化成模擬信號后輸出到相應(yīng)的數(shù)據(jù)線31 ;時序信號為高電平時，顯示信號從數(shù)據(jù)暫存器22傳送到數(shù)模轉(zhuǎn)換模塊23 ;時序信號為低電平時，數(shù)模轉(zhuǎn)換模將轉(zhuǎn)換后的顯示信號輸出到相應(yīng)的數(shù)據(jù)線31。液晶面板30的數(shù)據(jù)線31耦合有像素32，延遲單元24控制數(shù)據(jù)鎖存單元21輸出的顯示信號抵達(dá)同一行像素32的時間相等；這樣可以徹底解決顯示信號延遲的問題，達(dá)到最佳的顯示效果。一般的數(shù)據(jù)驅(qū)動模塊各通道的數(shù)據(jù)是同時輸出的，即每個數(shù)據(jù)鎖存單元的顯示信號是同時加載到數(shù)據(jù)線中，如圖2所示。假設(shè)數(shù)據(jù)驅(qū)動模塊有2η個輸出通道，η為離數(shù)據(jù)列最近的通道，因此其到數(shù)據(jù)列的引線的阻抗最小，左右通道的阻抗呈對稱分布，逐次增大，其信號到達(dá)面板數(shù)據(jù)線時的延遲程度也逐漸增大，面板對應(yīng)的數(shù)據(jù)列的充電時間也逐漸減少。本發(fā)明將數(shù)據(jù)芯片輸出通道單獨控制。如圖5、6所示，數(shù)據(jù)驅(qū)動模塊根據(jù)監(jiān)控模塊傳輸過來的時序信號ΤΡ，產(chǎn)生跟每個輸出通道對應(yīng)的子時序信號TPl N，時序信號TP的下降沿從兩邊至中間依次延遲，即延遲單元的延遲觸發(fā)時間遞增。相應(yīng)區(qū)域的顯示信號的輸出也相應(yīng)得到延遲(如圖7)。最后就可以通過調(diào)節(jié)相應(yīng)子時序信號下降沿的延遲就可以使液晶面板各區(qū)域的像素的充電時間趨于一致，解決了因阻抗不一致而引起的信號延遲不一致的問題。如圖8所示，延遲單元包括多個級聯(lián)的D觸發(fā)器25，每個D觸發(fā)器25的輸出端耦合到一個數(shù)據(jù)鎖存單元，并耦合到下一級D觸發(fā)器25的輸出端；延遲單元還包括與D觸發(fā)器25對應(yīng)的計數(shù)器26 ；D觸發(fā)器25的觸發(fā)端通過計數(shù)器26耦合到統(tǒng)一的時鐘脈沖信號elk;當(dāng)時序信號為高電平時，D觸發(fā)器會隨著時鐘脈沖信號elk的頻率逐級產(chǎn)生時序信號。其中D觸發(fā)器觸發(fā)端的脈沖信號CKl N可以用時鐘脈沖信號elk通過計數(shù)器I N產(chǎn)生，因此，通過改變計數(shù)器26就可以產(chǎn)生不同的脈沖信號CKN，進(jìn)而產(chǎn)生不同延遲的時序信號TPl TPN。D觸發(fā)器能實現(xiàn)信號延遲輸出，并有很好的跟隨特性，且成本低廉，有利于降成本；通過計數(shù)器可以靈活設(shè)置D觸發(fā)器的延遲輸出時間。實施例二本發(fā)明還公開一種本發(fā)明液晶面板驅(qū)動電路的驅(qū)動方法，包括步驟:A:監(jiān)控模塊的時序信號通過延遲單元耦合到數(shù)據(jù)鎖存單元；
B:所述較長的引線耦合的延遲單元的延遲觸發(fā)時間小于較短的引線耦合的延遲單元的延遲觸發(fā)時間；所述延遲單元到達(dá)預(yù)定的延遲觸發(fā)時間后，將時序信號轉(zhuǎn)換成低電平狀態(tài)并發(fā)送到數(shù)據(jù)鎖存單元，控制數(shù)據(jù)鎖存單元輸出顯示信號到相應(yīng)的數(shù)據(jù)線。為了徹底解決顯示信號延遲的問題，達(dá)到最佳的顯示效果，步驟B中包括:控制延遲單元的延遲觸發(fā)時間，使得每個數(shù)據(jù)鎖存單元輸出的顯示信號抵達(dá)同一行液晶面板的像素的時間相等。本實施例的延遲單元可以選用D觸發(fā)器，具體控制電路和方法參見實施例一。以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種液晶面板的驅(qū)動電路，所述液晶面板包括多條數(shù)據(jù)線，與數(shù)據(jù)線連接的引線，所述驅(qū)動電路包括監(jiān)控模塊和數(shù)據(jù)驅(qū)動模塊，其特征在于，所述數(shù)據(jù)驅(qū)動模塊包括與液晶面板的引線耦合的數(shù)據(jù)鎖存單元；所述監(jiān)控模塊輸出時序信號控制所述數(shù)據(jù)鎖存單元輸出顯示信號到數(shù)據(jù)線，所述液晶顯示的驅(qū)動電路還包括與數(shù)據(jù)線對應(yīng)的延遲單元，所述時序信號通過所述延遲單元耦合到所述數(shù)據(jù)鎖存單元；所述延遲單元到達(dá)預(yù)定的延遲觸發(fā)時間后，控制數(shù)據(jù)鎖存單元輸出顯示信號到相應(yīng)的數(shù)據(jù)線；所述較長的引線耦合的延遲單元的延遲觸發(fā)時間小于較短的引線耦合的延遲單元的延遲觸發(fā)時間。
2.如權(quán)利要求1所述的液晶面板的驅(qū)動電路，其特征在于，所述液晶面板的數(shù)據(jù)線耦合有像素，所述延遲單元控制每個數(shù)據(jù)鎖存單元輸出的顯示信號抵達(dá)同一行像素的時間相坐寸ο
3.如權(quán)利要求1所述的液晶面板的驅(qū)動電路，其特征在于，所述延遲單元包括多個級聯(lián)的D觸發(fā)器，每個D觸發(fā)器的輸出端耦合到一個數(shù)據(jù)鎖存單元，并耦合到下一級D觸發(fā)器的輸入端；所述延遲單元還包括與所述D觸發(fā)器對應(yīng)的計數(shù)器；所述D觸發(fā)器的觸發(fā)端通過所述計數(shù)器耦合到統(tǒng)一的時鐘脈沖信號。
4.如權(quán)利要求1所述的液晶面板的驅(qū)動電路，其特征在于，所述數(shù)據(jù)鎖存單元包括數(shù)據(jù)暫存器，與數(shù)據(jù)暫存器耦合的數(shù)模轉(zhuǎn)換模塊，所述數(shù)模轉(zhuǎn)換模塊將所述顯示信號轉(zhuǎn)化成模擬信號后輸出到相應(yīng)的數(shù)據(jù)線。
5.如權(quán)利要求4所述的液晶面板的驅(qū)動電路，其特征在于，所述時序信號為高電平時，所述顯示信號從所述數(shù)據(jù)暫存器傳送到所述數(shù)模轉(zhuǎn)換模塊；所述時序信號為低電平時，所述數(shù)模轉(zhuǎn)換模將轉(zhuǎn)換后的顯示信號輸出到相應(yīng)的數(shù)據(jù)線。
6.如權(quán)利要求1所述的液晶面板的驅(qū)動電路，其特征在于，所述液晶面板的數(shù)據(jù)線耦合有像素，所述延遲單元控制數(shù)據(jù)鎖存單元輸出的顯示信號抵達(dá)同一行像素的時間相等；所述延遲單元包括多個級聯(lián)的D觸發(fā)器，每個D觸發(fā)器的輸出端耦合到一個數(shù)據(jù)鎖存單元，并耦合到下一級D觸發(fā)器的輸出端；所述延遲單元還包括與所述D觸發(fā)器對應(yīng)的計數(shù)器；所述D觸發(fā)器的觸發(fā)端通過所述計數(shù)器耦合到統(tǒng)一的時鐘脈沖信號；所述數(shù)據(jù)鎖存單元包括數(shù)據(jù)暫存器，與數(shù)據(jù)暫存器耦合的數(shù)模轉(zhuǎn)換模塊，所述數(shù)模轉(zhuǎn)換模塊將所述顯示信號轉(zhuǎn)化成模擬信號后輸出到相應(yīng)的數(shù)據(jù)線；所述時序信號為高電平時，所述顯示信號從所述數(shù)據(jù)暫存器傳送到所述數(shù)模轉(zhuǎn)換模塊；所述時序信號為低電平時，所述數(shù)模轉(zhuǎn)換模將轉(zhuǎn)換后的顯示信號輸出到相應(yīng)的數(shù)據(jù)線。
7.一種液晶顯示裝置，包括如權(quán)利要求1 6任一所述的液晶面板的驅(qū)動電路。
8.一種液晶面板驅(qū)動電路的驅(qū)動方法，所述液晶面板包括多條數(shù)據(jù)線，與數(shù)據(jù)線耦合的數(shù)據(jù)驅(qū)動模塊，與數(shù)據(jù)驅(qū)動模塊耦合的監(jiān)控模塊；所述數(shù)據(jù)驅(qū)動模塊包括與數(shù)據(jù)線對應(yīng)的數(shù)據(jù)鎖存單元和延遲單元；所述驅(qū)動方法包括步驟: A:監(jiān)控模塊的時序信號通過延遲單元耦合到數(shù)據(jù)鎖存單元； B:所述較長的引線耦合的延遲單元的延遲觸發(fā)時間小于較短的引線耦合的延遲單元的延遲觸發(fā)時間；所述延遲單元到達(dá)預(yù)定的延遲觸發(fā)時間后，將時序信號轉(zhuǎn)換成低電平狀態(tài)并發(fā)送到數(shù)據(jù)鎖存單元，控制數(shù)據(jù)鎖存單元輸出顯示信號到相應(yīng)的數(shù)據(jù)線。
9.如權(quán)利要求8所述的液晶面板驅(qū)動電路的驅(qū)動方法，其特征在于，所述步驟B中包括:控制延遲單元的延遲觸發(fā)時間，使得每個數(shù)據(jù)鎖存單元輸出的顯示信號抵達(dá)同一行液晶面板的像素的時間相等。
10.如權(quán)利要求8所述的液晶面板驅(qū)動電路的驅(qū)動方法，其特征在于，所述步驟B中包括:采用D觸發(fā)器控制延遲時間?！?br> 全文摘要
本發(fā)明公開一種液晶面板的驅(qū)動電路、液晶面板和一種驅(qū)動方法。液晶面板包括多條數(shù)據(jù)線，與數(shù)據(jù)線連接的引線，驅(qū)動電路包括監(jiān)控模塊和數(shù)據(jù)驅(qū)動模塊，數(shù)據(jù)驅(qū)動模塊包括與液晶面板的引線耦合的數(shù)據(jù)鎖存單元；監(jiān)控模塊輸出時序信號控制數(shù)據(jù)鎖存單元輸出顯示信號到數(shù)據(jù)線，液晶顯示的驅(qū)動電路還包括與數(shù)據(jù)線對應(yīng)的延遲單元，時序信號通過延遲單元耦合到數(shù)據(jù)鎖存單元；延遲單元到達(dá)預(yù)定的延遲觸發(fā)時間后，控制數(shù)據(jù)鎖存單元輸出顯示信號到相應(yīng)的數(shù)據(jù)線；較長的引線耦合的延遲單元的延遲觸發(fā)時間小于較短的引線耦合的延遲單元的延遲觸發(fā)時間。本發(fā)明可以改善顯示信號延遲，提高顯示品質(zhì)，并適用于多輸出通道數(shù)據(jù)驅(qū)動模塊。
文檔編號G09G3/36GK103165095SQ201310109279
公開日2013年6月19日 申請日期2013年3月29日 優(yōu)先權(quán)日2013年3月29日
發(fā)明者朱江, 郭東勝 申請人:深圳市華星光電技術(shù)有限公司