專利名稱：柵極驅(qū)動電路的制作方法
技術領域：
本發(fā)明涉及柵極驅(qū)動電路，更具體地涉及防止從處于置位節(jié)點的電荷泄漏以穩(wěn)定來自級的輸出的柵極驅(qū)動電路。
背景技術：
本申請要求2011年2月22日提交的韓國專利申請No. 10-2011-0015738和2011年7月5日提交的韓國專利申請No. 10-2011-0066276的優(yōu)先權，其如同全面在此闡述一樣通過引用結合于此。移位寄存器輸出多個掃描脈沖以順序地驅(qū)動諸如液晶顯示器的顯示裝置的選通線。為此，移位寄存器內(nèi)包括多個開關器件。可以采用氧化物半導體晶體管作為這種開關器件。圖I是例示現(xiàn)有的氧化物半導體晶體管的柵極電壓和漏極電流之間的基于溫度的關系特性的圖。對于移位寄存器中使用的N型氧化物半導體晶體管，優(yōu)選地其閾值電壓具有正值。然而，隨著溫度升高，氧化物半導體晶體管的閾值電壓向負方向地移動，如圖I所示。為此原因，在移位寄存器的輸出周期必須關閉的N型氧化物半導體晶體管在高溫度可能不能正常關閉，由此產(chǎn)生泄漏電流。該泄漏電流可以降低置位節(jié)點處的電壓，導致不能夠正常產(chǎn)生移位寄存器的輸出的問題。圖2是例示基于現(xiàn)有的氧化物半導體晶體管的閾值電壓的變化的置位節(jié)點處的電壓和掃描脈沖的圖。從圖2(a)可見，當氧化物半導體晶體管的閾值電壓Vth是-I時，由于氧化物半導體晶體管的泄漏電流引起置位節(jié)點處的電壓Vq迅速降落，從而作為移位寄存器的輸出的掃描脈沖的電壓Vsp也迅速降落。另外，從圖2(b)可見，當氧化物半導體晶體管的閾值電壓Vth是-3時，氧化物半導體晶體管的泄漏電流進一步增加，從而置位節(jié)點處的電壓Vq不能夠升高，由此造成完全不能產(chǎn)生掃描脈沖的電壓Vsp。

發(fā)明內(nèi)容
因此，本發(fā)明旨在提供一種基本避免了由于現(xiàn)有技術的限制和缺點造成的一個或者更多個問題的柵極驅(qū)動電路。本發(fā)明的目的是提供一種柵極驅(qū)動電路，其中提供到負責輸出的上拉開關器件的時鐘脈沖和提供到負責對置位節(jié)點充電/放電的開關器件的時鐘脈沖具有不同的波形，因而防止從置位節(jié)點的電流泄漏。本發(fā)明的其它優(yōu)點、目的及特征一部分將在以下的說明書中進行闡述，并且一部分對于本領域的技術人員來說將在研讀以下內(nèi)容后變得清楚，或者可以從本發(fā)明的實踐獲知。本發(fā)明的這些目的和其它優(yōu)點可以通過在本書面描述及其權利要求書及附圖中具體指出的結構來實現(xiàn)和獲得。為了實現(xiàn)這些目的和其它優(yōu)點，并且根據(jù)本發(fā)明的目的，如此處舉例并且廣泛描述的，一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括第一時鐘發(fā)生器，所述第一時鐘發(fā)生器用于輸出具有不同相位的n個輸出控制時鐘脈沖(n為等于或者大于2的自然數(shù))；第二時鐘發(fā)生器，所述第二時鐘發(fā)生器創(chuàng)建m*n個輸出時鐘脈沖，該m*n個輸出時鐘脈沖具有不同相位并且在該m*n個輸出時鐘脈沖的高周期部分地彼此交疊(m為自然數(shù))，將該m*n個輸出時鐘脈沖按照相位順序排列，并且將按照相位順序排列的該m*n個輸出時鐘脈沖以n為單位分組，以產(chǎn)生m個組，每個組具有n個輸出時鐘脈沖，并且輸出所述m*n個輸出時鐘脈沖，以使得每個組中包括的具有第k相位順序的輸出時鐘脈沖的上升沿位于n個輸出控制時鐘脈沖中的具有第k相位順序的輸出控制時 鐘脈沖的高周期中；以及移位寄存器，所述移位寄存器從第一時鐘發(fā)生器接收所述n個輸出控制時鐘脈沖，從第二時鐘發(fā)生器接收所述m*n個輸出時鐘脈沖，以及順序地輸出多個掃描脈沖。所述n個輸出控制時鐘脈沖和該m*n個輸出時鐘脈沖均包括周期性地產(chǎn)生的多個脈動，以及包括在具有第k相位順序并且屬于第j個組的(j為等于或者小于m的自然數(shù))的輸出時鐘脈沖中的脈動的上升沿位于具有第k相位順序的脈動的高周期中。第m*n個輸出時鐘脈沖還包括虛設脈動，并且所述虛設脈動具有與啟動脈沖相同的輸出時序，該啟動脈沖具有超前于第一輸出時鐘脈沖的相位的相位。處于所述n個輸出控制時鐘脈沖的低周期的所述n個輸出控制時鐘脈沖的每個的電壓低于或者等于處于所述m*n個輸出時鐘脈沖的低周期的所述m*n個輸出時鐘脈沖的每個的電壓。所述m*n個輸出時鐘脈沖的每個不與所述n個輸出控制時鐘脈沖中的至少一個交疊。所述移位寄存器包括用于順序地輸出掃描脈沖的多個級，每個級通過該每個級的輸出端子輸出掃描脈沖，所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞，所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞,第p個級(p為自然數(shù))包括第一開關器件，所述第一開關器件根據(jù)n個輸出控制時鐘脈沖中的任意一個導通或者截止，并且當導通時將第(P_q) (q為小于P的自然數(shù))個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線和置位節(jié)點相互連接；第二開關器件，所述第二開關器件根據(jù)n個輸出控制時鐘脈沖中的任意一個導通或者截止，并且當導通時將所述置位節(jié)點和傳遞第一放電電壓的第一放電電壓線相互連接；以及上拉開關器件，所述上拉開關器件根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當導通時將輸出時鐘線中的任意一個和第P個級的輸出端子相互連接，輸出時鐘脈沖的高周期不與提供到第二開關器件的輸出控制時鐘脈沖的高周期交疊，處于所述n個輸出控制時鐘脈沖的低周期的所述n個輸出控制時鐘脈沖的每個的電壓低于或者等于所述第一放電電壓，提供到第(P_q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及向所述上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。q可以為I或者2。所述第p個級還包括第三開關器件，其根據(jù)來自輸出時鐘線的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將傳遞充電電壓的充電電壓線與復位節(jié)點相互連接；第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將所述復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到所述復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，所述上拉開關器件和所述第三開關器件被提供相同的輸出時鐘脈沖。所述第p個級還包括從以下各項中選擇的至少一項第五開關器件，其根據(jù)來自第(P+r)個級的掃描脈沖而導通或者截止，并且當所述第五開關器件導通時將所述置位節(jié)點與所述第一放電電壓線相互連接，其中r為自然數(shù)；第六開關器件，其根據(jù)施加到所述第P個級的輸出端子OT的電壓而導通或者截止，并且當所述第六開關器件導通時將所述復位節(jié)點與第二放電電壓線相互連接；第七開關器件，其根據(jù)來自所述第(P+r)個級的掃描脈沖而導通或者截止，并且當所述第七開關器件導通時將所述 第P個級的輸出端子與第三放電電壓線相互連接；以及第八開關器件，其根據(jù)來自第(p-s)個級的掃描脈沖而導通或者截止，并且當所述第八開關器件導通時將所述充電電壓線與所述置位節(jié)點相互連接，其中s為自然數(shù)。 處于所述m*n個輸出時鐘脈沖的高周期的所述m*n個輸出時鐘脈沖的每個的電壓高于或者等于處于所述n個輸出控制時鐘脈沖的高周期的所述n個輸出控制時鐘脈沖的每個的電壓。所述第p個級還包括第三開關器件，其根據(jù)來自輸出時鐘線的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將傳遞充電電壓的充電電壓線與公共節(jié)點相互連接；第四開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將所述公共節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；第五開關器件，其根據(jù)提供到所述公共節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將充電電壓線與復位節(jié)點相互連接；第六開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第六開關器件導通時將所述復位節(jié)點與第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到所述復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖。所述第p個級還包括第三開關器件，其根據(jù)來自第(p_r)個級的掃描脈沖而導通或者截止，并且當所述第三開關器件導通時將置位節(jié)點與傳遞充電電壓的充電電壓線相互連接；第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接；以及電容器，所述電容器連接在連接到所述上拉開關器件的輸出時鐘線和復位節(jié)點之間。所述第p個級還包括第三開關器件，其根據(jù)來自第(P-S)個級的掃描脈沖而導通或者截止，并且當所述第三開關器件導通時將置位節(jié)點與傳遞充電電壓的充電電壓線相互連接；第四開關器件，其根據(jù)來自輸出時鐘線的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第四開關器件導通時將傳遞充電電壓的充電電壓線與復位節(jié)點相互連接；第五開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，所述第四開關器件和所述上拉開關器件被提供相同的輸出時鐘脈沖。所述第p個級還包括第三開關器件，其根據(jù)施加到所述第P個級的輸出端子的電壓而導通或者截止，并且當所述第三開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；第四開關器件，其根據(jù)來自輸出時鐘線的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第四開關器件導通時將傳遞充電電壓的充電電壓線與復位節(jié)點相互連接；第五開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截 止，并且當所述第五開關器件導通時將復位節(jié)點與第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子和傳遞第三放電電壓的第三放電電壓線相互連接，所述第四開關器件和所述上拉開關器件被提供相同的輸出時鐘脈沖。所述第p個級還包括第三開關器件，其根據(jù)來自充電電壓線的充電電壓而導通，以將充電電壓線與復位節(jié)點相互連接；第四開關器件，其根據(jù)來自輸出時鐘線中的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第四開關器件導通時將所述復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，所述第四開關器件和所述上拉開關器件被提供相同的輸出時鐘脈沖。所述第p個級還包括第三開關器件，其根據(jù)來自充電電壓線的充電電壓而導通以將充電電壓線與復位節(jié)點相互連接；第四開關器件，其根據(jù)來自輸出時鐘線中的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第四開關器件導通時將所述復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；第五開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將復位節(jié)點與第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，所述第四開關器件和所述第二開關器件被提供相同的輸出時鐘脈沖。所述n個輸出控制時鐘脈沖的高周期可以不彼此交疊。第一到第三放電電壓中的至少兩個可以相同。所述移位寄存器包括用于順序地輸出掃描脈沖的多個級，每個級通過該每個級的輸出端子輸出掃描脈沖，所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞，所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞,第p個級包括第一開關器件，其根據(jù)n個輸出控制時鐘脈沖中的任意一個導通或者截止，并且當所述第一開關器件導通時將第(p-q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接,其中P為自然數(shù)，Q為小于P的自然數(shù)；上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意一個與第P個級的輸出端子相互連接；第三開關器件，其根據(jù)來自輸出時鐘線中的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將傳遞充電電壓的充電電壓線與復位節(jié)點相互連接；第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將第P個級的輸出端子和傳遞第三放電電壓的第三放電電壓線相互連接，所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖，處于n個輸出控制時鐘脈沖的低周期的n個輸出控制時鐘脈沖的每個的電壓低于或者等于第二和第三放電電壓，提供到第(p-q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及向上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。 所述移位寄存器包括用于順序地輸出掃描脈沖的多個級，每個級通過該每個級的輸出端子輸出掃描脈沖，所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞，所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞,第p個級包括第一開關器件，其根據(jù)n個輸出控制時鐘脈沖中的任意一個而導通或者截止，并且當所述第一開關器件導通時將第(P-q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接，其中P為自然數(shù)，q為小于P的自然數(shù)；上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意一個與第P個級的輸出端子相互連接；第三開關器件，其根據(jù)來自輸出時鐘線中的任一個輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將所述輸出時鐘線與復位節(jié)點相互連接；第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將第P個級的輸出端子與傳送第三放電電壓的第三放電電壓線相互連接，所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖，輸出時鐘脈沖的高周期不與提供到第一開關器件的輸出控制時鐘脈沖的高周期交疊，處于n個輸出控制時鐘脈沖的低周期的n個輸出控制時鐘脈沖的每個的電壓低于或者等于第二和第三放電電壓，提供到第(p-q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及向所述上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。所述移位寄存器包括用于順序地輸出掃描脈沖的多個級，每個級通過該每個級的輸出端子輸出掃描脈沖，所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞，所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞,第p個級包括第一開關器件，其根據(jù)n個輸出控制時鐘脈沖中的任意一個輸出控制時鐘脈沖而導通或者截止，并且當所述第一開關器件導通時將第(P-q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接，其中P為自然數(shù)，q為小于P的自然數(shù)；上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意一個與第P個級的輸出端子相互連接；第三開關器件，其根據(jù)來自充電電壓線的充電電壓而導通，以將所述輸出時鐘線中的任意一個與復位節(jié)點相互連接；第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將復位節(jié)點和傳遞第二放電電壓的第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將第P個級的輸出端子與傳送第三放電電壓的第三放電電壓線相互連接，所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖，輸出時鐘脈沖的高周期不與提供到第一開關器件的輸出控制時鐘脈沖的高周期交疊，處于n個輸出控制時鐘脈沖的低周期的n個輸出控制時鐘脈沖的每個的電壓低于或者等于第二和第三放電電壓，提供到第(p-q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及向所述上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。所述移位寄存器包括用于順序地輸出掃描脈沖的多個級，每個級通過該每個級的 輸出端子輸出掃描脈沖，所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞，所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞,第p個級包括第一開關器件，其根據(jù)n個輸出控制時鐘脈沖中的任意一個而導通或者截止，并且當所述第一開關器件導通時將第(p-q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接，其中P為自然數(shù)，q為小于P的自然數(shù)；上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意一個與第P個級的輸出端子相互連接；第三開關器件，其根據(jù)來自輸出時鐘線中的任一個輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將傳遞充電電壓的充電電壓線與公共節(jié)點相互連接；第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將所述公共節(jié)點和傳遞第二放電電壓的第二放電電壓線相互連接；第五開關器件，其根據(jù)提供到所述公共節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將充電電壓線和復位節(jié)點相互連接；第六開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第六開關器件導通時將復位節(jié)點與第二放電電壓線相互連接；以及下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，輸出時鐘脈沖的高周期不與提供到第一開關器件的輸出控制時鐘脈沖的高周期交疊，處于n個輸出控制時鐘脈沖的低周期的n個輸出控制時鐘脈沖的每個的電壓低于第二和第三放電電壓，所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖，提供到第(P-q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及向所述上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。應該理解，對本發(fā)明的以上概述和以下詳述都是示例性和解釋性的，并旨在對所要求保護的本發(fā)明提供進一步的解釋。


附圖被包括在本申請中以提供對本發(fā)明的進一步理解，并結合到本申請中且構成本申請的一部分，附圖示出了本發(fā)明的多個實施方式，且與說明書一起用于解釋本發(fā)明的原理。在附圖中圖I是例示現(xiàn)有的氧化物半導體晶體管的柵極電壓和漏極電流之間的基于溫度的關系特性的圖2是例示基于現(xiàn)有的氧化物半導體晶體管的閾值電壓的變化的置位節(jié)點處的電壓和掃描脈沖的圖；圖3是示出根據(jù)本發(fā)明的一種實施方式的柵極驅(qū)動電路的框圖；圖4是根據(jù)本發(fā)明的第一實施方式的輸出控制時鐘脈沖和輸出時鐘脈沖的時序圖；圖5是根據(jù)本發(fā)明的第二實施方式的輸出控制時鐘脈沖和輸出時鐘脈沖的時序圖；
圖6是詳細示出圖I的移位寄存器的構造的圖；圖7到圖17是示出根據(jù)本發(fā)明的第一到第十一實施方式的級的構造的圖；圖18是示出圖4的第一到第四輸出時鐘脈沖和第一到第四輸出控制時鐘脈沖的模擬波形的圖；圖19是示出關于圖18的第一輸出時鐘脈沖的正iso時鐘脈沖和負iso時鐘脈沖的模擬波形的圖；圖20是示出置位節(jié)點和復位節(jié)點處的電壓和根據(jù)圖8的級的操作產(chǎn)生的掃描脈沖和輸出時鐘脈沖的電壓的模擬波形的圖；圖21是示出置位節(jié)點和復位節(jié)點處的電壓和根據(jù)圖11的級的操作產(chǎn)生的掃描脈沖和輸出時鐘脈沖的電壓的模擬波形的圖；圖22是示出向圖13和圖14的級提供的輸出控制時鐘脈沖和輸出時鐘脈沖的模擬波形的圖；圖23是示出置位節(jié)點和復位節(jié)點處的電壓和根據(jù)圖10的級的操作產(chǎn)生的掃描脈沖和輸出時鐘脈沖的電壓的模擬波形的圖；圖24是示出置位節(jié)點和復位節(jié)點處的電壓和根據(jù)圖12的級的操作產(chǎn)生的掃描脈沖和輸出時鐘脈沖的電壓的模擬波形的圖；圖25是示出置位節(jié)點和復位節(jié)點處的電壓和根據(jù)圖16的級的操作產(chǎn)生的掃描脈沖和輸出時鐘脈沖的電壓的模擬波形的圖；圖26是示出置位節(jié)點和復位節(jié)點處的電壓和根據(jù)圖17的級的操作產(chǎn)生的掃描脈沖和輸出時鐘脈沖的電壓的模擬波形的圖；圖27是示出圖8的修改結構的圖；圖28是示出圖27的修改結構的圖；圖29是示出圖27的另一個修改結構的圖；以及圖30是示出圖10的另一個修改結構的圖。
具體實施例方式下面將詳細描述本發(fā)明的具體實施方式
，在附圖中例示出了本發(fā)明的優(yōu)選實施方式的示例。盡可能在整個附圖中用相同的附圖標記代表相同或類似構件。圖3是示出根據(jù)本發(fā)明的一種實施方式的柵極驅(qū)動電路的框圖。如圖3所示，柵極驅(qū)動電路包括第一時鐘發(fā)生器CG1、第二時鐘發(fā)生器CG2和移位寄存器SR。第一時鐘發(fā)生器CGl輸出具有不同相位的n個輸出控制時鐘脈沖i_CLK(n為等于或者大于2的自然數(shù))。n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞。第二時鐘發(fā)生器CG2輸出具有不同相位的m*n個輸出時鐘脈沖CLK。具體地，第二時鐘發(fā)生器CG2產(chǎn)生具有不同相位并且在其高周期部分地彼此交疊的m*n個輸出時鐘脈沖CLK (m為自然數(shù))，將該m*n個輸出時鐘脈沖按照相位順序排列，并且將按照相位順序排列的該m*n個輸出時鐘脈沖以n為單位分組，以產(chǎn)生m個組。在此，每個組具有n個輸出時鐘脈沖。另外，第二時鐘發(fā)生器CG2輸出該m*n個輸出時鐘脈沖，從而每個組中包括的具有第k相位順序的輸出時鐘脈沖的上升沿位于n個輸出控制時鐘脈沖中的具有第k相位順序的輸出控制時鐘脈沖的高周期中。該m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞。該n個輸出控制時鐘脈沖和該m*n個輸出時鐘脈沖包括周期性地產(chǎn)生的多個脈動。包括在具有第k相位順序并且屬于第j個組的(j為等于或者大于m的自然數(shù))的輸出時鐘脈沖的第一脈動的上升沿位于具有第k相位順序的脈動的高周期中。第m*n個輸出時鐘脈沖可以還包括虛設脈動。此虛設脈動具有與啟動脈沖相同的輸出時序，該啟動脈沖具有超前于第一輸出時鐘脈沖的相位的相位。n個輸出控制時鐘脈沖中處于低周期的每個的電壓低于該m*n個輸出時鐘脈沖中的處于低周期的每個的電壓。該m*n個輸出時鐘脈沖的每個不與該n個輸出控制時鐘脈沖中的至少一個交疊。移位寄存器SR從第一時鐘發(fā)生器CGl接收該n個輸出控制輸出脈沖，以及從第二時鐘發(fā)生器CG2接收該m*n個輸出時鐘脈沖以順序地輸出h個掃描脈沖(h為等于或者大于2的自然數(shù))。從第一時鐘發(fā)生器CGl輸出的輸出控制時鐘脈沖和從第二時鐘發(fā)生器CG2輸出的輸出時鐘脈沖具有以下形式。圖4是根據(jù)本發(fā)明的第一實施方式的輸出控制時鐘脈沖和輸出時鐘脈沖的時序圖。如圖4所示，輸出控制時鐘脈沖包括具有不同相位的四種輸出控制時鐘脈沖i-CLKI到i-CLK4，并且輸出時鐘脈沖包括具有不同相位的四種輸出時鐘脈沖CLKl到CLK4。也就是說，圖4示出當n = 4，m=l，且j = l時的輸出控制時鐘脈沖和輸出時鐘脈沖的波形。如圖4所示，第一到第四輸出時鐘脈沖CLKl到CLK4的高周期彼此交疊達l/3s。第一到第四輸出時鐘脈沖CLKl到CLK4均包括周期性地產(chǎn)生的多個脈動。第一到第四輸出控制時鐘脈沖i-CLKl到i_CLK4均包括周期性或者非周期性地產(chǎn)生的多個脈動。第一到第四輸出控制時鐘脈沖i-CLKl到i-CLK4的高周期可以或者可以不彼此交疊。在圖4中，第一到第四輸出控制時鐘脈沖i-CLKl到i-CLK4的高周期不彼此交疊。第一到第四輸出控制時鐘脈沖i-CLKl到i_CLK4通過第一到第四輸出控制時鐘線傳遞。處于其低周期的第一到第四輸出控制時鐘脈沖i-CLKl到i_CLK4每個的電壓 低于或者等于處于其低周期的第一到第四輸出時鐘脈沖CLKl到CLK4的每個的電壓。第一到第四輸出時鐘脈沖CLKl到CLK4通過第一到第四輸出時鐘線傳遞。如圖4所示，第一輸出時鐘脈沖CLKl的上升沿位于第一輸出控制時鐘脈沖i-CLKl的高周期中。第二輸出時鐘脈沖CLK2的上升沿位于第二輸出控制時鐘脈沖i_CLK2的高周期中。第三輸出時鐘脈沖CLK3的上升沿位于第三輸出控制時鐘脈沖i_CLK3的高周期中。第四輸出時鐘脈沖CLK4的上升沿位于第四輸出控制時鐘脈沖i_CLK4的高周期中。第一輸出時鐘脈沖CLKl的高周期與第一到第三輸出控制時鐘脈沖i-CLKl到i-CLK3交疊，并且第一輸出時鐘脈沖CLKl的高周期不與第四輸出控制時鐘脈沖i_CLK4交疊。第二輸出時鐘脈沖CLK2的高周期與第二到第四輸出控制時鐘脈沖i-CLK2到i_CLK4交疊，并且第二輸出時鐘脈沖CLK2的高周期不與第一輸出控制時鐘脈沖i-CLKl交疊。第三輸出時鐘脈沖CLK3的高周期與第三、第四和第一輸出控制時鐘脈沖i-CLK3、i-CLK4和i-CLKl交疊，并且第三輸出時鐘脈沖CLK3的高周期不與第二輸出控制時鐘脈沖i_CLK2交疊。第四輸出時鐘脈沖CLK4的高周期與第四、第一和第二輸出控制時鐘脈沖i_CLK4、i-CLKl和 i-CLK2交疊，并且第四輸出時鐘脈沖CLK4的高周期不與第三輸出控制時鐘脈沖i_CLK3交疊。當將具有包括第一輸出時鐘脈沖CLKl的上升沿的高周期的第一輸出控制時鐘脈沖i-CLKl定義為正iso時鐘脈沖時，可以將不與第一輸出時鐘脈沖CLKl的高周期交疊的第四輸出控制時鐘脈沖i_CLK4定義為負iso時鐘脈沖，作為正iso時鐘脈沖的相反數(shù)。因此在圖4中，第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i_CLK4分別是第一輸出時鐘脈沖CLKl的正和負iso時鐘脈沖。第二輸出控制時鐘脈沖i_CLK2和第一輸出控制時鐘脈沖i-CLKl分別是第二輸出時鐘脈沖CLK2的正和負iso時鐘脈沖。第三輸出控制時鐘脈沖i_CLK3和第二輸出控制時鐘脈沖i_CLK2分別是第三輸出時鐘脈沖CLK3的正和負iso時鐘脈沖。第四輸出控制時鐘脈沖i_CLK4和第三輸出控制時鐘脈沖i-CLK3分別是第四輸出時鐘脈沖CLK4的正和負iso時鐘脈沖。對應的正和負iso時鐘脈沖可以或者可以不彼此交疊。例如，分別作為第一輸出時鐘脈沖CLKl的正和負iso時鐘脈沖的第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i_CLK4可以或者可以不彼此交疊。另外，在圖4中，包括在第四輸出時鐘脈沖CLK4的脈動的第一個是虛設脈動。此虛設脈動與啟動脈沖同步。圖5是根據(jù)本發(fā)明的第二實施方式的輸出控制時鐘脈沖和輸出時鐘脈沖的時序圖。如圖5所示，第一到第六輸出時鐘脈沖CLKl到CLK6的高周期彼此交疊l/3s。第一到第六輸出時鐘脈沖CLKl到CLK6均包括周期性地產(chǎn)生的多個脈動。第一到第三輸出控制時鐘脈沖i-CLKl到i_CLK3均包括周期性或者非周期性地產(chǎn)生的多個脈動。另外，第一到第三輸出控制時鐘脈沖i-CLKl到i-CLK3的高周期可以或者可以不彼此交疊。在圖5中，第一到第三輸出控制時鐘脈沖i-CLKl到i-CLK3的高周期不彼此交疊。處于其低周期的第一到第三輸出控制時鐘脈沖i-CLKl到i_CLK3的每個的電壓(低電壓)低于或者等于處于其低周期的第一到第六輸出時鐘脈沖CLKl到CLK6的每個的電壓(低電壓)。如圖5所示，輸出控制時鐘脈沖包括具有不同相位的三種輸出控制時鐘脈沖，并且輸出時鐘脈沖包括具有不同相位的六種輸出時鐘脈沖。也就是說，圖5示出當n = 3，m=2，且j = 2時的輸出控制時鐘脈沖和輸出時鐘脈沖的波形。輸出時鐘脈沖和輸出控制時鐘脈沖可以具有m : I的關系。在圖5中，輸出時鐘脈沖和輸出控制時鐘脈沖具有2I的關系。第一到第三輸出時鐘脈沖構成第一組，第四到第六輸出時鐘脈沖構成第二組。具有第k相位順序的輸出時鐘脈沖的上升沿位于具有第k相位順序的輸出控制時鐘脈沖的高周期。例如，第一組中的具有第一相位順序的第一輸出時鐘脈沖CLKl的上升沿和第二組中的具有第一相位順序的第四輸出時鐘脈沖CLK4的上升沿位于具有第一相位順序的第一輸出控制時鐘脈沖i-CLKl的高周期中。具體具體地，第一輸出時鐘脈沖CLKl的上升沿位于第一輸出控制時鐘脈沖i-CLKl的第一脈動的高周期中，并且第四輸出時鐘脈沖CLK4的上升沿位于第一輸出控制時鐘脈沖i-CLKl的第二脈動的高周期中。按照相同方式，第二和第五輸出時鐘脈沖CLK2和CLK5的上升沿位于第二輸出控制時鐘脈沖i_CLK2的高周期中，并且第三和第六輸出時鐘脈沖CLK3和CLK6的上升沿位于 第三輸出控制時鐘脈沖i_CLK3的高周期中。如前所述，可以分別將圖5的第一到第三輸出控制時鐘脈沖i-CLKl到i_CLK3定義為正和負iso時鐘脈沖。也就是說，第一輸出控制時鐘脈沖i-CLKl和第三輸出控制時鐘脈沖i_CLK3分別是第一和第四輸出時鐘脈沖CLKl和CLK4的正和負iso時鐘脈沖。第二輸出控制時鐘脈沖i-CLK2和第一輸出控制時鐘脈沖i-CLKl分別是第二和第五輸出時鐘脈沖CLK2和CLK5的正和負iso時鐘脈沖。第三輸出控制時鐘脈沖i_CLK3和第一輸出控制時鐘脈沖i-CLKl分別是第三和第六輸出時鐘脈沖CLK3和CLK5的正和負iso時鐘脈沖。另外，在圖5中，包括在第六輸出時鐘脈沖CLK6的脈動的第一個是虛設脈動。此虛設脈動與啟動脈沖同步。圖4或者圖5所不的輸出控制時鐘脈沖和輸出時鐘脈沖可應用于圖I的移位寄存器。圖6是詳細示出圖I的移位寄存器SR的結構的圖。如圖6所示，移位寄存器SR包括h個級STl到STh。各個級STl到STh均通過其輸出端子OT針對一個幀周期輸出一個掃描脈沖SPl到SPh。各個級STl到STh均使用該掃描脈沖來驅(qū)動連接到其的選通線。另外，各個級STl到STh均控制其下游的級的操作。另外，基于移位寄存器的構造，各個級STl到STh均可以控制其下游的級的操作以及其上游的級的操作。在第h個級STh下游進一步設置虛設級，其向第h個級STh提供掃描脈沖?；谝莆患拇嫫鞯臉嬙?，可以設置多個虛設級。級STl到STh按照從第一級STl到虛設級STh的順序輸出掃描脈沖。也就是說，第一級STl輸出第一掃描脈沖SPl，第二級ST2接著輸出第二掃描脈沖SP2，第三級ST3接著輸出第三掃描脈沖SP3，,以及第h級STh輸出第h掃描脈沖SPn。從除了虛設級以外的級STl到STh輸出的掃描脈沖被順序地提供到液晶面板(未示出)的選通線，以順序地掃描選通線。另外，從每個級輸出的掃描脈沖僅僅被提供到上游的級?；蛘?，從每個級輸出的掃描脈沖可以被提供到上游的級和下游的級。另選地，從每個級輸出的掃描脈沖可以僅僅被提供到下游的級。此移位寄存器SR可以構建在液晶面板中。也就是說，液晶面板具有用于顯不圖像的顯示區(qū)域和圍繞顯示區(qū)域的非顯示區(qū)域，并且移位寄存器構建在非顯示區(qū)域中。按照此方式配置的移位寄存器SR的級STl到STh被提供上述輸出控制時鐘脈沖和輸出時鐘脈沖。在圖6中，將圖4所示的第一到第四輸出控制時鐘脈沖i-CLKl到i-CLK4和第一到第四輸出時鐘脈沖CLKl到CLK4提供到各個級。在圖6中，第p個級被提供來自第(P-I)個級的掃描脈沖和來自第(P+2)個級的掃描脈沖。另選地，第P個級可以被提供來自第(P-2)個級的掃描脈沖和來自第(p+3)個級的掃描脈沖。另外，在圖6中，第p個級連接到上游的級和下游的級。另選地，第P個級可以僅僅連接到上游的級。在下文，將更詳細地描述每個級的構造。圖7到圖17是示出根據(jù)本發(fā)明的第一到第十一實施方式的級的構造的圖。在每個附圖中，i-CLKa和i-CLKb指示對應的正和負iso時鐘脈沖。也就是說，i_CLKa指示CLKc的正iso時鐘脈沖，并且i-CLKb指示CLKc的負iso時鐘脈沖。將基于以下假設給出描述，即將圖4所示的第一到第四輸出控制時鐘脈沖i-CLKl到i-CLK4和第一到第四輸出時鐘脈沖CLKl到CLK4提供到圖7到圖17的各個級。將參照圖7描述根據(jù)第一實施方式的級的構造。如圖7所示，第p個級包括第一開關器件Trl、第二開關器件Tr2和上拉開關器件Pu。包括在第p個級中的第一開關器件Trl根據(jù)正iso時鐘脈沖而導通或者截止，并且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。包括在第p個級中的第二開關器件Tr2根據(jù)負iso時鐘脈沖而導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。包括在第p個級的上拉開關器件Pu根據(jù)施加到置位節(jié)點Q的電壓而導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i_CLKl和第四輸出控制時鐘脈沖i-CLK40提供到第一開關器件Trl的輸出控制時鐘脈沖的高周期可以與提供到第二開關器件Tr2的輸出控制時鐘脈沖的高周期交疊。另選地，提供到第一開關器件Trl的輸出控制時鐘脈沖的高周期可以不與提供到第二開關器件Tr2的輸出控制時鐘脈沖的高周期交疊。提供到第(p-q)個級的輸出時鐘脈沖i-CLKa的高周期可以部分地與提供到第P個級的輸出時鐘脈沖i-CLKa的高周期交疊。將參照圖8描述根據(jù)第二實施方式的級的構造。如圖8所示，第p個級包括第一到第四開關器件Trl到Tr4、上拉開關器件Pu和下拉開關器件Pd。包括在第p個級中的第一開關器件Trl根據(jù)正iso時鐘脈沖而導通或者截止，并 且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。
包括在第P個級中的第二開關器件Tr2根據(jù)負iso時鐘脈沖而導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。包括在第P個級中的第三開關器件Tr3根據(jù)來自輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當導通時將傳遞充電電壓VDD的充電電壓線和復位節(jié)點QB相互連接。包括在第p個級中的第四開關器件Tr4根據(jù)施加到置位節(jié)點Q的電壓而導通或者截止，并且當導通時將復位節(jié)點QB和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40 根據(jù)施加到復位節(jié)點QB的電壓，包括在第p個級中的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和提供第三放電電壓VSS3的第三放電電壓線相互連接。上拉開關器件Pu和第三開關器件Tr3被提供相同的輸出時鐘脈沖。處于其低周期的輸出控制時鐘脈沖的每個的電壓低于或者等于第一放電電壓VSSl。第一放電電壓VSSl等于或者不同于第二放電電壓VSS2。在第一放電電壓VSSl不同于第二放電電壓VSS2的情況下，第一放電電壓VSSl低于或者高于第二放電電壓VSS2。另選地,第一到第三放電電壓VSSl到VSS3可以相同。作為另一替代，第一到第三放電電壓VSSl到VSS3中的兩個可以相同。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。將參照圖9描述根據(jù)第三實施方式的級的構造。如圖9所示，第p個級包括第一到第八開關器件Trl到TrS、上拉開關器件Pu和下拉開關器件Pd。根據(jù)正iso時鐘脈沖，包括在第p個級中的第一開關器件Trl導通或者截止，并且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。根據(jù)負iso時鐘脈沖，包括在第p個級中的第二開關器件Tr2導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。根據(jù)來自輸出時鐘線的輸出時鐘脈沖，包括在第p個級中的第三開關器件Tr3導通或者截止，并且當導通時將傳遞充電電壓VDD的充電電壓線和復位節(jié)點QB相互連接。代替輸出時鐘脈沖，可以向第三開關器件Tr3提供充電電壓VDD或者另一個輸出時鐘脈沖(不包括CLKc)。根據(jù)施加到置位節(jié)點Q的電壓，包括在第P個級中的第四開關器件Tr4導通或者截止，并且當導通時將復位節(jié)點QB和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)來自第(p+2)個級的掃描脈沖，包括在第p個級中的第五開關器件Tr5導通或者截止，并且當導通時將置位節(jié)點Q和第一放電電壓線相互連接。第五開關器件Tr5可以被提供來自第(P+3)個級的掃描脈沖而不是來自第(P+2)個級的掃描脈沖。根據(jù)施加到第p個級的輸出端子OT的電壓，包括在第p個級中的第六開關器件Tr6導通或者截止，并且當導通時將復位節(jié)點QB和第二放電電壓線相互連接。 根據(jù)來自第(p+2)個級的掃描脈沖，包括在第p個級中的第七開關器件Tr7導通或者截止，并且當導通時將第P個級的輸出端子OT和第三放電電壓線相互連接。第七開關器件Tr7可以被提供來自第(p+3)個級的掃描脈沖而不是來自第(p+2)個級的掃描脈沖。根據(jù)來自第(p-1)個級的掃描脈沖，包括在第p個級中的第八開關器件TrS導通或者截止，并且當導通時將充電電壓線和置位節(jié)點Q相互連接。如果第P個級是被提供了啟動脈沖的第一級，則第八開關器件TrS被提供來自啟動傳遞線而不是第(p-1)個級的啟動脈沖。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40根據(jù)施加到復位節(jié)點QB的電壓，包括在第p個級中的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和傳送第三放電電壓VSS3的第三放電電壓線相互連接。第一到第三放電電壓VSSl到VSS3和充電電壓VDD是直流電壓。第一到第三放電電壓VSSl到VSS3被設定為低于充電電壓VDD。例如，充電電壓VDD可以具有正值，放電電壓可以具有負值。第一到第三放電電壓VSSl到VSS3可以具有相同的電壓值。另選地，第一到第三放電電壓VSSl到VSS3中的至少兩個可以具有不同的值。在第一到第三放電電壓VSSl到VSS3中的至少兩個具有不同的值的情況下，第一放電電壓VSSl可以是最高或者最低的，第二放電電壓VSS2可以是最高或者最低的，或者第三放電電壓VSS3可以是最高或者最低的。另選地，第一放電電壓VSSl可以被設定為最高,第三放電電壓VSS3可以被設定為最低，并且第二放電電壓VSS2可以被設定為位于第一放電電壓VSSl和第三放電電壓VSS3之間。另夕卜，第二放電電壓VSS2可以被設定為最高,第三放電電壓VSS3可以被設定為最低，并且第一放電電壓VSSl可以被設定為位于第二放電電壓VSS2和第三放電電壓VSS3之間。另外，第三放電電壓VSS3可以被設定為最高，第一放電電壓VSSl可以被設定為最低，并且第二放電電壓VSS2可以被設定為位于第三放電電壓VSS3和第一放電電壓VSSl之間。另外,第一放電電壓VSSl和第三放電電壓VSS3可以被設定為相同，并且第二放電電壓VSS2可以被設定為等于或者低于第三放電電壓VSS3。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。同時，在第三實施方式中，第一放電電壓VSSl可以被輸出時鐘脈沖代替。在此情況下，代替第一放電電壓VSSl的輸出時鐘脈沖與提供到上拉開關器件Pu的輸出時鐘脈沖相同。在第三實施方式中，處于其高周期的輸出控制時鐘脈沖i-CLKl到i_CLK4的每個的電壓(高電壓)被設定為等于或者低于處于其高周期的輸出時鐘脈沖CLKl到CLK4的每個的電壓(高電壓)。另外，第一和第二放電電壓VSSl和VSS2可以等于或者低于處于其低周期的輸出控制時鐘脈沖的每個的電壓。同時，可以從第三實施方式的結構去除第五到第八開關器件Tr5到TrS中的至少一個。將參照圖10描述根據(jù)第四實施方式的級的構造。 如圖10所示，第p個級包括第一到第六開關器件Trl到Tr6、上拉開關器件Pu和下拉開關器件Pd。根據(jù)正iso時鐘脈沖，包括在第p個級中的第一開關器件Trl導通或者截止，并且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。根據(jù)負iso時鐘脈沖，包括在第p個級中的第二開關器件Tr2導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。根據(jù)來自輸出時鐘線的輸出時鐘脈沖，包括在第p個級中的第三開關器件Tr3導通或者截止，并且當導通時將傳遞充電電壓VDD的充電電壓線和公共節(jié)點CN相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級中的第四開關器件Tr4導通或者截止，并且當導通時將公共節(jié)點CN和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)提供到公共節(jié)點CN的電壓，包括在第p個級的第五開關器件Tr5導通或者截止，并且當導通時將充電電壓線和復位節(jié)點QB相互連接。根據(jù)提供到置位節(jié)點Q的電壓，包括在第p個級的第六開關器件Tr6導通或者截止，并且當導通時將復位節(jié)點QB和第二放電電壓線相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40根據(jù)施加到復位節(jié)點QB的電壓，包括在第p個級中的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和提供第三放電電壓VSS3的第三放電電壓線相互連接。第四實施方式的第一到第三放電電壓可以具有與第三實施方式相同的屬性。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。將參照圖11描述根據(jù)第五實施方式的級的構造。如圖11所示，第p個級包括第一到第六開關器件Trl到Tr6、上拉開關器件Pu和下拉開關器件Pd。第五實施方式的級與第四實施方式的級相同，不同之處在于第二放電電壓VSS2和第三放電電壓VSS3相同。也就是說，如圖11所示，第一和第二放電電壓VSSl和VSS2被施加。第一和第二放電電壓VSSl和VSS2可以具有與第二實施方式相同的屬性。另選地，第一和第二放電電壓VSSl和VSS2可以具有與第三實施方式相同的屬性。將參照圖12描述根據(jù)第六實施方式的級的構造。如圖12所示，第p個級包括第一到第四開關器件Trl到Tr4、上拉開關器件Pu、下拉開關器件Pd以及電容器C。根據(jù)正iso時鐘脈沖，包括在第p個級中的第一開關器件Trl導通或者截止，并且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。根據(jù)負iso時鐘脈沖，包括在第p個級中的第二開關器件Tr2導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。根據(jù)來自第(p-1)個級的掃描脈沖，包括在第p個級中的第三開關器件Tr3導通或者截止，并且當導通時將置位節(jié)點Q和傳遞充電電壓VDD的充電電壓線相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級中的第四開關器件Tr4導通或者截止，并且當導通時將復位節(jié)點QB和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40根據(jù)施加到復位節(jié)點QB的電壓，包括在第p個級中的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和提供第三放電電壓VSS3的第三放電電壓線相互連接。電容器C連接在連接到上拉開關器件Pu的輸出時鐘線和復位節(jié)點QB之間。第六實施方式的第一到第三放電電壓VSSl到VSS3可以具有與第三實施方式相同的屬性。同時，在第六實施方式中，第一放電電壓VSSl可以被輸出時鐘脈沖代替。在此情況下，代替第一放電電壓VSSl的輸出時鐘脈沖與提供到上拉開關器件Pu的輸出時鐘脈沖相同。在第六實施方式中，處于其高周期的輸出控制時鐘脈沖的每個的電壓被設定為等于或者低于處于其高周期的輸出時鐘脈沖的每個的電壓。另外，第三放電電壓VSS可以等于或者低于處于其低周期的輸出控制時鐘脈沖的每個的電壓。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。將參照圖13描述根據(jù)第七實施方式的級的構造。如圖13所示，第p個級包括第一到第五開關器件Trl到Tr5、上拉開關器件Pu和下拉開關器件Pd。、
根據(jù)正iso時鐘脈沖，包括在第p個級中的第一開關器件Trl導通或者截止，并且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。根據(jù)負iso時鐘脈沖，包括在第p個級中的第二開關器件Tr2導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。根據(jù)來自第(p-1)個級的掃描脈沖，包括在第p個級中的第三開關器件Tr3導通或者截止，并且當導通時將置位節(jié)點Q和傳遞充電電壓VDD的充電電壓線相互連接。
根據(jù)來自輸出時鐘線的輸出時鐘脈沖，包括在第p個級中的第四開關器件Tr4導通或者截止，并且當導通時將充電電壓線和復位節(jié)點QB相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第P個級中的第五開關器件Tr5導通或者截止，并且當導通時將復位節(jié)點QB和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40根據(jù)提供到復位節(jié)點QB的電壓，包括在第p個級的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和第二放電電壓線相互連接。下拉開關器件Pd可以連接到第三放電電壓線而不是第二放電電壓線。在此情況下，第一到第三放電電壓VSSl和VSS3可以具有與第三實施方式相同的屬性。第四開關器件Tr4和上拉開關器件Pu被提供相同的輸出時鐘脈沖。第一和第二放電電壓VSSl和VSS2可以具有與第二實施方式相同的屬性。另選地，第一和第二放電電壓VSSl和VSS2可以具有與第三實施方式相同的屬性。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。將參照圖14描述根據(jù)第八實施方式的級的構造。如圖14所示，第p個級包括第一到第五開關器件Trl到Tr5、上拉開關器件Pu和下拉開關器件Pd。根據(jù)正iso時鐘脈沖，包括在第p個級中的第一開關器件Trl導通或者截止，并且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。根據(jù)負iso時鐘脈沖，包括在第p個級中的第二開關器件Tr2導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。根據(jù)施加到第p個級的輸出端子OT的電壓，包括在第p個級中的第三開關器件Tr3導通或者截止，并且當導通時將復位節(jié)點QB和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)來自輸出時鐘線的輸出時鐘脈沖，包括在第p個級中的第四開關器件Tr4導通或者截止，并且當導通時將傳遞充電電壓VDD的充電電壓線和復位節(jié)點QB相互連接。提供到置位節(jié)點Q的電壓，包括在第p個級的第五開關器件Tr5導通或者截止，并且當導通時將復位節(jié)點QB和第二放電電壓線電氣互聯(lián)。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40根據(jù)提供到復位節(jié)點QB的電壓，包括在第p個級的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和第二放電電壓線相互連接。下拉開關器件Pd可以連接到第三放電電壓線而不是第二放電電壓線。在此情況下，第一到第三放電電壓VSSl和VSS3可以具有與第三實施方式相同的屬性。第四開關器件Tr4和上拉開關器件Pu被提供相同的輸出時鐘脈沖。第一和第二放電電壓VSSl和VSS2可以具有與第二實施方式相同的屬性。另選地，第一和第二放電電壓VSSl和VSS2可以具有與第三實施方式相同的屬性。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。將參照圖15描述根據(jù)第九實施方式的級的構造。如圖15所示，第p個級包括第一到第四開關器件Trl到Tr4、上拉開關器件Pu和下拉開關器件Pd。根據(jù)正iso時鐘脈沖，包括在第p個級中的第一開關器件Trl導通或者截止，并且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。根據(jù)負iso時鐘脈沖，包括在第p個級中的第二開關器件Tr2導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。根據(jù)來自充電電壓線的充電電壓VDD，包括在第p個級的第三開關器件Tr3導通或者截止，并且當導通時將充電電壓線和復位節(jié)點QB相互連接。根據(jù)來自輸出時鐘線的輸出時鐘脈沖，包括在第p個級中的第四開關器件Tr4導通或者截止，并且當導通時將復位節(jié)點QB和第二放電電壓線相互連接。在此，第二放電電壓線傳遞第二放電電壓VSS2。
根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40根據(jù)施加到復位節(jié)點QB的電壓，包括在第p個級中的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和傳送第三放電電壓VSS3的第三放電電壓線相互連接。
第四開關器件Tr4和上拉開關器件Pu被提供相同的輸出時鐘脈沖。第一到第三放電電壓VSSl和VSS3可以具有與第三實施方式相同的屬性。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。將參照圖16描述根據(jù)第十實施方式的級的構造。如圖16所示，第p個級包括第一到第六開關器件Trl到Tr6、上拉開關器件Pu和下拉開關器件Pd。根據(jù)正iso時鐘脈沖，包括在第p個級中的第一開關器件Trl導通或者截止，并且 當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。根據(jù)負iso時鐘脈沖，包括在第p個級中的第二開關器件Tr2導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。根據(jù)來自輸出時鐘線的輸出時鐘脈沖，包括在第p個級中的第三開關器件Tr3導通或者截止，并且當導通時將傳遞充電電壓VDD的充電電壓線和公共節(jié)點CN相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級中的第四開關器件Tr4導通或者截止，并且當導通時將公共節(jié)點CN和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)提供到公共節(jié)點CN的電壓，包括在第p個級的第五開關器件Tr5導通或者截止，并且當導通時將充電電壓線和復位節(jié)點QB相互連接。根據(jù)提供到置位節(jié)點Q的電壓，包括在第p個級的第六開關器件Tr6導通或者截止，并且當導通時將復位節(jié)點QB和第二放電電壓線相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i_CLKl和第四輸出控制時鐘脈沖i-CLK40根據(jù)提供到復位節(jié)點QB的電壓，第n個級的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和第二放電電壓線相互連接。第一和第二放電電壓VSSl和VSS2可以具有與第二實施方式相同的屬性。另選地，第一和第二放電電壓VSSl和VSS2可以具有與第三實施方式相同的屬性。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。將參照圖17描述根據(jù)第i^一實施方式的級的構造。如圖17所示，第p個級包括第一到第五開關器件Trl到Tr5、上拉開關器件Pu和下拉開關器件Pd。根據(jù)正iso時鐘脈沖，包括在第p個級中的第一開關器件Trl導通或者截止，并且當導通時將第(P-I)個級的輸出端子OT和置位節(jié)點Q相互連接。如果第p個級是被提供了啟動脈沖的第一級，則第一開關器件Trl連接到啟動傳遞線而不連接到第(p-1)個級的輸出端子0T。啟動脈沖提供到啟動傳遞線。
根據(jù)負iso時鐘脈沖，包括在第p個級中的第二開關器件Tr2導通或者截止，并且當導通時將置位節(jié)點Q和傳遞第一放電電壓VSSl的第一放電電壓線相互連接。根據(jù)來自充電電壓線的充電電壓VDD，包括在第p個級的第三開關器件Tr3導通或者截止，并且當導通時將充電電壓線和復位節(jié)點QB相互連接。根據(jù)來自輸出 時鐘線的輸出時鐘脈沖，包括在第p個級中的第四開關器件Tr4導通或者截止，并且當導通時將復位節(jié)點QB和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級中的第五開關器件Tr5導通或者截止，并且當導通時將復位節(jié)點QB和傳遞第二放電電壓VSS2的第二放電電壓線相互連接。根據(jù)施加到置位節(jié)點Q的電壓，包括在第p個級的上拉開關器件Pu導通或者截止，并且當導通時將輸出時鐘線和第P個級的輸出端子OT相互連接。輸出時鐘脈沖CLKc被提供到連接到上拉開關器件Pu的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLK1，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40根據(jù)提供到復位節(jié)點QB的電壓，包括在第p個級的下拉開關器件Pd導通或者截止，并且當導通時將第P個級的輸出端子OT和第二放電電壓線相互連接。第一到第三放電電壓VSSl和VSS3可以具有與第三實施方式相同的屬性。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。在下文，將給出根據(jù)圖9的級的根據(jù)圖4的第一到第四輸出時鐘脈沖CLKl到CLK4和第一到第四輸出控制時鐘脈沖i-CLKl到i-CLK4的操作的描述。假定圖9的級是第五級，可見i-CLKa是第一輸出控制時鐘脈沖i_CLKl，i_CLKb是第四輸出控制時鐘脈沖i_CLK4，CLKc是第一時鐘脈沖，SP (p-1)是來自第四級的掃描脈沖，并且SP(p+l)是來自第六級的掃描脈沖。另外，假定第一到第三放電電壓VSSl到VSS3相同。首先，當?shù)谝惠敵隹刂茣r鐘脈沖i-CLKl被維持在高電壓時，第一和第八開關器件Trl和TrS導通。結果，來自第四級的掃描脈沖通過導通的開關器件Trl提供到置位節(jié)點Q，并且充電電壓VDD通過導通的第八開關器件TrS提供到置位節(jié)點Q。因此，置位節(jié)點Q被充電，并且經(jīng)過柵極連接到充電的置位節(jié)點Q的上拉開關器件Pu和第四開關器件Tr4被導通。另外，第二放電電壓VSS2通過導通的第四開關器件Tr4提供到復位節(jié)點QB。結果，復位節(jié)點QB被放電，因此經(jīng)過柵極連接到放電的復位節(jié)點QB的下拉開關器件Pd被截止。隨后，當?shù)谝惠敵鰰r鐘脈沖CLKl被維持在高電壓時，輸出時鐘脈沖CLKl通過導通的上拉開關器件Pu作為掃描脈沖被輸出。掃描脈沖被通過輸出端子OT提供到第五選通線、第四級(第五和第七開關器件Tr5和Tr7)和第六級(第一和第八開關器件Trl和Tr8)。換句話說，具有高電壓的掃描脈沖提供到輸出端子0T。結果，經(jīng)過柵極連接到輸出端子OT的第六開關器件Tr6被導通，并且第二放電電壓VSS2通過導通的第六開關器件Tr6提供到復位節(jié)點QB。同時，第三開關器件Tr3被第一輸出時鐘脈沖CLKl導通，并且充電電壓VDD通過導通的第三開關器件Tr3提供到復位節(jié)點QB。由于復位節(jié)點QB被通過第四和第六開關器件Tr4和Tr6提供第二放電電壓VSS2，因此復位節(jié)點QB維持在放電狀態(tài)而無論充電電壓VDD。隨后，來自第六級的掃描脈沖提供到第五開關器件Tr5的柵極和第七開關器件Tr7的柵極，因而第五開關器件Tr5和第七開關器件Tr7被導通。結果，第一放電電壓VSSl通過導通的第五開關器件Tr5提供到置位節(jié)點Q以將置位節(jié)點Q放電。因此，置位節(jié)點Q被放電，并且經(jīng)過柵極連接到置位節(jié)點Q的上拉開關器件Pu和第四開關器件Tr4被截止。同時，第三放電電壓VSS通過導通的第七開關器件Tr7提供到輸出端子0T。因此，輸出端子OT被放電，因此經(jīng)過柵極連接到放電的輸出端子OT的第六開關器件Tr6被截止。同時，隨著第四和第六開關器件Tr4和Tr6被截止，復位節(jié)點QB用導通的第三開關器件Tr3提供的充電電壓VDD充電。也就是說，用第二輸出時鐘脈沖CLK2產(chǎn)生來自第六 級的掃描脈沖。第三開關器件Tr3被導通以對復位節(jié)點QB充電對應于1/3周期的周期，在該對應于1/3周期的周期中第二輸出時鐘脈沖CLK2和第一輸出時鐘脈沖CLKl彼此交疊。結果，經(jīng)過柵極連接到充電的復位節(jié)點QB的下拉開關器件Pd被導通。因此，第三放電電壓VSS3通過導通的下拉開關器件Pd提供到輸出端子0T。之后，當?shù)谒妮敵隹刂茣r鐘脈沖i_CLK4維持在高電壓時第二開關器件Tr2導通，并且第一放電電壓VSSl通過導通的第二開關器件Tr2提供到置位節(jié)點Q。結果，置位節(jié)點Q被放電。根據(jù)本發(fā)明，將輸出控制時鐘脈沖的低電壓設定為低于輸出控制時鐘脈沖的電壓(對應于掃描脈沖的低電壓)并且低于第一到第三放電電壓VSSl到VSS3。因此，能夠最小化通過第一和第二開關器件Trl和Tr2的電流泄漏達輸出控制時鐘脈沖維持在低電壓的周期。另外，在下文將給出根據(jù)圖10的級的根據(jù)圖4的第一到第四輸出時鐘脈沖CLKl到CLK4和第一到第四輸出控制時鐘脈沖i-CLKl到i-CLK4的操作的描述。假定圖10的級是第五級，可見i-CLKa是第一輸出控制時鐘脈沖i_CLKl，i-CLKb是第四輸出控制時鐘脈沖i_CLK4，CLKc是第一時鐘脈沖并且SP (p-1)是來自第四級的掃描脈沖。另外，假定第一到第三放電電壓VSSl到VSS3相同。首先，當?shù)谝惠敵隹刂茣r鐘脈沖i-CLKl被維持在高電壓時，第一開關器件Trl導通。結果，來自第四級的掃描脈沖通過導通的開關器件Trl提供到置位節(jié)點Q。因此，置位節(jié)點Q被充電，并且經(jīng)過柵極連接到充電的置位節(jié)點Q的上拉開關器件Pu、第四開關器件Tr4和第六開關器件Tr6被導通。另外，第二放電電壓VSS2通過導通的第四開關器件Tr4提供到公共節(jié)點CN。結果，公共節(jié)點CN被放電，因此經(jīng)過柵極連接到公共節(jié)點CN的第五開關器件Tr5被截止。另外，第二放電電壓VSS2通過導通的第六開關器件Tr6提供到復位節(jié)點QB。結果，復位節(jié)點QB被放電，因此經(jīng)過柵極連接到放電的復位節(jié)點QB的下拉開關器件Pd被截止。隨后，當?shù)谝惠敵鰰r鐘脈沖CLKl被維持在高電壓時，輸出時鐘脈沖CLKl通過導通的上拉開關器件Pu作為掃描脈沖被輸出。掃描脈沖通過輸出端子OT提供到第五選通線和第六級(其第一開關器件Trl)。同時，第三開關器件Tr3被第一輸出時鐘脈沖CLKl導通，并且充電電壓VDD通過導通的第三開關器件Tr3提供到公共節(jié)點CN。由于公共節(jié)點CN被通過第四開關器件Tr4提供第二放電電壓VSS2，公共節(jié)點CN維持在放電狀態(tài)而無論充電電壓 VDD。隨后，當?shù)谒妮敵隹刂茣r鐘脈沖i_CLK4維持在高電壓時，第二開關器件Tr2被導通，并且第一放電電壓VSSl被通過導通的第二開關器件Tr2提供到置位節(jié)點Q。結果，置位節(jié)點Q被放電，并且經(jīng)過柵極連接到置位節(jié)點Q的上拉開關器件Pu、第四開關器件Tr4和第六開關器件Tr6被截止。同時，隨著第四開關器件Tr4被截止，公共節(jié)點CN用導通的第三開關器件Tr3提供的充電電壓VDD充電。也就是說，用第二輸出時鐘脈沖CLK2產(chǎn)生來自第六級的掃描脈沖。第三開關器件Tr3被導通以對公共節(jié)點CN充電達對應于1/3周期的周期，在該對應于1/3周期的周期中第二輸出時鐘脈沖CLK2和第一輸出時鐘脈沖CLKl彼此交疊。結果，經(jīng)過柵極連接到公共節(jié)點CN的第五開關器件Tr5被導通。因此，充電電壓VDD通過導通的第五開關器件Tr5提供到復位節(jié)點QB。結果，復位節(jié)點QB被充電，經(jīng)過柵極連接到充電的復位節(jié) 點QB的上拉開關器件Pu被導通。第三開關電壓VSS3被通過導通的上拉開關器件Pu提供到第五選通線和第六級(該第六級的第一開關器件Trl)。 根據(jù)本發(fā)明，將輸出控制時鐘脈沖的低電壓設定為低于輸出控制時鐘脈沖的電壓(對應于掃描脈沖的低電壓)并且低于第一到第三放電電壓VSSl到VSS3。因此，能夠最小化通過第一和第二開關器件Trl和Tr2的電流泄漏達輸出控制時鐘脈沖維持在低電壓的周期。圖18是示出圖4的第一到第四輸出時鐘脈沖CLKl到CLK4和第一到第四輸出控制時鐘脈沖i-CLKl到i-CLK4的模擬波形的圖，其中圖18(a)示出第一到第四輸出時鐘脈沖CLKl到CLK4，圖18(b)示出第一到第四輸出控制時鐘脈沖i_CLKl到i_CLK4。圖19是示出關于圖18的第一輸出時鐘脈沖CLKl的正iso時鐘脈沖和負iso時鐘脈沖的模擬波形的圖。圖20是示出根據(jù)圖8的級的操作產(chǎn)生的置位節(jié)點Q、復位節(jié)點QB處的電壓、掃描脈沖和輸出時鐘脈沖的模擬波形的圖。從此附圖可見，第一開關器件Trl導通以對置位節(jié)點Q充電達第一輸出控制時鐘脈沖i-CLKl和來自上游級的掃描脈沖SP(p-l)維持在高電壓的周期。此時，第四輸出控制時鐘脈沖i_CLK4被維持在低電壓時，因此第二開關器件Tr2被截止。之后，如果第一輸出時鐘脈沖CLKl的電壓轉(zhuǎn)換到高電壓,則產(chǎn)生掃描脈沖。之后，當?shù)谒妮敵隹刂茣r鐘脈沖i_CLK4具有高電壓時，置位節(jié)點Q被放電。在具有負閾值電壓的電路中，當置位節(jié)點Q維持在低電壓時，由于第一輸出時鐘脈沖CLKl而使得泄漏電流流動。因此，優(yōu)選地通過時鐘耦合來限制置位節(jié)點Q處的電壓的增加。根據(jù)本發(fā)明，當由于放電電壓而將置位節(jié)點Q維持在低電壓時，第一輸出時鐘脈沖CLKl產(chǎn)生的噪聲電荷在第一輸出時鐘脈沖CLKl維持在高電壓的同時通過柵極光和連接到上游級的下拉開關器件Pd流出。圖21是示出根據(jù)圖11的級的操作產(chǎn)生的置位節(jié)點Q、復位節(jié)點QB處的電壓、掃描脈沖和輸出時鐘脈沖的模擬波形的圖。圖22是示出向圖13和圖14的級提供的輸出控制時鐘脈沖和輸出時鐘脈沖的模擬波形的圖。參照圖22，第一到第四輸出時鐘脈沖CLKl到CLK4的每個在其高周期具有25V的電壓(高電壓)，并且在其低周期具有-5V的電壓(低電壓)。另外，第一到第四輸出控制時鐘脈沖i-CLKl到i-CLK4的每個在其高周期具有20V的電壓(高電壓)，并且在其低周期具有-15V的電壓(低電壓)。圖23是示出根據(jù)圖10的級的操作產(chǎn)生的置位節(jié)點Q、復位節(jié)點QB處的電壓、掃描脈沖和輸出時鐘脈沖的模擬波形的圖。圖24是示出根據(jù)圖12的級的操作產(chǎn)生的置位節(jié)點Q、復位節(jié)點QB處的電壓、掃描脈沖和輸出時鐘脈沖的模擬波形的圖。具體地，圖24(a)示出在第一和第三放電電壓VSSl和VSS3是-5V并且第二放電電壓VSS2是-7V的條件下，置位節(jié)點Q處、復位節(jié)點QB處、掃描脈沖的、和輸出時鐘脈沖的電壓，圖24(b)示出在第一和第三放電電壓VSSl和VSS3是-5V并且第二放電電壓VSS2是-2V的條件下，置位節(jié)點Q處、復位節(jié)點QB處、掃描脈沖的、和輸出時鐘脈沖的電壓，圖25是示出根據(jù)圖16的級的操作產(chǎn)生的置位節(jié)點Q、復位節(jié)點QB處的電壓、掃描脈沖和輸出時鐘脈沖的模擬波形的圖。圖26是示出根據(jù)圖17的級的操作產(chǎn)生的置位節(jié)點Q、復位節(jié)點QB處的電壓、掃描脈沖和輸出時鐘脈沖的模擬波形的圖。圖27示出圖8的修改結構。如圖27所示，圖8的級不包括第二開關器件Tr2。也就是說，如圖27所示，第p個級可以包括第一開關器件Trl、第三開關器件Tr3、第四開關器件Tr4、上拉開關器件Pu和下拉開關器件Pd。在此情況下，置位節(jié)點Q被來自連接到其上游級(即前級)的選通線的低電壓放電。圖27所示的第一開關器件Trl、第三開關器件Tr3、第四開關器件Tr4、上拉開關器件Pu和下拉開關器件Pd與圖8所示的第一開關器件Trl、第三開關器件Tr3、第四開關器件Tr4、上拉開關器件Pu和下拉開關器件Pd相同。在此情況下，提供到第(p-q)個級的輸出控制時鐘脈沖i-CLKa的高周期可以與提供到第P個級的輸出控制時鐘脈沖i-CLKa的高周期部分地交疊。同時，可以將充電電壓VDD而不是輸出時鐘脈沖CLKc施加到圖27的第三開關器件Tr3的柵極。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。圖28示出圖27的修改結構。圖27所示的第三開關器件Tr3可以具有圖28所示的連接結構。也就是說，如圖28所示，根據(jù)來自輸出時鐘線的輸出時鐘脈沖，第三開關器件Tr3導通或者截止，并且當導通時將輸出時鐘線和復位節(jié)點QB相互連接。輸出時鐘脈沖CLKc被提供到連接到第三開關器件Tr3的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLKl，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i-CLK40在此情況下，提供到第(p-q)個級的輸出控制時鐘脈沖i-CLKa的高周期可以與提供到第P個級的輸出控制時鐘脈沖i-CLKa的高周期部分地交疊。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。圖29示出圖27的另一個修改結構。、
圖27所示的第三開關器件Tr3可以具有圖29所示的連接結構。也就是說，如圖29所示，根據(jù)來自充電電壓線的充電電壓VDD，第三開關器件Tr3導通，并且當導通時將輸出時鐘線和復位節(jié)點QB相互連接。輸出時鐘脈沖CLKc被提供到連接到點開關器件Tr3的輸出時鐘線。如果CLKc是第一輸出時鐘脈沖CLKl，則i-CLKa和i-CLKb可以分別是第一輸出控制時鐘脈沖i-CLKl和第四輸出控制時鐘脈沖i_CLK4。同時，可以將輸出時鐘脈沖CLKc而不是充電電壓VDD施加到圖29的第三開關器件Tr3的柵極。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl 提供的輸出控制時鐘脈沖的高周期中。圖30示出圖10的另一個修改結構。如圖30所示，圖10的級不包括第二開關器件Tr2。也就是說，如圖30所示，第p個級可以包括第一開關器件Trl、第三到第六開關器件Tr3到Tr6、上拉開關器件Pu和下拉開關器件Pd。在此情況下，置位節(jié)點Q被來自連接到其上游級(即前級)的選通線的低電壓放電。同時，圖30的第三開關器件Tr3的漏極可以連接到充電電壓線而不是輸出時鐘線。在此情況下，提供到第(p-q)個級的輸出控制時鐘脈沖i-CLKa的高周期可以與提供到第P個級的輸出控制時鐘脈沖i-CLKa的高周期部分地交疊。同時，可以將充電電壓VDD而不是輸出時鐘脈沖CLKc施加到圖30的第三開關器件Tr3的柵極。向上拉開關器件Pu提供的輸出時鐘脈沖的上升沿可以位于向第一開關器件Trl提供的輸出控制時鐘脈沖的高周期中。另外，在全部實施方式中，兩個相同的放電電壓可以通過單獨的放電電壓線提供或者通過同一放電電壓線提供。從以上描述明顯可見根據(jù)本發(fā)明的柵極驅(qū)動電路被配置為使得輸出控制時鐘脈沖的低電壓低于輸出控制時鐘脈沖的電壓(對應于掃描脈沖的低電壓)并且低于第一到第三放電電壓。因此，能夠最小化通過第一和第二開關器件的電流泄漏達輸出控制時鐘脈沖維持在低電壓的周期，因而使從移位寄存器的輸出穩(wěn)定。對于本領域技術人員而言，很明顯，可以在不脫離本發(fā)明的精神或范圍的情況下對本發(fā)明做出各種修改和變化。因此，本發(fā)明旨在涵蓋本發(fā)明的落入所附權利要求及其等同物范圍內(nèi)的這些修改和變化。
權利要求
1.ー種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括 第一時鐘發(fā)生器，所述第一時鐘發(fā)生器用于輸出具有不同相位的n個輸出控制時鐘脈沖，n為等于或者大于2的自然數(shù)； 第二時鐘發(fā)生器,所述第二時鐘發(fā)生器創(chuàng)建m*n個輸出時鐘脈沖,該m*n個輸出時鐘脈沖具有不同相位并且在該m*n個輸出時鐘脈沖的高周期部分地彼此交疊，m為自然數(shù)，將所述m*n個輸出時鐘脈沖按照相位順序排列，并且將按照相位順序排列的所述m*n個輸出時鐘脈沖以n為單位分組，以產(chǎn)生m個組，每個組具有n個輸出時鐘脈沖，并且輸出所述m*n個輸出時鐘脈沖，以使得每個組中包括的具有第k相位順序的輸出時鐘脈沖的上升沿位于n個輸出控制時鐘脈沖中的具有第k相位順序的輸出控制時鐘脈沖的高周期中；以及 移位寄存器，所述移位寄存器從第一時鐘發(fā)生器接收所述n個輸出控制時鐘脈沖，從第二時鐘發(fā)生器接收所述m*n個輸出時鐘脈沖，并順序地輸出多個掃描脈沖。
2.根據(jù)權利要求I所述的柵極驅(qū)動電路，其中， 所述n個輸出控制時鐘脈沖和該m*n個輸出時鐘脈沖均包括周期性地產(chǎn)生的多個脈動，以及 包括在具有第k相位順序并且屬于第j個組的輸出時鐘脈沖中的脈動的上升沿位于具有第k相位順序的脈動的高周期中，j為等于或者小于m的自然數(shù)。
3.根據(jù)權利要求2所述的柵極驅(qū)動電路，其中， 所述第m*n個輸出時鐘脈沖還包括虛設脈動，并且 所述虛設脈動具有與啟動脈沖相同的輸出時序，該啟動脈沖具有超前于第一輸出時鐘脈沖的相位的相位。
4.根據(jù)權利要求2所述的柵極驅(qū)動電路，其中，處于所述n個輸出控制時鐘脈沖的低周期的所述n個輸出控制時鐘脈沖的每個的電壓低于或者等于處于所述m*n個輸出時鐘脈沖的低周期的所述m*n個輸出時鐘脈沖的每個的電壓。
5.根據(jù)權利要求4所述的柵極驅(qū)動電路，其中，所述m*n個輸出時鐘脈沖的每個不與所述n個輸出控制時鐘脈沖中的至少ー個交疊。
6.根據(jù)權利要求5所述的柵極驅(qū)動電路，其中， 所述移位寄存器包括用于順序地輸出掃描脈沖的多個級， 每個級通過該每個級的輸出端子輸出掃描脈沖， 所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞， 所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞， 第P個級包括 第一開關器件，其根據(jù)所述n個輸出控制時鐘脈沖中的任意一個而導通或者截止，并且當所述第一開關器件導通時將第(P_q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接，其中P為自然數(shù)，q為小于P的自然數(shù)； 第二開關器件，其根據(jù)所述n個輸出控制時鐘脈沖中的任意一個而導通或者截止，并且當所述第二開關器件導通時將所述置位節(jié)點與傳遞第一放電電壓的第一放電電壓線相互連接；以及 上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意ー個與所述第P個級的輸出端子相互連接，所述輸出時鐘脈沖的高周期不與提供到第二開關器件的輸出控制時鐘脈沖的高周期交疊， 處于所述n個輸出控制時鐘脈沖的低周期的所述n個輸出控制時鐘脈沖的每個的電壓低于或者等于所述第一放電電壓， 提供到第(P_q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及 向所述上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。
7.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，q是I或者2。
8.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，所述第p個級還包括 第三開關器件，其根據(jù)來自輸出時鐘線的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將傳遞充電電壓的充電電壓線與復位節(jié)點相互連接; 第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將所述復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到所述復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接， 所述上拉開關器件和所述第三開關器件被提供相同的輸出時鐘脈沖。
9.根據(jù)權利要求8所述的柵極驅(qū)動電路，其中，所述第p個級還包括從以下各項中選擇的至少ー項 第五開關器件，其根據(jù)來自第(P+r)個級的掃描脈沖而導通或者截止，并且當所述第五開關器件導通時將所述置位節(jié)點與所述第一放電電壓線相互連接，其中r為自然數(shù)； 第六開關器件，其根據(jù)施加到所述第P個級的輸出端子的電壓而導通或者截止，并且當所述第六開關器件導通時將所述復位節(jié)點與第二放電電壓線相互連接； 第七開關器件，其根據(jù)來自所述第(P+r)個級的掃描脈沖而導通或者截止，并且當所述第七開關器件導通時將所述第P個級的輸出端子與第三放電電壓線相互連接；以及第八開關器件，其根據(jù)來自第(P-S)個級的掃描脈沖而導通或者截止，并且當所述第八開關器件導通時將所述充電電壓線與所述置位節(jié)點相互連接，其中s為自然數(shù)。
10.根據(jù)權利要求2所述的柵極驅(qū)動電路，其中，處于所述m*n個輸出時鐘脈沖的高周期的所述m*n個輸出時鐘脈沖的每個的電壓高于或者等于處于所述n個輸出控制時鐘脈沖的高周期的所述n個輸出控制時鐘脈沖的每個的電壓。
11.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，所述第p個級還包括 第三開關器件，其根據(jù)來自輸出時鐘線的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將傳遞充電電壓的充電電壓線與公共節(jié)點相互連接; 第四開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將所述公共節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接； 第五開關器件，其根據(jù)提供到所述公共節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將充電電壓線與復位節(jié)點相互連接； 第六開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第六開關器件導通時將所述復位節(jié)點與第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到所述復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接， 所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖。
12.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，所述第p個級還包括 第三開關器件，其根據(jù)來自第(P_r)個級的掃描脈沖而導通或者截止，并且當所述第三開關器件導通時將置位節(jié)點與傳遞充電電壓的充電電壓線相互連接； 第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接； 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接；以及 電容器，所述電容器連接在連接到所述上拉開關器件的輸出時鐘線和復位節(jié)點之間。
13.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，所述第p個級還包括 第三開關器件，其根據(jù)來自第(P-S)個級的掃描脈沖而導通或者截止，并且當所述第三開關器件導通時將置位節(jié)點與傳遞充電電壓的充電電壓線相互連接； 第四開關器件，其根據(jù)來自輸出時鐘線的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第四開關器件導通時將傳遞充電電壓的充電電壓線與復位節(jié)點相互連接; 第五開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，所述第四開關器件和所述上拉開關器件被提供相同的輸出時鐘脈沖。
14.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，所述第p個級還包括 第三開關器件，其根據(jù)施加到所述第P個級的輸出端子的電壓而導通或者截止，并且當所述第三開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接; 第四開關器件，其根據(jù)來自輸出時鐘線的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第四開關器件導通時將傳遞充電電壓的充電電壓線與復位節(jié)點相互連接; 第五開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將復位節(jié)點與第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子和傳遞第三放電電壓的第三放電電壓線相互連接，所述第四開關器件和所述上拉開關器件被提供相同的輸出時鐘脈沖。
15.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，所述第p個級還包括 第三開關器件，其根據(jù)來自充電電壓線的充電電壓而導通，以將充電電壓線與復位節(jié)點相互連接； 第四開關器件，其根據(jù)來自輸出時鐘線中的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第四開關器件導通時將所述復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，所述第四開關器件和所述上拉開關器件被提供相同的輸出時鐘脈沖。
16.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，所述第p個級還包括 第三開關器件，其根據(jù)來自充電電壓線的充電電壓而導通以將充電電壓線與復位節(jié)點相互連接； 第四開關器件，其根據(jù)來自輸出時鐘線中的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第四開關器件導通時將所述復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接； 第五開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將復位節(jié)點與第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將所述第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，所述第四開關器件和所述第二開關器件被提供相同的輸出時鐘脈沖。
17.根據(jù)權利要求6所述的柵極驅(qū)動電路，其中，所述n個輸出控制時鐘脈沖的高周期不彼此交疊。
18.根據(jù)權利要求8所述的柵極驅(qū)動電路，其中，第一到第三放電電壓中的至少兩個相同。
19.根據(jù)權利要求2所述的柵極驅(qū)動電路，其中， 所述移位寄存器包括用于順序地輸出掃描脈沖的多個級， 每個級通過該每個級的輸出端子輸出掃描脈沖， 所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞， 所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞， 第P個級包括 第一開關器件，其根據(jù)n個輸出控制時鐘脈沖中的任意一個導通或者截止，并且當所述第一開關器件導通時將第(P_q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接，其中P為自然數(shù)，q為小于P的自然數(shù)； 上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意一個與第P個級的輸出端子相互連接； 第三開關器件，其根據(jù)來自輸出時鐘線中的任一條輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將傳遞充電電壓的充電電壓線與復位節(jié)點相互連接； 第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將第P個級的輸出端子和傳遞第三放電電壓的第三放電電壓線相互連接， 所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖， 處于n個輸出控制時鐘脈沖的低周期的n個輸出控制時鐘脈沖的每個的電壓低于或者等于第二和第三放電電壓， 提供到第(P_q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及 向上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。
20.根據(jù)權利要求2所述的柵極驅(qū)動電路，其中， 所述移位寄存器包括用于順序地輸出掃描脈沖的多個級， 每個級通過該每個級的輸出端子輸出掃描脈沖， 所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞， 所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞， 第P個級包括 第一開關器件，其根據(jù)n個輸出控制時鐘脈沖中的任意一個而導通或者截止，并且當所述第一開關器件導通時將第(P_q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接，其中P為自然數(shù)，q為小于P的自然數(shù)； 上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意一個與第P個級的輸出端子相互連接； 第三開關器件，其根據(jù)來自輸出時鐘線中的任一個輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將所述輸出時鐘線與復位節(jié)點相互連接； 第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將復位節(jié)點與傳遞第二放電電壓的第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將第P個級的輸出端子與傳送第三放電電壓的第三放電電壓線相互連接， 所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖， 輸出時鐘脈沖的高周期不與提供到第一開關器件的輸出控制時鐘脈沖的高周期交疊，處于n個輸出控制時鐘脈沖的低周期的n個輸出控制時鐘脈沖的每個的電壓低于或者等于第二和第三放電電壓， 提供到第(P_q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及 向所述上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。
21.根據(jù)權利要求2所述的柵極驅(qū)動電路，其中， 所述移位寄存器包括用于順序地輸出掃描脈沖的多個級， 每個級通過該每個級的輸出端子輸出掃描脈沖， 所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞，所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞， 第P個級包括 第一開關器件，其根據(jù)n個輸出控制時鐘脈沖中的任意一個輸出控制時鐘脈沖而導通或者截止，并且當所述第一開關器件導通時將第(P_q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接，其中P為自然數(shù)，q為小于P的自然數(shù)； 上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意一個與第P個級的輸出端子相互連接； 第三開關器件，其根據(jù)來自充電電壓線的充電電壓而導通，以將所述輸出時鐘線中的任意一個與復位節(jié)點相互連接； 第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將復位節(jié)點和傳遞第二放電電壓的第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將第P個級的輸出端子與傳送第三放電電壓的第三放電電壓線相互連接， 所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖， 輸出時鐘脈沖的高周期不與提供到第一開關器件的輸出控制時鐘脈沖的高周期交疊，處于n個輸出控制時鐘脈沖的低周期的n個輸出控制時鐘脈沖的每個的電壓低于或者等于第二和第三放電電壓， 提供到第(P_q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及 向所述上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。
22.根據(jù)權利要求2所述的柵極驅(qū)動電路，其中 所述移位寄存器包括用于順序地輸出掃描脈沖的多個級， 每個級通過該每個級的輸出端子輸出掃描脈沖， 所述n個輸出控制時鐘脈沖通過n個輸出控制時鐘線傳遞， 所述m*n個輸出時鐘脈沖通過m*n個輸出時鐘線傳遞， 第P個級包括 第一開關器件，其根據(jù)n個輸出控制時鐘脈沖中的任意一個而導通或者截止，并且當所述第一開關器件導通時將第(P_q)個級的輸出端子或者傳遞啟動脈沖的啟動傳遞線與置位節(jié)點相互連接，其中P為自然數(shù)，q為小于P的自然數(shù)； 上拉開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述上拉開關器件導通時將輸出時鐘線中的任意一個與第P個級的輸出端子相互連接； 第三開關器件，其根據(jù)來自輸出時鐘線中的任一個輸出時鐘線的輸出時鐘脈沖而導通或者截止，并且當所述第三開關器件導通時將傳遞充電電壓的充電電壓線與公共節(jié)點相互連接； 第四開關器件，其根據(jù)施加到置位節(jié)點的電壓而導通或者截止，并且當所述第四開關器件導通時將所述公共節(jié)點和傳遞第二放電電壓的第二放電電壓線相互連接； 第五開關器件，其根據(jù)提供到所述公共節(jié)點的電壓而導通或者截止，并且當所述第五開關器件導通時將充電電壓線和復位節(jié)點相互連接；第六開關器件，其根據(jù)施加到所述置位節(jié)點的電壓而導通或者截止，并且當所述第六開關器件導通時將復位節(jié)點與第二放電電壓線相互連接；以及 下拉開關器件，其根據(jù)施加到復位節(jié)點的電壓而導通或者截止，并且當所述下拉開關器件導通時將第P個級的輸出端子與傳遞第三放電電壓的第三放電電壓線相互連接，輸出時鐘脈沖的高周期不與提供到第一開關器件的輸出控制時鐘脈沖的高周期交疊，處于n個輸出控制時鐘脈沖的低周期的n個輸出控制時鐘脈沖的每個的電壓低于第二和第三放電電壓， 所述上拉開關器件和第三開關器件被提供相同的輸出時鐘脈沖， 提供到第(P_q)個級的輸出時鐘脈沖的高周期與提供到第P個級的輸出時鐘脈沖的高周期部分地交疊，以及 向所述上拉開關器件提供的輸出時鐘脈沖的上升沿位于向第一開關器件提供的輸出控制時鐘脈沖的高周期中。
全文摘要
一種柵極驅(qū)動電路，其包括第一時鐘發(fā)生器，其輸出具有不同相位的n個輸出控制時鐘脈沖，n為等于或者大于2的自然數(shù)；第二時鐘發(fā)生器，其創(chuàng)建具有不同相位且在m*n個輸出時鐘脈沖的高周期部分地彼此交疊的m*n個輸出時鐘脈沖，m為自然數(shù)，將按照相位順序排列的m*n個輸出時鐘脈沖以n為單位分組，以產(chǎn)生m個組，每個組具有n個輸出時鐘脈沖，并且輸出m*n個輸出時鐘脈沖，以使得每個組中包括的具有第k相位順序的輸出時鐘脈沖的上升沿位于n個輸出控制時鐘脈沖中的具有第k相位順序的輸出控制時鐘脈沖的高周期中；以及移位寄存器，其從第一時鐘發(fā)生器接收n個輸出控制時鐘脈沖，從第二時鐘發(fā)生器接收m*n個輸出時鐘脈沖，并順序地輸出多個掃描脈沖。
文檔編號G09G3/36GK102651207SQ20121004276
公開日2012年8月29日 申請日期2012年2月22日 優(yōu)先權日2011年2月22日
發(fā)明者崔承燦, 張容豪 申請人:樂金顯示有限公司