專利名稱：柵極驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種柵極驅(qū)動電路，尤指一種低動態(tài)功率的柵極驅(qū)動電路。
背景技術(shù)：
在現(xiàn)有技術(shù)中，由于移位寄存器的上拉晶體管不僅負(fù)責(zé)對液晶顯示面板上的掃描 線充放電，亦必須驅(qū)動前一級移位寄存器的下拉晶體管以及下一級移位寄存器的輸入晶體 管，因此上拉晶體管的尺寸必須很大，導(dǎo)致上拉晶體管的寄生電容亦隨之變大。因為上拉晶 體管的漏極端用以接收高頻時鐘脈沖信號，因此上拉晶體管的大寄生電容將會產(chǎn)生額外的 動態(tài)消耗功率f*Cgd*V~2，其中f為高頻時鐘脈沖信號的頻率、V為高頻時鐘脈沖信號的電 壓高低差及Cgd為寄生電容的電容值。另外，為了保證耦接于像素的晶體管開關(guān)完全開啟， 高頻時鐘脈沖信號的高準(zhǔn)位電位通常會高于25伏特，如此更造成較大的動態(tài)功率消耗。

發(fā)明內(nèi)容
本發(fā)明的一實施例提供一種柵極驅(qū)動電路。該柵極驅(qū)動電路包含一第η級移位寄 存器及一第η級緩沖輸出電路。該第η級移位寄存器用以利用一低頻時鐘脈沖信號、一第 一高頻時鐘脈沖信號、一第三高頻時鐘脈沖信號、一第η+2級移位寄存器的續(xù)傳節(jié)點的電 位和一第η-2級緩沖輸出電路的輸出節(jié)點的電位，產(chǎn)生該第η級移位寄存器的續(xù)傳節(jié)點的 電位、該第η級移位寄存器的第一節(jié)點的電位和該第η級移位寄存器的下拉控制信號；及該 第η級緩沖輸出電路用以利用一參考高電位、該下拉控制信號、該第η級移位寄存器的第一 節(jié)點的電位，和該第η+2級移位寄存器的續(xù)傳節(jié)點的電位或該第一高頻時鐘脈沖信號，改 變該第η級緩沖輸出電路的輸出節(jié)點的電位。本發(fā)明所提供的柵極驅(qū)動電路，利用第η級緩沖輸出電路的輸出節(jié)點的電位取代 第η級移位寄存器的續(xù)傳節(jié)點的電位，驅(qū)動第η-2級移位寄存器的下拉晶體管以及第η+2 移位寄存器的輸入晶體管。因此，第η級移位寄存器的上拉晶體管的尺寸可以縮小，且第三 高頻時鐘脈沖信號HC3的高準(zhǔn)位電位亦可降低，使得動態(tài)消耗功率減少。


圖1為本發(fā)明的一實施例說明柵極驅(qū)動電路的示意圖；圖2為圖1柵極驅(qū)動電路的電路的示意圖；圖3為說明第一高頻時鐘脈沖信號、第二高頻時鐘脈沖信號、第三高頻時鐘脈沖 信號和第四高頻時鐘脈沖信號之間的關(guān)系的示意圖；圖4為說明多級緩沖輸出電路的輸出節(jié)點的電位變化的示意圖。其中，附圖標(biāo)記100柵極驅(qū)動電路102第η級移位寄存器104第η級緩沖輸出電路1022下拉電路IOM輸入晶體管10 上拉晶體管
10 下拉晶體管1044第二晶體管HCl第一高頻時鐘脈沖信號HC3第三高頻時鐘脈沖信號STN (n)、STN (η+2)續(xù)傳節(jié)點LC低頻時鐘脈沖信號VDD參考高電位
1042第一晶體管 1046第三晶體管 HC2第二高頻時鐘脈沖信號 HC4第四高頻時鐘脈沖信號 Q (η)第一節(jié)點 PD下拉控制信號 VSS參考低電位G(n)、G(n-l)、G(n-2)、G(n+l)、G(n+2)輸出節(jié)點
具體實施例方式請參照圖1，圖1為本發(fā)明的一實施例說明柵極驅(qū)動電路100的示意圖。柵極驅(qū)動 電路100包含多級移位寄存器102及多級緩沖輸出電路104，圖中僅繪示第η級移位寄存器 102及第η級緩沖輸出電路104。如圖1所示，第η級移位寄存器102利用低頻時鐘脈沖信 號LC、第一高頻時鐘脈沖信號HC1、第三高頻時鐘脈沖信號HC3、參考低電位VSS、第η+2級 移位寄存器的續(xù)傳節(jié)點STN(η+2)的電位和第η-2級緩沖輸出電路的輸出節(jié)點G(η-2)的電 位，產(chǎn)生第η級移位寄存器的續(xù)傳節(jié)點STN(η)的電位、第η級移位寄存器的第一節(jié)點Q(n) 的電位和第η級移位寄存器的下拉控制信號PD，其中多級移位寄存器的耦接關(guān)系為單數(shù)級 移位寄存器與單數(shù)級移位寄存器之間彼此串接以及雙數(shù)級移位寄存器與雙數(shù)級移位寄存 器之間彼此串接，因此，第η+2級移位寄存器相對于第η級移位寄存器102來說，實際上為 下一級的移位寄存器。其中第一高頻時鐘脈沖信號HCl與第三高頻時鐘脈沖信號HC3的關(guān) 系將于后續(xù)圖3中加以說明。如圖1所示，第η級緩沖輸出電路104耦接于第η級移位寄存器102，利用參考高 電位VDD、下拉控制信號PD、第η級移位寄存器的第一節(jié)點Q(n)的電位和第η+2級移位寄存 器的續(xù)傳節(jié)點STN (η+2)的電位或第一高頻時鐘脈沖信號HCl，改變第η級緩沖輸出電路的 輸出節(jié)點G(n)的電位，其中參考高電位VDD為直流電壓且高于第三高頻時鐘脈沖信號HC3 的高準(zhǔn)位電位。在本發(fā)明的實施例中，因為第η級移位寄存器的續(xù)傳節(jié)點STN(η)不用驅(qū)動 第η-2級移位寄存器的下拉晶體管以及第η+2移位寄存器的輸入晶體管，所以第三高頻時 鐘脈沖信號HC3的高準(zhǔn)位電位可以比參考高電位VDD低，例如參考高電位VDD可為25V，而 第三高頻時鐘脈沖信號HC3的高準(zhǔn)位電位可為20V，但本發(fā)明并不受限于此。請參照圖2，圖2為圖1柵極驅(qū)動電路100的電路的示意圖。第η級移位寄存器 102包含下拉電路1022、輸入晶體管1024、上拉晶體管10 及下拉晶體管1(^8。下拉電路 1022利用第η級移位寄存器102的第一節(jié)點Q (η)的電位及低頻時鐘脈沖信號LC，產(chǎn)生第η 級移位寄存器的下拉控制信號PD，且將第一節(jié)點Q (η)的電位下拉至第η級緩沖輸出電路的 輸出節(jié)點G(n)的電位和將第η級移位寄存器的續(xù)傳節(jié)點STN(η)的電位下拉至參考低電位 VSS0輸入晶體管IOM具有第一端，耦接于第η-2級緩沖輸出電路的輸出節(jié)點G (η-2)，第二 端用以接收第一高頻時鐘脈沖信號HCl，及第三端耦接于第一節(jié)點Q(n)。輸入晶體管IOM 利用第一高頻時鐘脈沖信號HCl和第η-2級緩沖輸出電路的輸出節(jié)點G (n-幻的電位，對第 一節(jié)點Q(n)充電。上拉晶體管10 具有第一端，用以接收第三高頻時鐘脈沖信號HC3，第 二端耦接于第一節(jié)點Q (η)，及第三端耦接于第η級移位寄存器的續(xù)傳節(jié)點STN(η)。上拉晶體管10 利用第三高頻時鐘脈沖信號HC3及第一節(jié)點Q (η)的電位，改變第η級移位寄存 器的續(xù)傳節(jié)點STN(n)的電位。下拉晶體管10 具有第一端，耦接于上拉晶體管10 的第 三端，第二端用以接收第n+2級移位寄存器的續(xù)傳節(jié)點STN(n+幻的電位，及第三端耦接于 參考低電位VSS。下拉晶體管10 利用第n+2級移位寄存器的續(xù)傳節(jié)點STN(n+2)的電位， 將第η級移位寄存器的續(xù)傳節(jié)點STN(η)的電位下拉至參考低電位VSS。而上述輸入晶體管 1024、上拉晶體管10 及下拉晶體管10 為玻璃基板上的薄膜晶體管。如圖2所示，第η級緩沖輸出電路104包含第一晶體管1042、第二晶體管1044及 第三晶體管1046。第一晶體管1042具有第一端，用以接收參考高電位VDD，第二端耦接于第 η級移位寄存器的第一節(jié)點Q(η)，及第三端用以改變第η級緩沖輸出電路的輸出節(jié)點G(η) 的電位。第二晶體管1044具有第一端，耦接于第一晶體管1042的第三端，第二端用以接收 第n+2級移位寄存器的續(xù)傳節(jié)點STN(n+幻的電位或第一高頻時鐘脈沖信號HCl，及第三端 用以接收參考低電位VSS。第三晶體管1046具有第一端，耦接于第一晶體管1042的第三 端，第二端用以接收第η級移位寄存器的下拉控制信號PD，及第三端用以接收參考低電位 VSS0而上述第一晶體管1042、第二晶體管1044及第三晶體管1046為玻璃基板上的薄膜晶 體管。當(dāng)?shù)趎+2級移位寄存器的續(xù)傳節(jié)點STNOi+幻的電位或第一高頻時鐘脈沖信號HCl 為高電位(此時下拉控制信號PD為高電位)時，第二晶體管1044開啟使得第η級緩沖輸 出電路的輸出節(jié)點G(n)的電位為低電位。但因為第η級緩沖輸出電路的輸出節(jié)點G(n)的 電位已被放電至低電位，導(dǎo)致第二晶體管1044關(guān)閉，此時第η級緩沖輸出電路的輸出節(jié)點 G (η)呈現(xiàn)低電位浮接的狀態(tài)。因此，加入第三晶體管1046，以確保第η級緩沖輸出電路的 輸出節(jié)點G(n)的電位為低電位。請參照圖3和圖4，圖3為說明第一高頻時鐘脈沖信號HC1、第二高頻時鐘脈沖信 號HC2、第三高頻時鐘脈沖信號HC3和第四高頻時鐘脈沖信號HC4之間的關(guān)系的示意圖，圖 4為說明多級緩沖輸出電路的輸出節(jié)點的電位變化的示意圖。上拉晶體管10 根據(jù)第三高 頻時鐘脈沖信號HC3，改變第η級移位寄存器102的續(xù)傳節(jié)點STN(η)的電位；第η_1級移位 寄存器的上拉晶體管根據(jù)第二高頻時鐘脈沖信號HC2，改變第n-1級移位寄存器的續(xù)傳節(jié) 點STN(n-1)的電位；第n-2級移位寄存器的上拉晶體管根據(jù)第一高頻時鐘脈沖信號HC1， 改變第n-2級移位寄存器的續(xù)傳節(jié)點STN(n-幻的電位；及第n-3級移位寄存器的上拉晶 體管根據(jù)第四高頻時鐘脈沖信號HC4，改變第n-3級移位寄存器的續(xù)傳節(jié)點STN(n-;3)的電 位。由于本發(fā)明的實施例所提供的移位寄存器的耦接關(guān)系為單數(shù)級移位寄存器與單數(shù)級移 位寄存器之間彼此串接以及雙數(shù)級移位寄存器與雙數(shù)級移位寄存器之間彼此串接，因此， 第n+2級移位寄存器相對于第η級移位寄存器102來說，實際上為下一級的移位寄存器。所 以，第η級緩沖輸出電路104由第n+2級移位寄存器的續(xù)傳節(jié)點STN(n+2)的電位或第一高 頻時鐘脈沖信號HCl (第一高頻時鐘脈沖信號HCl和續(xù)傳節(jié)點STN (n+幻的電位有相同的上 升沿)，將第η級移位寄存器102的輸出節(jié)點G(n)的電位拉至參考低電位VSS。另外，因為 第一高頻時鐘脈沖信號HC1、第二高頻時鐘脈沖信號HC2、第三高頻時鐘脈沖信號HC3和第 四高頻時鐘脈沖信號HC4之間的關(guān)系如圖3所示，因此，如圖4所示，第η級緩沖輸出電路的 輸出節(jié)點G (η)的電位變化和第n-1級、第n+1級緩沖輸出電路的輸出節(jié)點G(n_l)、G(n+l) 的輸出電位變化會有部份重疊，但和第n-2級、第n+2級緩沖輸出電路的輸出節(jié)點G (n_2)、 G(n+2)的輸出電位變化則不會重疊。
再者，因為第η級移位寄存器的續(xù)傳節(jié)點STN(η)不用驅(qū)動第η_2級移位寄存器的 下拉晶體管以及第η+2移位寄存器的輸入晶體管，所以第三高頻時鐘脈沖信號HC3的高準(zhǔn) 位電位可以比參考高電位VDD低，且上拉晶體管10 的尺寸可以縮小，使得寄生電容變小。 由式(1)可知，動態(tài)消耗功率P_dynamic因此而減少P_dynamic = f*Cgd*V"2 (1)其中f為第三高頻時鐘脈沖信號HC3的頻率，Cgd為上拉晶體管10 的寄生電容， V為上拉晶體管10 的高低電壓差。而第一晶體管1042的第一端接收參考高電位VDD，參 考高電位VDD為直流電壓，因此，造成的動態(tài)消耗功率非常小。綜上所述，本發(fā)明所提供的柵極驅(qū)動電路，利用第η級緩沖輸出電路的輸出節(jié)點 的電位取代第η級移位寄存器的續(xù)傳節(jié)點的電位，驅(qū)動第η-2級移位寄存器的下拉晶體管 以及第η+2移位寄存器的輸入晶體管。因此，第η級移位寄存器的上拉晶體管的尺寸可以縮 小，且第三高頻時鐘脈沖信號HC3的高準(zhǔn)位電位亦可降低，使得動態(tài)消耗功率減少。另外， 參考高電位VDD為直流電壓，因此，第η級緩沖輸出電路的動態(tài)消耗功率非常小，且又因為 參考高電位VDD高于第三高頻時鐘脈沖信號HC3的高準(zhǔn)位電位，所以輸出電壓有足夠的能 力去推動負(fù)載。當(dāng)然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟 悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變 形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種柵極驅(qū)動電路，其特征在于，包含一第η級移位寄存器，用以利用一低頻時鐘脈沖信號、一第一高頻時鐘脈沖信號、一第 三高頻時鐘脈沖信號、一第η+2級移位寄存器的續(xù)傳節(jié)點的電位和一第η-2級緩沖輸出電 路的輸出節(jié)點的電位，產(chǎn)生該第η級移位寄存器的續(xù)傳節(jié)點的電位、該第η級移位寄存器的 第一節(jié)點的電位和該第η級移位寄存器的下拉控制信號；及一第η級緩沖輸出電路，用以利用一參考高電位、該下拉控制信號、該第η級移位寄存 器的第一節(jié)點的電位，和該第η+2級移位寄存器的續(xù)傳節(jié)點的電位或該第一高頻時鐘脈沖 信號，改變該第η級緩沖輸出電路的輸出節(jié)點的電位。
2.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，該第η級移位寄存器包含 一下拉電路，用以利用該第一節(jié)點的電位及該低頻時鐘脈沖信號，產(chǎn)生該第η級移位寄存器的下拉控制信號，且將該第一節(jié)點的電位下拉至該第η級緩沖輸出電路的輸出節(jié)點 的電位和該第η級移位寄存器的續(xù)傳節(jié)點的電位下拉至一參考低電位；一輸入晶體管，耦接于該下拉電路，用以利用該第一高頻時鐘脈沖信號和該第η-2級 緩沖輸出電路的輸出節(jié)點的電位，對該第一節(jié)點充電；一上拉晶體管，耦接于該輸入晶體管，用以利用該第三高頻時鐘脈沖信號及該第一節(jié) 點的電位，改變該第η級移位寄存器的續(xù)傳節(jié)點的電位；及一下拉晶體管，耦接于該上拉晶體管，用以利用該第η+2級移位寄存器的續(xù)傳節(jié)點的 電位，將該第η級移位寄存器的續(xù)傳節(jié)點的電位下拉至該參考低電位。
3.根據(jù)權(quán)利要求2所述的柵極驅(qū)動電路，其特征在于，該輸入晶體管具有一第一端，耦 接于該第η-2級緩沖輸出電路的輸出節(jié)點，一第二端，用以接收該第一高頻時鐘脈沖信號， 及一第三端。
4.根據(jù)權(quán)利要求2所述的柵極驅(qū)動電路，其特征在于，該上拉晶體管具有一第一端，用 以接收該第三高頻時鐘脈沖信號，一第二端，耦接于該第一節(jié)點，及一第三端。
5.根據(jù)權(quán)利要求2所述的柵極驅(qū)動電路，其特征在于，該下拉晶體管具有一第一端，耦 接于該上拉晶體管的第三端，一第二端，用以接收該第η+2級移位寄存器的續(xù)傳節(jié)點的電位,及一第三端。
6.根據(jù)權(quán)利要求2所述的柵極驅(qū)動電路，其特征在于，該輸入晶體管、該上拉晶體管及 該下拉晶體管為一玻璃基板上的薄膜晶體管。
7.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，該第η級緩沖輸出電路包含 一第一晶體管，具有一第一端，用以接收該參考高電位，一第二端，耦接于該第η級移位寄存器的第一節(jié)點，及一第三端，用以改變該第η級緩沖輸出電路的輸出節(jié)點的電位；一第二晶體管，具有一第一端，耦接于該第一晶體管的第三端，一第二端，用以接收該 第η+2級移位寄存器的續(xù)傳節(jié)點的電位或該第一高頻時鐘脈沖信號，及一第三端，用以接 收該參考低電位；及一第三晶體管，具有一第一端，耦接于該第一晶體管的第三端，一第二端，用以接收該 第η級移位寄存器的下拉控制信號，及一第三端，用以接收該參考低電位。
8.根據(jù)權(quán)利要求7所述的柵極驅(qū)動電路，其特征在于，該參考高電位為直流電壓且高 于該第三高頻時鐘脈沖信號的高準(zhǔn)位電位。
9.根據(jù)權(quán)利要求7所述的柵極驅(qū)動電路，其特征在于，該第一晶體管、該第二晶體管及該第三晶體管為該玻璃基板上的薄膜晶體管。
10.根據(jù)權(quán)利要求2所述的柵極驅(qū)動電路，其特征在于，該上拉晶體管用以根據(jù)該第三 高頻時鐘脈沖信號，改變該第η級移位寄存器的續(xù)傳節(jié)點的電位，一第η-2級移位寄存器的 一上拉晶體管用以根據(jù)該第一高頻時鐘脈沖信號，改變該第η-2級移位寄存器的一續(xù)傳節(jié) 點的電位，其中該第η-2級移位寄存器的該續(xù)傳節(jié)點的電位用以將該第η級移位寄存器的 該輸出節(jié)點的電位下拉至該參考低電位。
11.根據(jù)權(quán)利要求2所述的柵極驅(qū)動電路，其特征在于，一第η-1級移位寄存器的上 拉晶體管用以根據(jù)一第二高頻時鐘脈沖信號，改變該第η-1級移位寄存器的續(xù)傳節(jié)點的電 位，一第η-3級移位寄存器的上拉晶體管用以根據(jù)一第四高頻時鐘脈沖信號，改變該第η-3 級移位寄存器的續(xù)傳節(jié)點的電位，其中該第η-3級移位寄存器的該續(xù)傳節(jié)點的電位用以將 該第η-1級移位寄存器的該輸出節(jié)點的電位下拉至該參考低電位。
12.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，該參考高電位為直流電壓且高 于該第三高頻時鐘脈沖信號的高準(zhǔn)位電位。
全文摘要
本發(fā)明公開一種柵極驅(qū)動電路，包含一第n級移位寄存器及一第n級緩沖輸出電路。該第n級移位寄存器的續(xù)傳節(jié)點的電位作為第n+2級移位寄存器的輸入晶體管的輸入信號。該第n級緩沖輸出電路利用一參考高電位、一下拉控制信號、該第n級移位寄存器的第一節(jié)點的電位和該第n+2級移位寄存器的續(xù)傳節(jié)點的電位或一第一高頻時鐘脈沖信號，改變該第n級緩沖輸出電路的輸出節(jié)點的電位，其中該第n級緩沖輸出電路的輸出節(jié)點的電位用以控制耦接一像素的開關(guān)的開啟與關(guān)閉，且該參考高電位為直流電壓并高于一第三高頻時鐘脈沖信號的高準(zhǔn)位電位。
文檔編號G09G3/36GK102097074SQ20101053930
公開日2011年6月15日 申請日期2010年11月3日 優(yōu)先權(quán)日2010年11月3日
發(fā)明者劉晉煒, 陳文彬 申請人:友達(dá)光電股份有限公司