專利名稱：驅(qū)動電路和驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于顯示裝置的驅(qū)動電路和驅(qū)動方法。
背景技術(shù)：
近年來以蜂窩電話為代表的便攜式顯示裝置的使用已經(jīng)變得節(jié)能，這對于延長顯 著地影響電池使用時間的液晶顯示的顯示控制電路中的使用時間來說是很重要的。在顯示 控制電路中實現(xiàn)低功率消耗或者節(jié)能要求高效的驅(qū)動方法和使用這些方法的驅(qū)動電路。在日本未經(jīng)審查的專利申請公開No. 2008-129386中的技術(shù)公開一種驅(qū)動電路， 該驅(qū)動電路用于通過單獨地控制寫入時段的初始第一時段和接下來的第二時段來縮短對 像素的寫入時段。圖9示出在日本未經(jīng)審查的專利申請公開No. 2008-129386中描述的液 晶顯示裝置的結(jié)構(gòu)的框圖。在圖10中示出日本未經(jīng)審查的專利申請公開No. 2008-129386 的源極驅(qū)動器15的結(jié)構(gòu)的圖。如圖10中所示，在源極驅(qū)動器15中，運算放大器(在下文中被稱為，“op-amp”) 形成在灰階(gradation)設(shè)定器單元20的節(jié)點中的每一個中。直到在第一時段中寫入開始之后達到充滿電，像素被充電到包含必須達到目標灰 階電壓的節(jié)點的節(jié)點組中的指定節(jié)點的灰階電壓電勢。此外，等于節(jié)點組中的節(jié)點的數(shù)目 的多條布線被并行地耦合在指定的節(jié)點和像素之間。在像素已經(jīng)被充電到目標灰階電壓電 勢之后的第二時段中，上述并行耦合被消除并且只有匹配目標灰階電壓電勢的節(jié)點保持被 耦合到像素。圖11示出用于節(jié)點A1的電壓電勢V_A 1 (a)、控制信號Sm (b)、以及控制信號 SCl (C)。圖11示出當目標灰階電壓處于Vl至V4之間(節(jié)點組GNl的灰階電壓)時的波 形。如圖11中所示，多條布線被并行地耦合在指定的節(jié)點和像素之間使得布線電阻下降并 且像素能夠在短時間內(nèi)充電。然后，在第二時段中，像素能夠通過僅耦合到指定的節(jié)點而充 電到目標灰階電壓電勢。在日本未經(jīng)審查的專利公開No. 2009-145639中的技術(shù)公開一種驅(qū)動電路，該驅(qū) 動電路用于通過當在高電壓電勢和低電壓電勢之間切換第一存儲電荷元件的一端和第二 存儲電荷元件的一端時短接第一存儲電荷元件的一端和第二存儲電荷元件的一端以設(shè)置 中間電壓電勢來降低電功率消耗。然而，這些驅(qū)動電路不包含用于op-amp的部分控制的功能并且因此具有在當對 像素寫入時的時段期間所有的op-amp都在操作并且存在大的電流消耗的問題。

發(fā)明內(nèi)容
因此，現(xiàn)有技術(shù)的驅(qū)動電路具有大的電流消耗的問題，因為在對像素的寫入期間 所有的op-amp都在操作。根據(jù)本發(fā)明的方面的驅(qū)動電路包括多個放大器電路，該多個放大器電路形成用于 基于基準電壓生成的每個不同的灰階電壓電勢；和控制電路，該控制電路用于通過將輸出 相鄰的電壓的多個放大器電路分成兩個或更多放大器電路的子組來單獨地接通或者切斷 放大器的每個組中的一個放大器電路和所有其它放大器電路。根據(jù)本發(fā)明的另一方面的驅(qū)動方法將形成用于基于基準電壓生成的每個不同的 灰階電壓的多個放大器電路分組成輸出相鄰的灰階電壓的兩個或更多放大器電路；在當對 像素寫入時的時段期間的第一時段中，在每組中，操作單個放大器電路，并且停止所有其它 放大器電路，以在第一時段之后的第二時段中從與顯示數(shù)據(jù)相對應(yīng)的放大器電路對像素進 行寫入。將在每個不同的灰階電壓處形成的放大器電路分組為輸出灰階電壓的兩個或更 多的相鄰的放大器電路的單元的這種類型的結(jié)構(gòu)，能夠單獨地接通和切斷每組中的一個 op-amp電路和所有其它op-amp。因此能夠以該方式通過在用于對像素寫入的時段中的第 一時段中僅操作每組中的一個op-amp來減少電功率消耗。本發(fā)明能夠在當對像素寫入時的時段中單獨地停止op-amp并且因此能夠減少電 功率消耗。


圖1是示出利用第一實施例的驅(qū)動電路的顯示裝置的結(jié)構(gòu)的框圖；圖2是示出第一實施例的驅(qū)動電路的結(jié)構(gòu)的圖；圖3A是示出通過第一實施例的驅(qū)動電路提供的來自于控制單元的各種控制信號 波形的圖；圖;3B是示出數(shù)據(jù)線DL_m中的電壓波動的圖；圖4A是示出本實施例的驅(qū)動電路的灰階電壓選擇器電路中的64個灰階的邏輯操 作的真值表；圖4B是示出本實施例的驅(qū)動電路的灰階電壓選擇器電路中的64個灰階的邏輯操 作的真值表；圖5是示出第二實施例的驅(qū)動電路的結(jié)構(gòu)的電路圖；圖6A是示出通過第二實施例的驅(qū)動電路提供的來自控制單元的各種控制信號波 形的圖；圖6B是示出數(shù)據(jù)線DL_m的電壓波動的圖；圖7是示出64個灰階的Y (伽瑪)曲線的示例的圖；圖8是示出第三實施例的驅(qū)動電路的結(jié)構(gòu)的電路圖；圖9是示出在日本未經(jīng)審查的專利公開No. 2008-129386中描述的顯示裝置的結(jié) 構(gòu)的框圖；圖10是示出在日本未經(jīng)審查的專利公開No. 2008-129386中描述的驅(qū)動電路的結(jié) 構(gòu)的電路圖11是用于描述在日本未經(jīng)審查的專利公開No. 2008-129386中描述的驅(qū)動電路 的操作的圖。
具體實施例方式第一實施例接下來參考圖1描述利用本發(fā)明的第一實施例的驅(qū)動電路的顯示裝置的結(jié)構(gòu)。圖 1是示出實施例中的顯示裝置的整個結(jié)構(gòu)的框圖。在本實施例中描述的示例描述用于處理 64灰階顯示數(shù)據(jù)的驅(qū)動電路，然而本發(fā)明不限于此示例。如圖1中所示的本實施例的顯示裝置由液晶面板(在下文中被稱為LCD(液晶顯 示))10、源極驅(qū)動器單元150、柵極驅(qū)動器50、灰階電壓生成器電路200、以及控制單元600 組成。本發(fā)明的驅(qū)動電路由源極驅(qū)動器單元150和灰階電壓生成器電路200組成。液晶像素(在下文中被稱為像素)以j行m列的矩陣形式排列在IXD面板10內(nèi)。 在耦合到j(luò)條掃描線SL_1至SL_j和m條數(shù)據(jù)線DL_1至DL_m的情況下，排列在此矩陣中 的像素被驅(qū)動。像素通常由薄膜晶體管(TFT)和用于液晶單元的電容器Cs以及輔助電容Cj (在 附圖中未示出)組成。電容Cs和輔助電容Cj是跨過TFT的漏電極和IXD面板10的公共 電極(VCOM)的電容。電容Cs和輔助電容Cj保持在一個幀時段積累的電荷。根據(jù)積累在電容器Cs和輔助電容器Cj中的電荷量改變液晶分子的取向；并且改 變來自背光的光的透射量產(chǎn)生灰階顯示。TFT源極電極被耦接到對應(yīng)的數(shù)據(jù)線DL_1至DL_ m ；并且TFT柵極電極被耦接到對應(yīng)的掃描線SL_1至SL_j。柵極驅(qū)動器50順序地選擇掃描線SL_1至SL_j，接通被耦接到所選擇的掃描線 SL_1至SL_j的像素的TFT。當TFT被接通時，經(jīng)由數(shù)據(jù)線DL_1至DL_m，源極驅(qū)動器單元 150的輸出端子Sl至Sm將與顯示數(shù)據(jù)相對應(yīng)的灰階電壓提供到用于每個像素的電容器Cs 和輔助電容器Cj?？刂茊卧?00是用于控制灰階電壓生成器電路200和源極驅(qū)動器單元150的控 制電路?？刂齐娐?00將顯示數(shù)據(jù)DATA、控制信號DAC_0N、控制信號0UTSW_0N、選通信號 STRB、以及時鐘信號SCLK傳輸?shù)皆礃O驅(qū)動器單元150 ；并且還將控制信號AlON和控制信號 A20N以及控制信號GSWON傳輸?shù)交译A電壓生成器電路200。源極驅(qū)動器單元150由數(shù)據(jù)鎖存單元400、DA轉(zhuǎn)換器電路300、以及切換元件 OUTSffl至OUTSWm組成。數(shù)據(jù)鎖存單元400是由鎖存電路400_1至400_m和鎖存電路401_1 至401_m組成的兩級結(jié)構(gòu)。初始級鎖存電路400_1至400_m與從控制單元600輸出的時鐘 信號SCLK同步地，順序地加載一個水平時段內(nèi)的顯示數(shù)據(jù)DATA的一行(line)部分。第二級鎖存電路401_1至401_m與從控制單元600輸出的選通信號STRB同步地 接收從初始級鎖存電路400_1至400_m傳遞的數(shù)據(jù)。在初始水平時段中輸出選通信號STRB 從而在一個水平時段中保持第二級鎖存電路401_1至401_m的數(shù)據(jù)。DA轉(zhuǎn)換器電路300由灰階電壓選擇電路300_1至300_m組成?；译A電壓選擇電路 300_1至300_m根據(jù)在第二級鎖存電路401_1至401_m積累的數(shù)據(jù)從灰階電壓生成器電路 200輸出來自于灰階電壓Vl至V64當中的一個任意灰階電壓。開關(guān)元件OUTSWl至OUTSWm被安裝在每個源極輸出端子Sl和每個灰階電壓選擇電路300_1至300_m之間。當控制信號0UTSW_0N為高時開關(guān)元件OUTSWl至OUTSWm中的 每一個被電氣地短路。當控制信號0UTSW_0N為低時開關(guān)元件OUTSWl至OUTSWm中的每一 個被電氣地斷開。源極驅(qū)動器單元150被分組為與源極驅(qū)動器輸出端子Sl至Sm中的每一個相對應(yīng) 的源極驅(qū)動器電路150_1至150_m。源極驅(qū)動器電路150_1至150_m中的每一個包括兩級 鎖存電路、灰階電壓選擇器電路、以及開關(guān)元件。接下來參考圖2描述本實施例的驅(qū)動電路。圖2是示出本實施例的驅(qū)動電路的結(jié) 構(gòu)的圖。在圖2中，省略了源極驅(qū)動器電路150_1至150_m的鎖存電路400_1至400_m和 鎖存電路401_1至401_m。如圖2中所示，灰階電壓生成器電路200包括電阻器Rl至R65、op-amp OPl至 0P64、以及開關(guān)元件GSWl至GSW64。電阻器Rl至R65生成灰階電壓基準電勢。電阻器Rl 至R65被串聯(lián)地耦合在高電平基準電壓VREra和低電平基準電壓VREFL之間。節(jié)點m被 安裝在電阻器Rl和R2之間，節(jié)點N2被安裝在電阻器R2和電阻器R3之間，以此類推，并且 節(jié)點N64被安裝在電阻器R64和電阻器R65之間。節(jié)點m至N64中的每一個的電壓電勢 是用于每個灰階電壓的基準電壓電勢。節(jié)點m至N64中的每一個被耦合到op-amp OPl至0P64的非反轉(zhuǎn)輸入端子(+)。 來自于op-amp OPl至0P64的輸出被耦合到反轉(zhuǎn)輸入端子(_)。換言之，op-amp OPl至0P64 包括電壓跟隨器。在灰階電壓生成器電路200中，四個相鄰的灰階被設(shè)置為一組。在本實施例中， op-amp OPl至0P4被設(shè)置為一組；op-amp 0P5至0P8被設(shè)置為一組；以此類推，并且op-amp 0P61至0P64被設(shè)置為一組。op-amp OPl至0P64分別輸出灰階電壓Vl至V64。如果灰階電壓Vl是高電壓電 勢并且灰階電壓V64是低電壓電勢；那么在灰階電壓組Vl至V32的高灰階電壓側(cè)當中，最 佳灰階電壓是每個四個灰階的子組中的第二高的灰階電壓。例如，灰階電壓Vl至V4當中 的最佳灰階電壓是灰階電壓V2。此外，在灰階電壓組V33至V64的低灰階電壓側(cè)當中，最佳灰階電壓是每個四個灰 階的子組中的第二低的電壓。例如，灰階電壓V61至V64當中的最佳灰階電壓是灰階電壓 V63。稍后描述此最佳灰階電壓?？刂茊卧?00借助于控制信號AlON和A20N控制分組為四個灰階的op-amp OPl 至0P64?？刂菩盘朅lON控制輸出最佳灰階電壓的op-amp (0P2、0P6、. . ·、0P63)。例如，如
果控制信號AlON為高，則輸出最佳灰階電壓的op-amp (0P2、0P6.....0P63)被設(shè)置為操作
狀態(tài)。如果控制信號AlON為低，那么輸出最佳灰階電壓的op-amp (0P2、0P6.....0P63)被
設(shè)置為停止狀態(tài)的并且它們的輸出處于HiZ (高阻抗)狀態(tài)。控制單元600借助于控制信號A20N控制除了用于輸出最佳灰階電壓的op-amp之 外的 op-amp (0PU 0P3、0P4、· · ·、0P61、0P62、0P64)。例如，如果控制信號 A20N 為高，那么 op-amp (0P1、0P3、0P4、.. .、0P61、0P62、0P64)處于操作狀態(tài)。如果控制信號A20N為低，那 么op-amp (0PU 0P3、0P4、· · ·、0P61、0P62、0P64)被設(shè)置為停止狀態(tài)并且它們的輸出處于 HiZ (高阻抗)狀態(tài)。沿著輸出均被分組為四個灰階的子組中的最佳灰階電壓和其它灰階電壓的布線。例如，在具有高灰階電壓的組中的灰階電壓Vl至V4當中，最 佳灰階電壓是V2。因此開關(guān)元件GSWl被安裝在灰階電壓Vl和灰階電壓V2之間，開關(guān)元件 GSW3被安裝在灰階電壓V2和灰階電壓V3之間，并且開關(guān)GSW4被安裝在灰階電壓V2和灰 階電壓V4之間。在具有低灰階電壓的組中的灰階電壓V61至V64當中，最佳灰階電壓是V63。因此 開關(guān)元件GSW61被安裝在灰階電壓V61和灰階電壓V63之間；開關(guān)元件GSW62被安裝在灰 階電壓V62和灰階電壓V63之間；并且開關(guān)元件GSW64被安裝在灰階電壓V63和灰階電壓 V64之間?？刂茊卧?00借助于控制信號GSWON控制開關(guān)元件GSWl至GSW64。例如，如果 GSffON為高，那么開關(guān)元件GSWl至GSW64中的每一個處于被電氣短路狀態(tài)。如果GSWON為 低，那么開關(guān)元件GSWl至GSW64中的每一個處于電氣斷開狀態(tài)。灰階布線的布線電阻pR表示鋁布線本身中的寄生電阻分量。灰階電壓選擇電路 300_1至300_m由開關(guān)元件302_1至302_6，和開關(guān)元件303_1至303_6組成。開關(guān)元件 302_1和303_1對應(yīng)于顯示數(shù)據(jù)的低階位，并且開關(guān)元件302_2和303_2對應(yīng)于從顯示數(shù)據(jù) 的底部開始的第二位。借助于來自于控制單元600的控制信號DAC_0N并且不依賴于顯示數(shù)據(jù)地控制開 關(guān)元件302_1和303_1，以及開關(guān)元件302_2和303_2。當控制信號DAC_0N為高時，開關(guān)元 件302_1和303_1，以及開關(guān)元件302_2和303_2都被設(shè)置為電氣短路狀態(tài)(在下文中被稱 為并行操作)。在并行操作中，節(jié)點Nd_l、N_l、N_2、N_3、以及N_4被設(shè)置為相同的電壓電 勢，并且節(jié)點Nd-2、N_61、N-62、N_63、以及N_64被設(shè)置為相同的電勢。根據(jù)不包括顯示數(shù)據(jù)的低兩位的數(shù)據(jù)，接通和切斷開關(guān)元件302_3至302_6、和開 關(guān)元件303_3至303_6。開關(guān)元件OUTSWl至OUTSWm是用于源極驅(qū)動器150的輸出端子并且被安裝在源 極輸出端子Sl至Sm和灰階電壓選擇電路300_1至300_m中的每一個之間。如果控制信 號0UTSW_0N為高，那么開關(guān)元件OUTSWl至OUTSWm被設(shè)置為電氣短路狀態(tài)。如果控制信號 0UTSff_0N為低，那么開關(guān)元件OUTSWl至OUTSWm被設(shè)置為電氣斷開狀態(tài)。當開關(guān)元件OUTSWl至OUTSWm處于電氣短路狀態(tài)時，借助于數(shù)據(jù)線DL_1至DL_m 把來自由灰階電壓選擇電路300_1至300_m選擇的最佳灰階電壓Vl至V64中的任何一個 的灰階電壓從源極輸出端子Sl至Sm輸出到像素10_1至10_m中的每一個。接下來參考圖3A和圖;3B在此描述本實施例的驅(qū)動電路的操作。圖3A示出控制 單元600提供到驅(qū)動電路的各種控制信號(A10N、A20N、GSW0N、DAC_0N、0UTSW_0N)的波形。 圖3B是示出沿著數(shù)據(jù)線DL_m的電壓電勢中的波動的圖。附圖中的示例示出灰階電壓Vl 至V4中的任何一個是對像素寫入期間的數(shù)據(jù)線DL_M上的電壓電勢的情況。在圖3A和圖;3B中，水平軸表示時間并且垂直軸表示電壓振幅。圖3A示出用于各 控制信號(A10N、A20N、GSWON、DAC_0N、0UTSW_0N)的高電平和低電平中的每一個。這些控 制信號也是數(shù)字信號。在圖3A和圖;3B中，QO至Q4之間的時段Tl是單個水平時段，Ql至 Q3的時段T2是用于對像素寫入的寫入時段，Ql至Q2的時段T3是第一時段，并且Q2至Q3 的時段T4是第二時段。在QO至Ql的水平前沿時段中，控制信號狀態(tài)被設(shè)置為AlON處于高狀態(tài)，A20N為低，GSWON為低，DAC_0N為低，并且0UTSW_0N為低。在此時段中，只有均劃分為四個灰階的 子組中的op-amp OPl至0P64當中輸出最佳灰階電壓的op-amp (0P2、0P6、. . .、0P63)進行 操作；并且所有其它 op-amp (0P1，0P3、0P4、0P5、0P7、0P8、· · ·、0P61、0P62、0P64)處于停止 狀態(tài)。因此在單個水平時段(Q0至Ql)期間的op-amp本身的電流消耗是總電流消耗的四 分之一 (1/4)。在對像素寫入的時段期間第一時段利用并行驅(qū)動。在用于Ql至Q2的第一時段期 間，控制信號AlON處于高狀態(tài)，控制信號A20N為低，控制信號GSWON為高，控制信號DAC_ ON為高，控制信號0UTSW_0N被設(shè)置為高狀態(tài)。切換到高狀態(tài)的控制信號GSW0N，使開關(guān)元 件GSWl至GSW64切換到電氣短路狀態(tài)。輸出最佳灰階電壓的op-amp (0P2、0P6、. . .、0P63) 均分別驅(qū)動四條灰階線。因此在此情況下的布線電阻是當驅(qū)動一條灰階線時的布線電阻的 四分之一。不管顯示數(shù)據(jù)如何，切換為高狀態(tài)的控制信號DAC_0N使DA轉(zhuǎn)換器電路300的低 兩位的開關(guān)元件302_1至302_2、303_1至303_2設(shè)置為電氣短路狀態(tài)。因此，直到節(jié)點Nd_l 的開關(guān)元件302_1至302_2的導(dǎo)通電阻下降，因為開關(guān)元件302_1至302_2被并行地耦合。 此外，因為開關(guān)元件303_1至303_2被并行地耦合，因此直到節(jié)點Nd_21的開關(guān)元件303_1 至303_2的導(dǎo)通電阻下降。在Q2至Q3的第二時段中，控制信號AlON處于高狀態(tài)，控制信號A20N為高，控制 信號GSWON為低，控制信號DAC_0N為低，并且控制信號0UTSW_0N處于高狀態(tài)。在此時段 中，所有op-amp OPl至0P64處于操作狀態(tài)。DA轉(zhuǎn)換器電路300將依賴于顯示數(shù)據(jù)的灰階 電壓(在圖3的示例中的電壓Vl至V4中的任何一個)寫入像素10_1至10_m。接下來，在Q3至Q4時段的水平后沿時段中，控制信號狀態(tài)被設(shè)置為控制信號AlON 處于高狀態(tài)，A20N為低，GSWON為低，控制信號DAC_0N為低，并且控制信號0UTSW_0N為低。 以該方式結(jié)束對像素寫入。在此時段中，在均被劃分為四個灰階的子組中的op-amp OPl至
0P64當中，只有輸出最佳灰階電壓的op-amp (0P2、0P6.....0P63)進行操作，并且所有其它
op-amp (0PU 0P3、0P4、0P5、0P7、0P8、· · ·、0P61、0P62、0P64)處于停止狀態(tài)。在本實施例 中通過op-amp本身的電流消耗是總電流消耗的四分之一(1/4)。圖4A和圖4B是示出用于本實施例的驅(qū)動電路中的灰階電壓選擇電路3001至 300m的邏輯操作64個灰階(6位)的真值表。接下來參考圖4A和圖4B描述上述有關(guān)的最 佳灰階電壓。在實際顯示裝置中，在每條線或者每幀中利用AC驅(qū)動反轉(zhuǎn)來防止燒壞。由于 此反轉(zhuǎn)驅(qū)動，Vl電壓電勢可以為低并且V64電壓電勢可以為高。使用圖4A和圖4B描述當被建立為灰階電壓Vl >灰階電壓V2 >灰階電壓乂3夂> 灰階電壓V64時的64個灰階的灰階電壓關(guān)系。用于灰階電壓選擇電路300_1至300_m的 輸入信號是來自于控制單元600的控制信號DAC_0N，積累在第二級鎖存電路401_1至401_ m中的顯示數(shù)據(jù)D5至D0，以及來自于灰階電壓生成器電路200的灰階電壓Vl至V64。來自于灰階電壓選擇電路300_1至300_m的輸出信號是等于W00000]的灰階電 壓Vl至V64，那么輸出電壓是灰階電壓VI。如果輸入信號DAC_0N = 0，并且D5至DO =
，那么輸出電壓是灰階電壓VI，那么輸出電壓是灰階電壓V2，以此類推。如果輸入 信號DAC_0N = 0，并且D5至DO = [111111]，那么輸出電壓是灰階電壓V64。此外，如果輸入信號DAC_0N = 1，那么均被劃分為四個灰階的相鄰的子組當中的指定的最佳灰階電壓被輸出并且不依賴于被積累在第二級鎖存電路401_1至401_m中的顯 示數(shù)據(jù)Dl至DO。如圖4B中所示，例如，當積累在第二級鎖存電路401_1至401_m中的顯示數(shù)據(jù)是
至W00011]時，灰階電壓選擇器電路選擇灰階電壓V2作為最佳灰階電壓。而且， 例如，當積累在第二級鎖存電路401_1至401_m中的顯示數(shù)據(jù)是W00100]至W00111]時， 那么選擇器電路選擇灰階電壓V6作為最佳灰階電壓；以此類推，并且當積累在第二級鎖存 電路401_1至401_m中的顯示數(shù)據(jù)是WlllOO]至Wlllll]時，選擇器電路選擇灰階電壓 V30作為最佳灰階電壓。當積累在第二級鎖存電路401_1至401_m中的顯示數(shù)據(jù)是[100000]至[100011] 時，灰階電壓選擇器電路選擇灰階電壓V35作為最佳灰階電壓。當積累在第二級鎖存電路 401_1至401_m中的顯示數(shù)據(jù)是[100100]至[100111]時，灰階電壓選擇器電路選擇灰階電 壓V39作為最佳灰階電壓，以此類推，并且當積累在第二級鎖存電路401_1至401_m中的顯 示數(shù)據(jù)是[111100]至[111111]時，灰階電壓選擇器電路選擇灰階電壓V63作為最佳灰階 電壓。接下來描述最佳灰階電壓。在具有高灰階電壓的灰階電壓Vl至V32中，均被劃分 為四個灰階的子組的灰階電壓當中的第二高的電壓被設(shè)置為最佳灰階電壓。此選擇的理由 是就在第一時段中達到最佳灰階電壓之前進行到第二時段的轉(zhuǎn)變，以便在第二時段中保持 長的驅(qū)動時段，并且這樣允許在第二時段已經(jīng)結(jié)束的時間點對像素寫入對應(yīng)于顯示數(shù)據(jù)的 灰階電壓，以便于避免圖像質(zhì)量的劣化。如果最佳灰階電壓被設(shè)置為VI，那么在第一時段的末尾的灰階電壓達到稍微低于 灰階電壓Vl的電壓(大約V2至V3的灰階電壓)的階段進行到第二時段的轉(zhuǎn)變。如果灰 階電壓選擇器電路在第二時段中選擇灰階電壓V4，那么電壓電勢從大致灰階電壓V2至V3 降低到灰階電壓V4。這樣電壓上升到灰階電壓V2至V3并且然后電壓下降到灰階電壓V4 從而出現(xiàn)大致1. 5個灰階的浪費電壓波動。如果最佳灰階電壓被設(shè)置為V4，那么在第一時段的末尾的灰階電壓達到稍微低于 灰階電壓V4的電壓(大致V5至V6的灰階電壓)的階段進行到第二時段的轉(zhuǎn)變。如果灰 階電壓選擇器電路在第二時段中選擇灰階電壓VI，那么灰階電壓Vl的電壓電勢必須從灰 階電壓V5至V6上升大致4. 5個灰階。然而由于在第二時段中沒有使用并行驅(qū)動所以驅(qū)動 性能低，因此在第二時段中電壓電勢可能不上升到灰階電壓VI。為了以該方式抑制第一時段中的浪費電壓波動并且在第二時段中獲得高效的驅(qū) 動性能，高灰階電壓Vl至V4當中的最佳灰階電壓被設(shè)置為是第二高的灰階電壓的灰階電 壓V2。以相同的方式將低灰階電壓V61至V64當中的最佳灰階電壓設(shè)置為V63，其中V63 是從最低的灰階電壓起第二個灰階電壓。上述本發(fā)明能夠在通過將多個op-amp劃分為輸出相鄰的灰階電壓的兩個或更多 op-amp的子組形成的每組內(nèi)單獨地接通和切斷一個op-amp電路和所有其它op-amp。本發(fā) 明能夠以該方式在一個寫入時段內(nèi)的第一時段中僅操作每組中的一個op-amp。這樣能夠減 少電功率消耗。此外，在第一時段中，除了單獨操作的op-amp之外的op-amp的輸出被電氣短路。 這樣能夠減少布線電阻并且能夠縮短當對像素寫入時的寫入時段。在第一時段之后的第二
10CN 102136240 A
說明書
8/9頁
時段中，單個組中的輸出相鄰的灰階電壓的所有op-amp被設(shè)置為操作狀態(tài)。對應(yīng)于顯示數(shù) 據(jù)的灰階電壓能夠以該方式被寫入到像素。通過停止被次劃分為組的op-amp中的一個之外的所有的op-amp能夠降低除了第 二時段之外的時段中的電流消耗。本實施例能夠?qū)⑺膫€op-amp中的三個設(shè)置為停止狀態(tài)。 因此與當操作所有的四個op-amp時相比較，能夠在除了第二時段之外的所有的時段將電 流消耗減少四分之三。第二實施例接下來參考圖5描述本發(fā)明的第二實施例的驅(qū)動電路的結(jié)構(gòu)。圖5是示出本實 施例的驅(qū)動電路的結(jié)構(gòu)的圖。本實施例與第一實施例的不同之處在于，圖2中所示的灰階 電壓生成器電路200被替換為灰階電壓生成器電路201，并且新添加了開關(guān)元件DSWl至 DSW64。本實施例中的示例描述處理64灰階顯示數(shù)據(jù)，與第一實施例相同。在圖5中，相同 的附圖標記被分配給與圖2中相同的結(jié)構(gòu)元件并且它們的描述被省略。開關(guān)元件DSWl至DSW64被安裝在各op-amp OPl至0P64的輸出側(cè)。開關(guān)元件DSWl 至DSW64是不管開關(guān)元件GSWl至GSW64如何而接通和切斷的開關(guān)電路。控制單元600借 助于控制信號GSWON控制開關(guān)元件DSWl至DSW64。參考圖6A和圖6B描述本實施例的驅(qū)動電路的操作。圖6A是示出從控制單元600 提供到驅(qū)動電路的每個控制信號(A10N、A20N、GSW0N、0UTSff_0N)的波形的圖。圖6B是示 出沿著數(shù)據(jù)線DL_m的電壓波動的圖。圖6A和圖6B與圖3A和圖的不同之處在于控制 信號A20N變化時序已經(jīng)從Q2移位到Q5。即使在停止狀態(tài)之后已經(jīng)輸入操作開始信號，op-amp通常要求啟動時間以允許內(nèi) 部電路中的電壓穩(wěn)定。在本實施例中，除了操作最佳灰階電壓的那些之外的op-amp(0Pl、
0P3、0P4.....0P61、0P62、0P64)的開始操作的時序比第二時段的開始^!2)更早地開始
(Q5)。這樣在第二時段的開始之前能夠穩(wěn)定除了用于輸出最佳灰階電壓的op-amp之外的 op-amp的輸出。因此本實施例的驅(qū)動電路能夠在第二時段中平滑地寫入與顯示數(shù)據(jù)相對應(yīng) 的灰階電壓，并且能夠縮短總寫入時間。此外，在第一時段T3內(nèi)的Q5至Q2的時段T5中，本實施例的驅(qū)動電路能夠停止 op-amp的四分之三(3/4)。這樣驅(qū)動電路能夠減少op-amp本身中的電功率消耗。第三實施例圖7是示出64個灰階的γ (伽瑪)曲線的示例的圖。在圖7中，水平軸表示灰階 并且垂直軸表示灰階電壓。Y (伽瑪)曲線通常根據(jù)正或者負極性或者各單獨的液晶面板 特性而不同。在利用64個灰階的圖7中所示的示例中，在上側(cè)(灰階電壓VI)和下側(cè)(灰 階電壓V64)的相鄰的最佳電壓的差較大。中間部分附近的灰階電壓(灰階電壓V3》和相 鄰的灰階電壓之間的差小。本發(fā)明的本實施例的驅(qū)動電路在此被應(yīng)用于具有如圖7中所示的伽瑪曲線的LCD 面板10。在這里參考圖8描述第三實施例的驅(qū)動電路的結(jié)構(gòu)。圖8是示出本實施例的驅(qū)動 電路的結(jié)構(gòu)的圖。在圖8中，相同的附圖標記被分配給與圖2中相同的結(jié)構(gòu)元件并且它們 的描述被省略。圖8示出64個灰階當中的上8個灰階部分的示例。不同于第一實施例，64個灰階 當中的上和下四個灰階部分沒有被構(gòu)造用于并行驅(qū)動。即，與圖2相比較，在op-amp (0P1至0P4)的輸出側(cè)上不存在用于電氣短路灰階布線的開關(guān)元件(GSW1至GSW4)?？刂茊卧?00輸出各種控制信號的時序與第一實施例中的時序相同?？刂茊卧?600利用控制信號AlON用于op-amp(0Pl至0P4)的4個灰階部分的接通和切斷控制。根據(jù) 顯示數(shù)據(jù)恒定地接通和切斷耦合到灰階電壓Vl至V4的灰階選擇電路的開關(guān)元件302_1至 302_2。沒有并行地驅(qū)動灰階電壓Vl至V4的組從而與第一時段中的中間灰階組的附近相 比較，驅(qū)動性能變小。因此為了提升驅(qū)動性能，灰階電壓Vl至V4的線電阻值PRL必須小于 其它線電阻PR。圖8中的示例示出上側(cè)八個灰階部分，然而可以為下側(cè)灰階電壓V61至V64利用 相同的結(jié)構(gòu)。換言之，在op-amp(0P61至0P64)的輸出側(cè)上不存在用于電氣短路灰階布線 的開關(guān)元件(GSW61至GSW64)?？刂茊卧柚诳刂菩盘朅lON接通和切斷op-amp (0P61至0P64)。而且，根據(jù)顯 示數(shù)據(jù)恒定地接通和切斷耦合到灰階電壓V61至V64的灰階選擇電路的開關(guān)元件303_1至 303_2。沒有并行地驅(qū)動灰階電壓V61至V64的組從而與第一時段中的中間灰階組的附近 相比較，驅(qū)動性能變小。為了提升驅(qū)動性能，灰階電壓V61至V64的線電阻值pRL必須小于 其它線電阻PR。因此本實施例能夠抑制由于當在被劃分為子組的組中的相鄰的灰階電壓之間存 在大的電壓差時的電壓波動導(dǎo)致的電流消耗的增加。上述本發(fā)明能夠在寫入時段的初始第一時段中在由輸出相鄰的灰階電壓的多 個op-amp組成的op-amp組內(nèi)，僅操作輸出最佳灰階電壓的op-amp并且切斷所有其它 op-amp。在第一時段之后的第二時段中，能夠操作所有的op-amp并且與顯示數(shù)據(jù)相對應(yīng)的 灰階電壓能夠以該方式被寫入到像素。這樣能夠減少通過驅(qū)動電路的電流消耗。日本未經(jīng)審查的專利公開No. 2008-129386中的技術(shù)包括比較器電路，該比較器 電路用于防止由于輸出每個灰階電壓的op-amp相互短路導(dǎo)致的貫通電流。然而，本發(fā)明在 一個水平時段內(nèi)的第一時段中僅操作分組后的op-amp中的一個并且因此在op-amp之間不 存在貫通電流。因此不需要比較器電路，從而驅(qū)動電路能夠具有較小的表面區(qū)域。此外當在被進一步分組為組的op-amp之間的灰階電壓中存在大的差時本發(fā)明不 執(zhí)行并行驅(qū)動。這樣本發(fā)明抑制電流消耗的增加同時防止了像素寫入期間的不想要的電壓 波動。本發(fā)明不限于上述實施例并且允許不脫離本發(fā)明的范圍和精神的所有方式的修 改和改編。在實施例中描述的用于劃分為組的op-amp的數(shù)目、op-amp的灰階電壓的數(shù)目 和Y (伽瑪曲線)等等僅是示例并且不限制本發(fā)明。
權(quán)利要求
1.一種驅(qū)動電路，包括為基于基準電壓生成的每個不同的灰階電壓電勢形成的多個放大器電路；和控制電路，所述控制電路單獨地接通或者切斷通過將輸出相鄰的灰階電壓的放大器 電路分成兩個或更多放大器電路的子組而形成的每組放大器電路內(nèi)的單個放大器電路和 所有其它放大器電路。
2.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中所述驅(qū)動電路在對像素進行寫入時的時段期間的第一時段中，操作每組中的單個 放大器電路，并且停止所有其它放大器電路；并且在所述第一時段之后的第二時段中，從與顯示數(shù)據(jù)相對應(yīng)的所述放大器電路對像素進 行寫入。
3.根據(jù)權(quán)利要求2所述的驅(qū)動電路，進一步包括第一開關(guān)電路，所述第一開關(guān)電路能夠電氣短路單個放大器和所有其它放大器電路的 輸出，其中在所述第一時段中，所述驅(qū)動電路電氣短路單個放大器電路和所有其它放大器電 路的輸出。
4.根據(jù)權(quán)利要求2所述的驅(qū)動電路，進一步包括灰階電壓選擇器電路，所述灰階電壓選擇器電路在所述第一時段中，在包括輸出與所 述顯示數(shù)據(jù)相對應(yīng)的灰階電壓的放大器電路的組中，輸出不依賴于顯示數(shù)據(jù)的指定的灰階 電壓；并且在所述第二時段中，輸出依賴于顯示數(shù)據(jù)的灰階電壓。
5.根據(jù)權(quán)利要求4所述的驅(qū)動電路，其中所述灰階電壓選擇器電路包括與所述顯示數(shù)據(jù)的低階位相對應(yīng)的第二開關(guān)電路， 所述第二開關(guān)電路被安裝在所述多個放大器電路的輸出和灰階電壓選擇器電路的輸出端 子之間，并且其中在所述第一時段中，所述第二開關(guān)電路處于電氣短路狀態(tài)。
6.根據(jù)權(quán)利要求4所述的驅(qū)動電路，包括第三開關(guān)電路，所述第三開關(guān)電路分別被安裝在所述灰階電壓選擇器電路和除了所述 單個放大器電路之外的放大器電路的輸出之間。
7.根據(jù)權(quán)利要求6所述的驅(qū)動電路，其中緊接在所述第二時段的開始之前，所述控制電路將所述第一開關(guān)電路設(shè)置為電氣 開路狀態(tài)，將所述第三開關(guān)電路設(shè)置為電氣短路狀態(tài)，并且將多個運算放大器電路設(shè)置為 操作狀態(tài)。
8.根據(jù)權(quán)利要求1所述的驅(qū)動電路，包括第一組和第二組，所述第二組包括具有大于所述第一組中的所述放大器電路之間的灰 階電壓差的灰階電壓差的放大器電路，其中所述第二組中的所述放大器電路被控制為單獨地接通和切斷。
9.一種驅(qū)動方法，包括將為基于基準電壓生成的每個不同的灰階電壓形成的多個放大器電路分組成輸出相 鄰的灰階電壓的兩個或更多放大器電路的組；在對像素進行寫入時的時段期間的第一時段中，在每個組中，操作單個放大器電路，并 且停止所有其它放大器電路；以及在所述第一時段之后的第二時段中，從與顯示數(shù)據(jù)相對應(yīng)的放大器電路對像素進行寫入。
10.根據(jù)權(quán)利要求9所述的驅(qū)動方法，進一步包括在所述第一時段中，電氣短路單個放大器電路和所有其它放大器電路的輸出。
11.根據(jù)權(quán)利要求9所述的驅(qū)動方法，進一步包括在所述第一時段中，在包括輸出與所述顯示數(shù)據(jù)相對應(yīng)的灰階電壓的放大器電路的組 中，輸出不依賴于顯示數(shù)據(jù)的指定的灰階電壓；和在所述第二時段中輸出依賴于顯示數(shù)據(jù)的灰階電壓。
12.根據(jù)權(quán)利要求4所述的驅(qū)動方法，進一步包括在所述第一時段中，將輸出端子和所述放大器的輸出設(shè)置為電氣短路狀態(tài)。
13.根據(jù)權(quán)利要求9所述的驅(qū)動方法，進一步包括緊接在所述第二時段的開始之前，控制電路取消所述單個放大器電路和所有其它放大 器電路的輸出之間的電氣短路狀態(tài)，并且將運算放大器設(shè)置為操作狀態(tài)。
14.根據(jù)權(quán)利要求9所述的驅(qū)動方法，進一步包括在除了所述第二時段之外的時段中，在所述組中，操作單個放大器電路并且停止所有 其它放大器電路。
15.根據(jù)權(quán)利要求9所述的驅(qū)動方法，所述組包括第一組和第二組，所述第二組擁有具 有大于所述第一組中的所述放大器電路之間的灰階電壓差的灰階電壓差的放大器電路，所 述方法包括使所述第二組中的所述放大器電路被控制為單獨地接通和切斷。
全文摘要
本發(fā)明涉及驅(qū)動電路和驅(qū)動方法，其用于通過在對像素寫入期間停止個別的操作放大器來降低電流消耗。本發(fā)明的實施例的驅(qū)動電路包括為基于基準電壓生成的每個不同的灰階電壓電勢形成的多個放大器電路；和控制單元，該控制單元用于將輸出相鄰的灰階電壓的多個放大器電路分成兩個或更多的組，并且單獨地控制每個組中的單個放大器電路和所有其它放大器電路的接通和切斷。
文檔編號G09G3/20GK102136240SQ20111003071
公開日2011年7月27日 申請日期2011年1月25日 優(yōu)先權(quán)日2010年1月25日
發(fā)明者白井宏明 申請人:瑞薩電子株式會社