專利名稱：一種輸出緩沖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，尤其涉及一種用于基于B⑶工藝(在同一芯片上制作雙極管bipolar、CMOS和DMOS器件的單片集成工藝)開發(fā)的列驅(qū)動電路的輸出緩沖電路。
背景技術(shù)：
在用于大尺寸TFT-LCD屏的列驅(qū)動電路(Source Driver)中，當(dāng)采用HV(High Voltage，高壓)CMOS工藝開發(fā)時，由于該工藝提供的MOS管的閾值電壓大、跨導(dǎo)小、導(dǎo)通電阻大，因此，對于大負(fù)載應(yīng)用而言，其輸出電路的面積會比較大。為了解決上述問題，業(yè)內(nèi)人士開始利用BCD工藝中的LDMOS器件的跨導(dǎo)大、導(dǎo)通電阻小的特征，基于BCD工藝，開發(fā)用于大尺寸TFT-LCD屏的列驅(qū)動電路，從而減小輸出電路的面積，縮小列驅(qū)動電路的面積。Source Driver中實現(xiàn)數(shù)模轉(zhuǎn)換功能的電路的系統(tǒng)框圖如圖1所示，其中，電平轉(zhuǎn)換電路1’ (Level shifter)可以將低電壓域的邏輯信號轉(zhuǎn)換成模擬電壓域的邏輯電壓，其接收的數(shù)字輸入信號一般有6bit和Sbit等；正電壓D/A轉(zhuǎn)換電路2，(P0S DAC)和負(fù)電壓D/A轉(zhuǎn)換電路3，(NEG DAC)對應(yīng)電平轉(zhuǎn)換電路1’具有64個或者1 種模擬輸入電壓，且電壓范圍分別為1/2VDDA-VDDA和 0-l/2VDDA(VDDA 為模擬電源)；兩個電阻分壓陣列4’ (Gamma Voltage array)的電路結(jié)構(gòu)一樣，只是對應(yīng)不同的 D/A轉(zhuǎn)換電路，其輸入和輸出電壓也不一樣，當(dāng)對應(yīng)正的D/A電路時，電阻分壓陣列4’的輸入電壓范圍為l/^VDDA-VDDA，并將在此范圍下的64個或者1 個電壓，輸出給正電壓D/A 轉(zhuǎn)換電路2’；當(dāng)對應(yīng)負(fù)的D/A電路時，電阻分壓陣列4’的輸入電壓范圍為0-V2VDDA，并將在此范圍下的64個或者1 個電壓，輸出給負(fù)電壓D/A轉(zhuǎn)換電路3’ ；兩個輸出緩沖電路5’(outbuf)的輸入電壓分別為正電壓D/A轉(zhuǎn)換電路2’和負(fù)電壓D/A轉(zhuǎn)換電路3’輸出的模擬電壓，且輸入電壓范圍為0. 1V-VDDA-0. IV，經(jīng)過輸出緩沖電路5’緩沖后輸出給IXD的TFT屏幕。上述Source Driver的工作原理是，輸入的Picture Data/6bit or 8bit(即圖像信號/6bit或者8bit的數(shù)字信號)經(jīng)過兩個電平轉(zhuǎn)換電路1’分別去控制正電壓D/A轉(zhuǎn)換電路2’和負(fù)電壓D/A轉(zhuǎn)換電路3’的選擇開關(guān)，從而選擇相應(yīng)的模擬電壓輸出給輸出緩沖電路5’，最后實現(xiàn)液晶屏的驅(qū)動。一般，Source Driver中的輸出緩沖電路主要輸入一定gamma(伽馬)電壓，其電壓范圍可以從0. 1V-VDDA-0. IV，然后輸出電壓去驅(qū)動TFT上的電容，從而對屏幕進(jìn)行控制， 所以輸出緩沖電路的輸入級應(yīng)該為rail to rail (軌至軌)結(jié)構(gòu)，以達(dá)到最大的信號擺幅； 另外，由于輸出驅(qū)動時需要大的瞬態(tài)電流以使得輸出電壓更容易建立，同時又希望取得小的靜態(tài)電流，因此，輸出緩沖電路的輸出級為ClassAB(AB類)結(jié)構(gòu)?，F(xiàn)有技術(shù)中輸出緩沖電路的原理圖如圖2所示，NMOS管Ml，、M2，和PMOS管M5，、 M6，組成了 rail to rail 輸入結(jié)構(gòu)；MOS 管 M29，、M30，、M18，、M20，、M16，、M14，、M12，和 M10， 組成了 ClassAB輸出結(jié)構(gòu)。電壓INP為正端輸入電壓，其電壓范圍為(0. IV-—VDDA-0. IV)，電壓INN為負(fù)端輸入電壓，電壓OUT為驅(qū)動輸出電壓，應(yīng)用中電壓INN和電壓OUT相接；電壓 VNl至VN5、VP1至VP5均為電流源偏置電壓；VDDA為電壓源，GNDA為模擬地。MOS管M27，、 M28’是在大信號瞬態(tài)變化時，為輸出負(fù)載提高大電流，從而提高輸出的響應(yīng)速度；在小信號時，不工作，從而不會影響環(huán)路的穩(wěn)定性。電容C1’、C2’為補(bǔ)償電容，圖2中通過插入MOS 管M12’、M18’作為共柵級結(jié)構(gòu)的方法，來提高補(bǔ)償電容所帶來的零點的大小，從而有效地提高了電路的穩(wěn)定性。然而，在B⑶工藝中，由于工藝中的高壓器件的柵源(GQ或者柵襯(GB)耐電壓小，所以上述電路用于B⑶工藝下會出現(xiàn)的一些問題1、輸入級的MOS管柵襯底擊穿；當(dāng)輸入電壓較低時，PMOS管M5，、M6，的柵襯會擊穿，輸入電壓較高時，NMOS管Ml’、M2’的柵襯底會擊穿。2、輸出級的MOS管柵源和柵襯擊穿；當(dāng)輸出電壓從低到高時，需要大的源電流 (source電流)去給負(fù)載電容充電；此時輸出級的MOS管的柵級電壓比較低，從而擊穿輸出 MOS管M27，、M29',同理在輸出電壓從高到低變化時，會擊穿輸出MOS管M28，、M30，。

發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術(shù)存在的問題，本發(fā)明旨在提供一種輸出緩沖電路，以克服 BCD工藝中的高壓器件的柵源和柵襯電壓過高，而導(dǎo)致的器件損壞問題，使得輸出緩沖電路能在B⑶工藝下正常工作。本發(fā)明所述的一種輸出緩沖電路，它包括一串聯(lián)在一外部電源與地之間的軌至軌輸入模塊和一與之連接的AB類輸出模塊，所述軌至軌輸入模塊包括第一 MOS管、第二 MOS管、第五MOS管和第六MOS管，其中，所述第五、第六MOS管的襯底和源極分別相連，它們的柵極分別接收一正輸入電壓和一負(fù)輸入電壓，所述第一、第二 MOS管的襯底和源極分別相連，它們的柵極分別與所述第五、 第六MOS管的柵極連接；所述AB類輸出模塊包括依次串聯(lián)在所述外部電源與地之間的第二十MOS管、第十八MOS管、第十六MOS管、第十二 MOS管和第十MOS管M10、與第十六MOS管并聯(lián)的第十四 MOS管、依次串聯(lián)在所述外部電源與地之間的第二十九MOS管和第三十MOS管，其中，所述第二十九MOS管的柵極連接至第十八MOS管和第十六MOS管之間，所述第三十MOS管的柵極連接至第十六MOS管和第十二 MOS管之間，且所述第二十九MOS管和第三十MOS管的漏極相連，并輸出一驅(qū)動電壓；所述第五MOS管的源極和襯底相連，第六MOS管的源極和襯底相連，所述第一 MOS 管的源極和襯底相連，第二 MOS管的源極和襯底相連；所述輸出緩沖電路還包括一連接在所述外部電源與第二十九MOS管的柵極之間的第一電壓鉗位模塊和一連接在所述第三十MOS管的柵極與地之間的第二電壓鉗位模塊。在上述的輸出緩沖電路中，所述第一電壓鉗位模塊包括依次串聯(lián)的第三十四至第三十六MOS管，其中，所述第三十四MOS管的源極與其襯底連接至所述外部電源，其柵極與漏極連接至所述第三十五 MOS管的源極，且該第三十五MOS管的柵極與漏極連接至所述第三十六MOS管的源極，且該第三十六MOS管的柵極與漏極與所述第二十九MOS管的柵極連接，所述第三十五、第三十六MOS管的襯底相連至所述外部電源；所述第二電壓鉗位模塊包括依次串聯(lián)的第三十一至第三十三MOS管，其中，所述第三十一 MOS管的柵極與漏極連接至所述第三十MOS管的柵極，所述第三十二 MOS管的柵極與漏極連接至所述第三十一 MOS管的源極，所述第三十三MOS管的柵極與漏極連接至所述第三十二 MOS管的源極，所述第三十一至第三十三MOS管的襯底相連至地。由于采用了上述的技術(shù)解決方案，本發(fā)明通過將軌至軌輸入模塊中第五、第六MOS 管的源極和襯底分別短接，從而保證在一定有限的電流時，第五、第六MOS管的柵源和柵襯不被擊穿，同理，第一 MOS管和第二 MOS管的柵源和柵襯也不會被擊穿；另外，本發(fā)明通過在 AB類輸出模塊中第二十九、第三十MOS管的柵極分別加入第一、第二電壓鉗位模塊，并使第一、第二電壓鉗位模塊在正常時不工作，在輸入電壓為大信號時，該第一、第二電壓鉗位模塊工作，從而限制第二十九、第三十MOS管柵電壓的大小，保證第二十九、第三十MOS管不被擊穿。


圖1是列驅(qū)動電路中實現(xiàn)數(shù)模轉(zhuǎn)換功能的電路的系統(tǒng)框圖；圖2是現(xiàn)有技術(shù)中輸出緩沖電路的原理圖；圖3是本發(fā)明一種輸出緩沖電路的較佳實施例的結(jié)構(gòu)示意圖。
具體實施例方式下面結(jié)合附圖，對本發(fā)明的具體實施例進(jìn)行詳細(xì)說明。如圖3所示，本發(fā)明，即一種輸出緩沖電路，它包括軌至軌輸入模塊1、AB類輸出模塊2、第一電壓鉗位模塊3和第二電壓鉗位模塊4。軌至軌輸入模塊1連接在外部電源VDDA與地GNDA之間，它包括第一 MOS管Ml、第二 MOS管M2、第五MOS管M5和第六MOS管M6，其中，第五MOS管M5的襯底和源極相連，第六MOS管M6的襯底和源極相連，且第五、第六MOS管M5、M6的源極相連，它們的柵極分別接收一正輸入電壓INP和一負(fù)輸入電壓INN， 第一、第二 MOS管Ml、M2的襯底和源極分別相連，且第一 MOS管Ml的襯底和源極相連，第二 MOS管M2的襯底和源極相連，它們的柵極分別與第五、第六MOS管M5、M6的柵極連接AB類輸出模塊2包括第二十MOS管M20、第十八MOS管M18、第十六MOS管M16、第十二 MOS管M12、第十MOS管M10、第十四MOS管M14、第二十九MOS管IC9和第三十MOS管 M30，其中，第二十MOS管M20的源極和襯底與外部電源VDDA連接，其漏極分別與第一 MOS管的漏極、第十八MOS管M18的源極連接；第十八MOS管M18的漏極與第十六MOS管M16的源極連接，其襯底與第十六MOS管M16的襯底相連至外部電源VDDA ；第十六MOS管M16的漏極與第十二 MOS管M12的漏極連接；第十二 MOS管M12的源極分別與第五、第十MOS管M5、 MlO的漏極連接，其襯底與地GNDA連接；第十MOS管MlO的源極與地GNDA連接；第十四MOS 管M14的漏極、源極分別與第十六MOS管M16的源極、漏極連接，第二十九MOS管M29的源極和襯底相連至外部電源VDDA，其柵極與第十八MOS管M18的漏極連接，第三十MOS管M30 的源極和襯底相連至地GNDA，其柵極與第十二 MOS管M12的漏極連接，第二十九MOS管IC9和第三十MOS管M30的漏極相連，并輸出一驅(qū)動電壓OUT。第一電壓鉗位模塊3包括第三十四至第三十六MOS管M34至M36，其中，第三十四MOS管M34的源極與其襯底連接至外部電源VDDA，其柵極與漏極連接至第三十五MOS管M35的源極，且第三十五MOS管M35的柵極與漏極連接至第三十六MOS管 M36的源極，且第三十六MOS管M36的柵極與漏極與第二十九MOS管M29的柵極連接，第三十五、第三十六MOS管M35、M36的襯底相連至外部電源VDDA。第二電壓鉗位模塊4包括第三i^一至第三十三MOS管M31至M33，其中，第三^^一 MOS管M31的柵極與漏極連接至第三十MOS管M30的柵極，第三十二 MOS 管M32的柵極與漏極連接至第三十一 MOS管M31的源極，第三十三MOS管M33的柵極與漏極連接至第三十二 MOS管M32的源極，第三i^一至第三十三MOS管M31至M33的襯底相連至地GNDA。軌至軌輸入模塊1與外部電源VDDA之間串聯(lián)有第七、第八MOS管M7、M8，其中，第七M(jìn)OS管M7的柵極接收第一 P管提供電流源偏置電壓VPl，其漏極與第五MOS管M5的源極連接，其襯底與外部電源VDDA連接，其源極與第八MOS管M8的漏極連接，第八MOS管M8的柵極接收第二 P管提供電流源偏置電壓VP2，其源極與襯底相連至外部電源VDDA。軌至軌輸入模塊1與地GNDA之間串聯(lián)有第三、第四MOS管M3、M4，其中，第三MOS 管M3的柵極接收第二 N管提供電流源偏置電壓VN2，其漏極與第一 MOS管Ml的襯底、源極連接，其襯底與地GNDA連接，其源極與第四MOS管M4的漏極連接，第四MOS管M4的柵極接收第一 N管提供電流源偏置電壓VNl，其襯底與源極相連至地GNDA。外部電源VDDA與地GNDA之間還包括第十九MOS管、第十七M(jìn)OS管、第十五MOS管、 第i^一 MOS管、第九MOS管和第十三MOS管，其中，第十九MOS管M19的源極和襯底與外部電源VDDA連接，其柵極與第二十MOS管的柵極連接，其漏極分別與第十七M(jìn)OS管M17的源極、第二 MOS管的漏極連接；第十七M(jìn)OS 管M17的漏極分別與第十九MOS管M19的柵極、第十五MOS管M15的源極連接，其柵極與第十八MOS管的柵極連接，并接收第三P管提供電流源偏置電壓VP3 ；第十五MOS管M15的柵極與第十六MOS管M16的柵極連接，并接收第四P管提供電流源偏置電壓VP4，其漏極分別與第十一 MOS管Mll的漏極、第九MOS管M9的柵極連接，其襯底與第十七M(jìn)OS管的襯底相連至外部電源VDDA ；IH^一 MOS管Mll的源極分別與第九、第六MOS管M9、M6的漏極連接， 其襯底與地GNDA連接，其柵極與第十二 MOS管M12的柵極連接，并接收第三N管提供電流源偏置電壓VN3 ；第九MOS管M9的源極和襯底相連至地GNDA，其柵極與第十MOS管的柵極連接；第十三MOS管的漏極和源極分別與第十五MOS管的源極和漏極連接，其襯底與第十一 MOS管的襯底連接，其柵極接收第四N管提供電流源偏置電壓VN4。本發(fā)明還包括第一、第二電容Cl、C2以及第二十一至第二十八MOS管，其中，第一電容Cl的一端與第十八MOS管的源極連接，其另一端與第二電容C2的一端相連，并輸出所述驅(qū)動電壓OUT，第二電容C2的另一端與第十二 MOS管M12的源極連接；第二i^一 MOS管M21的源極和襯底相連至外部電源VDDA，其柵極和漏極相連至第二十二 MOS 管M22的漏極；第二十二 MOS管M22的柵極與第十二 MOS管M12的漏極連接，其襯底與地 GNDA連接，其源極與第二十三MOS管M23的漏極連接；第二十三MOS管M23的襯底和源極相連至地GNDA，其柵極接收第五N管提供電流源偏置電壓VN5 ；第二十四MOS管M24的源
6極和襯底相連至外部電源VDDA，其柵極接收第五P管提供電流源偏置電壓VP5，其漏極與第二十五MOS管M25的源極連接；第二十五MOS管M25的柵極與第十八MOS管M18的漏極連接，其襯底與外部電源VDDA連接；第二十六MOS管M26的漏極和柵極相連至第二十五MOS 管M25的漏極，其襯底和源極相連至地GNDA ；第二十七M(jìn)OS管M27的源極和襯底相連至外部電源VDDA，其柵極與第二十五MOS管M25的源極連接，其漏極與第二十八MOS管IC8的漏極連接，其柵極與第二十二 MOS管的源極連接，其襯底和源極相連至地GNDA。本發(fā)明中的第一至第四MOS管Ml至M4、第九至第十四MOS管M9至M14以及第二十二、第二十三、第二十六、第二十八、第三十MOS管M22、M23、]\C6、]\C8、M30均為NMOS管； 第五至第八MOS管M5至M8、第十五至第二i^一 MOS管M15至M21以及第二十四、第二十五、 第二十七、第二十九MOS管M24、M25、M27、]\C9均為PMOS管。在本發(fā)明中，第一、第二、第五、第六MOS管Ml、M2、M5、M6的源極和襯底分別短接 (LDM0S的結(jié)構(gòu)可以很容易實現(xiàn)源襯短接)，從而保證在一定有限的電流時，第一、第二、第五、第六MOS管M1、M2、M5、M6的柵源和柵襯不被擊穿。第一電壓鉗位模塊3作為第二十九 MOS管IC9柵級的電壓鉗制電路，第二電壓鉗位模塊4作為第三十MOS管M30柵級的電壓鉗制電路，使得第二十九、第三十MOS管iC9、M30的柵源電壓，在正常的工作時，大概為一個 VGS (VGS為第二十九MOS管IC9或第三十MOS管M30的柵源電壓)，所以正常時第一、第二電壓鉗位模塊3、4不工作，不會影響電路的性能。在正輸入電壓INP和負(fù)輸入電壓INN為大信號瞬態(tài)翻轉(zhuǎn)時，第二十九、第三十MOS管iC9、M30的柵源電壓會很大，此時第一、第二電壓鉗位模塊3、4工作，從而有效的限制它們柵源電壓，使它們不會被擊穿。以上結(jié)合附圖實施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域中普通技術(shù)人員可根據(jù)上述說明對本發(fā)明做出種種變化例。因而，實施例中的某些細(xì)節(jié)不應(yīng)構(gòu)成對本發(fā)明的限定，本發(fā)明將以所附權(quán)利要求書界定的范圍作為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種輸出緩沖電路，它包括一串聯(lián)在一外部電源與地之間的軌至軌輸入模塊和一與之連接的AB類輸出模塊，所述軌至軌輸入模塊包括第一 MOS管、第二 MOS管、第五MOS管和第六MOS管，其中，所述第五、第六MOS管的襯底和源極分別相連，它們的柵極分別接收一正輸入電壓和一負(fù)輸入電壓，所述第一、第二 MOS管的襯底和源極分別相連，它們的柵極分別與所述第五、第六 MOS管的柵極連接；所述AB類輸出模塊包括依次串聯(lián)在所述外部電源與地之間的第二十MOS管、第十八 MOS管、第十六MOS管、第十二 MOS管和第十MOS管M10、與第十六MOS管并聯(lián)的第十四MOS 管、依次串聯(lián)在所述外部電源與地之間的第二十九MOS管和第三十MOS管，其中，所述第二十九MOS管的柵極連接至第十八MOS管和第十六MOS管之間，所述第三十MOS管的柵極連接至第十六MOS管和第十二 MOS管之間，且所述第二十九MOS管和第三十MOS管的漏極相連，并輸出一驅(qū)動電壓；其特征在于，所述第五MOS管的源極和襯底相連，第六MOS管的源極和襯底相連，所述第一 MOS管的源極和襯底相連，第二 MOS管的源極和襯底相連；所述輸出緩沖電路還包括一連接在所述外部電源與第二十九MOS管的柵極之間的第一電壓鉗位模塊和一連接在所述第三十MOS管的柵極與地之間的第二電壓鉗位模塊。
2.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，所述第一電壓鉗位模塊包括依次串聯(lián)的第三十四至第三十六MOS管，其中，所述第三十四MOS管的源極與其襯底連接至所述外部電源，其柵極與漏極連接至所述第三十五 MOS管的源極，且該第三十五MOS管的柵極與漏極連接至所述第三十六MOS管的源極，且該第三十六MOS管的柵極與漏極與所述第二十九MOS管的柵極連接，所述第三十五、第三十六 MOS管的襯底相連至所述外部電源；所述第二電壓鉗位模塊包括依次串聯(lián)的第三十一至第三十三MOS管，其中，所述第三十一 MOS管的柵極與漏極連接至所述第三十MOS管的柵極，所述第三十二 MOS管的柵極與漏極連接至所述第三十一 MOS管的源極，所述第三十三MOS管的柵極與漏極連接至所述第三十二 MOS管的源極，所述第三十一至第三十三MOS管的襯底相連至地。
全文摘要
本發(fā)明涉及一種輸出緩沖電路，它包括一串聯(lián)在一外部電源與地之間的軌至軌輸入模塊和一與之連接的AB類輸出模塊，所述第五MOS管的源極和襯底相連，第六MOS管的源極和襯底相連，所述第一MOS管的源極和襯底相連，第二MOS管的源極和襯底相連；所述輸出緩沖電路還包括一連接在所述外部電源與第二十九MOS管的柵極之間的第一電壓鉗位模塊和一連接在所述第三十MOS管的柵極與地之間的第二電壓鉗位模塊。本發(fā)明通過將第一、第二、第五、第六MOS管的源極和襯底分別短接，從而保證在一定有限的電流時，它們的柵源和柵襯不被擊穿；另外，本發(fā)明通過在第二十九、第三十MOS管的柵極分別加入第一、第二電壓鉗位模塊，保證它們不被擊穿。
文檔編號G09G3/20GK102545877SQ20101060230
公開日2012年7月4日 申請日期2010年12月23日 優(yōu)先權(quán)日2010年12月23日
發(fā)明者劉啟付, 呂回, 吳大軍, 周承捷, 張建玲, 李冠林, 李長虹, 覃正才 申請人:上海貝嶺股份有限公司