專利名稱：液晶顯示裝置的源極驅(qū)動器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于穩(wěn)定提供液晶顯示裝置中源極驅(qū)動器電路的輸出電壓的技 術(shù)，尤其涉及一種液晶顯示裝置的源極驅(qū)動器電路，當(dāng)在源極驅(qū)動器電路中出現(xiàn)功率下降 時，其能縮短伽瑪緩沖器的輸出電壓的恢復(fù)時間。
背景技術(shù)：
圖1為說明傳統(tǒng)液晶顯示裝置的驅(qū)動電路的方塊圖。參見圖1，傳統(tǒng)液晶顯示裝置 的驅(qū)動電路包括撓性線路板(flexible printed circuit, FPC) 120，撓性線路板120包括 伽瑪電壓提供單元，并設(shè)置在印刷電路板(printed circuitboard, PCB) 110上，以及源極驅(qū) 動器集成裝置130，配置以從撓性線路板120的伽瑪電壓提供單元接收伽瑪電壓，并驅(qū)動液 晶顯示面板140的數(shù)據(jù)線。在液晶顯示面板140中，以矩陣形式所設(shè)置的液晶由通過數(shù)據(jù) 線提供的逐級電壓所驅(qū)動以顯示圖像。源極驅(qū)動器集成裝置130包括上端伽瑪電壓緩沖器單元131P，由接收并輸出上 端伽瑪電壓VPl至VPn的多個伽瑪緩沖器GMBPl至GMBPn構(gòu)成；下端伽瑪電壓緩沖器單元 131N,由接收并輸出下端伽瑪電壓VNl至VNn的多個伽瑪緩沖器GMBm至GMBNn所構(gòu)成；數(shù) 模(digital-to-analog，D/A)轉(zhuǎn)換器132，配置以從上端和下端伽瑪電壓緩沖器單元131P 和131N所輸出的數(shù)字信號轉(zhuǎn)換為模擬信號；以及通道緩沖器單元133，由緩沖對應(yīng)通道的 模擬電壓的通道緩沖器CHB所構(gòu)成，從D/A轉(zhuǎn)換器132輸出，并將緩沖的模擬電壓輸出至數(shù) 據(jù)線。當(dāng)從等效電路觀看時，液晶顯示面板140的數(shù)據(jù)線由多個電阻R和電容C負(fù)載所 構(gòu)成。為了使源極驅(qū)動器集成裝置130驅(qū)動液晶顯示面板140，R/C負(fù)載應(yīng)被充電和放電。當(dāng)有必要驅(qū)動數(shù)據(jù)線至高于先前電平的電平時，源極驅(qū)動器集成裝置130通過電 源供應(yīng)端VDD從撓性線路板120的伽瑪電壓提供單元接收電壓，并充電R/C負(fù)載。當(dāng)有必 要驅(qū)動數(shù)據(jù)線至低于先前電平的電平時，源極驅(qū)動器集成裝置130將R/C負(fù)載中充的電壓 放出。在圖1中，參考符號CP表示充電路徑，而DCP表示放電路徑。這種充電和放電的過程重復(fù)地執(zhí)行，在這些過程中電流消耗了。根據(jù)消耗的電流 的總量，從撓性線路板120延伸至源極驅(qū)動器集成裝置130的電源供應(yīng)端VDD的連接線上 的電阻R_VDD的電阻量值，以及從撓性線路板120延伸至源極驅(qū)動器集成裝置130的接地 端GND的連接線上的電阻R_GND的電阻量值改變，電源供應(yīng)端VDD的電壓經(jīng)歷下降，并且接 地端GND的電壓經(jīng)歷彈跳。消耗的電流總量是與液晶顯示面板140上數(shù)據(jù)線的電容C的電容值以及源極驅(qū)動 器集成裝置130的通道緩沖器CHB的數(shù)量成比例。在覆晶玻璃(chip-on-glass，COG)型液晶顯示裝置中，由于撓性線路板120和源 極驅(qū)動器集成裝置130之間的所有連接是以玻璃上接線(line-on-glass，LOG)型所形成， 因此所有LOG型連接具有等于或大于幾歐姆的電阻值。由于這個事實，提供電阻R_VDD和電阻R_GND。此外，如上所述，由于當(dāng)充電R/C負(fù)
4載時通過電阻R_VDD消耗了電流，因此電源端VDD的電壓發(fā)生下降，并且由于當(dāng)放電R/C負(fù) 載時通過電阻R_GND消耗了電流，因此接地端GND的電壓發(fā)生彈跳。由于這種功率下降和彈跳現(xiàn)象，源極驅(qū)動器集成裝置130中的伽瑪緩沖器GMBPl 至GMBPn以及GMBm至GMBNn受到影響，并且因為伽瑪緩沖器GMBPl至GMBPn以及GMBm 至GMBNn的輸出端通過D/A轉(zhuǎn)換器132連接至通道緩沖器CHB的輸入端，所以通道緩沖器 CHB的輸出也受到影響并改變。圖2顯示由于功率下降和彈跳現(xiàn)象，上端伽瑪電壓緩沖器單元131P和下端伽瑪電 壓緩沖器單元131N中可選的伽瑪緩沖器GMB的輸出電壓變化，以及通道緩沖器單元133中 可選的通道緩沖器CHB的輸出電壓變化的圖式。參見圖2，當(dāng)充電P/C負(fù)載時，如果電源供應(yīng)端VDD的電壓下降，則伽瑪緩沖器GMB 的輸出電壓GMB_0UT對應(yīng)地下降。如此，在下降發(fā)生之后，當(dāng)伽瑪緩沖器GMB的輸出電壓 GMB_0UT上升至所需電平時，可以理解的是伽瑪緩沖器GMB的輸出電壓GMB_0UT并非快速上 升而是緩慢上升。因此，顯而易見的是通道緩沖器CHB的輸出電壓CHB_0UT以如同伽瑪緩 沖器GMB的輸出電壓GMB_0UT的緩慢模式上升。又，當(dāng)放電R/C負(fù)載時，如果接地端GND的電壓彈跳，則伽瑪緩沖器GMB的輸出電 壓GMB_0UT對應(yīng)地彈跳。為此，在彈跳發(fā)生之后當(dāng)伽瑪緩沖器GMB的輸出電壓GMB_0UT下 降至原始電平時，可以理解的是伽瑪緩沖器GMB的輸出電壓GMB_0UT并非快速下降而是相 對緩慢地下降。因此，顯而易見的是通道緩沖器CHB的輸出電壓CHB_0UT以如同伽瑪緩沖 器GMB的輸出電壓GMB_0UT的緩慢模式下降。結(jié)果，在傳統(tǒng)液晶顯示裝置的源極驅(qū)動器集成裝置中，當(dāng)充電和放電R/C負(fù)載時， 伽瑪緩沖器的輸出電壓并非快速而是緩慢地恢復(fù)至原始電平。因此，通道緩沖器的輸出電 壓以如同伽瑪緩沖器的輸出電壓的緩慢模式下降。

發(fā)明內(nèi)容
因此，本發(fā)明努力解決現(xiàn)有技術(shù)中所存在的問題，并且本發(fā)明的一個目的為提供 一種液晶顯示裝置的源極驅(qū)動器電路，其是以當(dāng)在源極驅(qū)動器電路中發(fā)生電源供應(yīng)端的電 壓下降以及接地端的電壓彈跳時，能夠縮短源極驅(qū)動器集成裝置中伽瑪緩沖器的輸出電壓 的恢復(fù)時間的方式來設(shè)計。為了實現(xiàn)上述目的，根據(jù)本發(fā)明的一個特點，提供有一種包括伽瑪緩沖器的液晶 顯示裝置的源極驅(qū)動器電路，該伽瑪緩沖器包括一差分放大部分，具有兩個NMOS晶體管， 并配置以差分地放大一輸入信號；一電流鏡部分，具有兩個PMOS晶體管，并配置以操作為 一電流鏡；一使能部分，具有一個NMOS晶體管，并配置以通過一偏置電壓將該差分放大部 分從一待機模式轉(zhuǎn)換為一使能模式；一功率下降速度增進(jìn)部分，配置以通過兩個二極管耦 聯(lián)型MOS晶體管分別連接該電流鏡部分的所述兩個PMOS晶體管的漏極和該差分放大部 分的NMOS晶體管的漏極，并在一功率下降之后縮短一恢復(fù)時間；以及一輸出部分，具有一 PMOS晶體管和一 NMOS晶體管，并配置以通過該偏置電壓決定其中的一偏置電平，且根據(jù)該 電流鏡部分一側(cè)上的一下游節(jié)點的電壓來產(chǎn)生一輸出電壓。為了實現(xiàn)上述目的，根據(jù)本發(fā)明的另一特點，提供有一種包括伽瑪緩沖器的液晶 顯示裝置的源極驅(qū)動器電路，該伽瑪緩沖器包括一差分放大部分，具有兩個PMOS晶體管，并配置以差分地放大一輸入信號；一電流鏡部分，具有兩個NMOS晶體管，并配置以操作為 一電流鏡；一使能部分，具有一個PMOS晶體管，并配置以通過一偏置電壓將該差分放大部 分從一待機模式轉(zhuǎn)換為一使能模式；一功率下降速度增進(jìn)部分，配置以通過兩個二極管耦 聯(lián)型MOS晶體管，分別連接該差分放大部分的所述兩個PMOS晶體管的漏極和該電流鏡部分 的所述兩個NMOS晶體管的漏極，并在一接地端的電壓彈跳之后縮短一恢復(fù)時間；以及一輸 出部分，具有一 NMOS晶體管和一 PMOS晶體管，并配置以通過該偏置電壓決定其中的一偏置 電平，且根據(jù)該電流鏡部分一側(cè)上的一上游節(jié)點的電壓來產(chǎn)生一輸出電壓。


圖1為說明傳統(tǒng)液晶顯示裝置的驅(qū)動電路的方塊圖；圖2為顯示由于傳統(tǒng)液晶顯示裝置的源極驅(qū)動器中功率下降而導(dǎo)致的伽瑪緩沖 器和通道緩沖器的輸出電壓變化的圖式；圖3為說明根據(jù)本發(fā)明實施例的液晶顯示裝置的源極驅(qū)動器的電路圖；圖4為說明根據(jù)本發(fā)明另一實施例的液晶顯示裝置的源極驅(qū)動器的電路圖；圖5為顯示根據(jù)本發(fā)明由于液晶顯示裝置的源極驅(qū)動器中功率下降而導(dǎo)致的伽 瑪緩沖器和通道緩沖器的輸出電壓變化的圖式；以及圖6 (a)和圖6(b)為顯示根據(jù)本發(fā)明縮短功率下降和接地電壓彈跳出現(xiàn)后的恢復(fù) 時間的圖式。
具體實施例方式參考所附圖式描述示例，將詳細(xì)描述本發(fā)明的優(yōu)選實施例。在任何可能的情況下， 附圖和說明書自始至終使用相同的附圖標(biāo)記代表相同或類似的部分。圖3為應(yīng)用于根據(jù)本發(fā)明實施例的液晶顯示裝置的源極驅(qū)動器電路的正伽瑪緩 沖器的電路圖。參見圖3，正伽瑪緩沖器包括差分放大部分310、電流鏡部分320、使能部分 330、功率下降速度增進(jìn)部分340、以及輸出部分350。差分放大部分310包括NMOS晶體管M31和M32。NMOS晶體管M31具有連接至輸 入端IN的柵極，而NMOS晶體管M32具有連接至輸出端OUT的柵極。電流鏡部分320包括PMOS晶體管M33和M34。PMOS晶體管M33和M34的源極共 同地連接至電源供應(yīng)端VDD。PMOS晶體管M34是柵極和漏極彼此連接的二極管耦聯(lián)型晶體管。使能部分330包括NMOS晶體管M35，并用以將差分放大部分310從待機模式轉(zhuǎn)換 為使能模式。這就是說，當(dāng)偏置電壓Bias在高電平提供時開啟NMOS晶體管M35，并將差分 放大部分310的NMOS晶體管M31和M32的源極連接至接地端GND，藉此差分放大部分310 轉(zhuǎn)換為激活模式。因此，由于確定了下游節(jié)點m的電壓，差分放大單元310的NMOS晶體管 M31對應(yīng)于通過輸入端IN所輸入的信號來運行。功率下降速度增進(jìn)部分340包括以二極管形式連接的PMOS晶體管M36和M37。 PMOS晶體管M36和M37的源極連接至電流鏡部分320的PMOS晶體管M33和M34的漏極， 而PMOS晶體管M36和M37的漏極連接至差分放大部分310的NMOS晶體管M31和M32的漏極。
當(dāng)MOS晶體管M36和M37例示為PMOS晶體管時，可想象的是當(dāng)使用NMOS晶體管 實現(xiàn)MOS晶體管M36和M37時，可達(dá)到相同效果。 輸出部分350包括PMOS晶體管M38和NMOS晶體管M39。PMOS晶體管M38的源極 連接至電源供應(yīng)端VDD，而PMOS晶體管M38的柵極連接至下游節(jié)點m。PMOS晶體管M38的 漏極共同地連接至輸出端OUT、NMOS晶體管M32的柵極、以及其源極連接至接地端GND的 NMOS晶體管M39的漏極。NMOS晶體管M39的偏置電平由偏置電壓Bias所確定，且PMOS晶體管M38通過上 述所確定的下游節(jié)點m的電壓而運行，藉此而產(chǎn)生的電壓輸出至輸出端OUT。結(jié)果，對應(yīng)于 通過輸入端IN所輸入的信號的輸出電壓通過輸出端OUT而輸出。參見圖5，如果在伽瑪緩沖器中發(fā)生功率下降，即是，電源供應(yīng)端VDD的電壓下降， 伽瑪緩沖器的輸出電壓GMB_0UT中的下降相較于電源供應(yīng)端VDD電壓中的下降以較大的程 度發(fā)生。在此時，由于伽瑪緩沖器的輸出電壓GMB_0UT低于輸入電壓IN，因此輸出電壓GMB_ OUT的電平提高至輸入電壓IN的電平。為此，PMOS晶體管M38的柵極電壓，即是，下游節(jié)點 Nl的電壓降低。然而，如上所述，由于電流鏡部分320的負(fù)載晶體管的PMOS晶體管M33和M34的 漏極是藉由以二極管方式連接的功率下降速度增進(jìn)部分340的PMOS晶體管M36和M37連 接至差分放大部分310的NMOS晶體管M31和M32的漏極，因此等于或大于閾值電壓的PMOS 晶體管M36和M37的漏極-源極電壓(VDS)施加在晶體管M33和M34以及晶體管M31和 M32之間。因此，PMOS晶體管M38的柵極的運行范圍相應(yīng)地減小。換句話說，由于下游節(jié)點 Nl的電壓電平可降低到的最大電平，可通過PMOS晶體管M36和M37的閾值電壓來限制，因 此PMOS晶體管M38的柵極的運行范圍相應(yīng)地減小。詳細(xì)描述，由于電源供應(yīng)端VDD的電壓下降導(dǎo)致伽瑪緩沖器的輸出電壓GMB_0UT 下降，且為了將伽瑪緩沖器的輸出電壓GMB_0UT恢復(fù)至原始電平，因而降低下游節(jié)點m的 電壓。相比于未配置PMOS晶體管M36和M37的情況，當(dāng)配置PMOS晶體管M36和M37時，下 游節(jié)點W的電壓較少地減少到閾值電壓。如此，由于下游節(jié)點W較少地減少到閾值電壓， 因此當(dāng)提高下游節(jié)點m的電壓至原始電平時，恢復(fù)時間相應(yīng)地縮短。由于這個事實，伽瑪 緩沖器的輸出電壓GMB_0UT的恢復(fù)時間相應(yīng)地縮短(見圖5)。圖4為應(yīng)用于根據(jù)本發(fā)明另一實施例的液晶顯示裝置的源極驅(qū)動器電路的負(fù)伽 瑪緩沖器的電路圖。參見圖4，負(fù)伽瑪緩沖器包括差分放大部分410、電流鏡部分420、使能 部分430、功率下降速度提高部分440、以及輸出部分450。圖3和圖4采用相同的基本運行原則，圖3和圖4彼此區(qū)別之處在于圖3代表用 于處理電源供應(yīng)端的電壓下降的正伽瑪緩沖器，而圖4代表用于處理接地端的電壓彈跳的 負(fù)伽瑪緩沖器。差分放大部分410包括PMOS晶體管M41和M42。PMOS晶體管M41具有連接至輸 入端IN的柵極，而PMOS晶體管M42具有連接至輸出端OUT的柵極。電流鏡部分420包括匪OS晶體管M43和M44。匪OS晶體管M43和M44的源極共 同地連接至接地端GND。NMOS晶體管M44是柵極和漏極彼此連接的二極管耦聯(lián)型晶體管。使能部分430包括PMOS晶體管M45，并用以將差分放大部分410從待機模式轉(zhuǎn)換
7為使能模式。這就是說，當(dāng)偏置電壓Bias在低電平提供時開啟PMOS晶體管M45，并將差分 放大部分410的PMOS晶體管M41和M42的源極連接至電源供應(yīng)端VDD，藉此差分放大部分 410轉(zhuǎn)換為激活模式。因此，由于確定了上游節(jié)點N2的電壓，差分放大單元410的PMOS晶 體管M41對應(yīng)于通過輸入端IN所輸入的信號運行。功率下降速度增進(jìn)部分440包括以二極管形式連接的NMOS晶體管M46和M47。 NMOS晶體管M46和M47的源極連接至電流鏡部分420的NMOS晶體管M43和M44的漏極， 而NMOS晶體管M46和M47的漏極連接至差分放大部分410的PMOS晶體管M41和M42的漏 極。當(dāng)MOS晶體管M46和M47例示作為NMOS晶體管時，可想象的是當(dāng)使用PMOS晶體 管實現(xiàn)MOS晶體管M46和M47時，可達(dá)到相同效果。輸出部分450包括匪OS晶體管M48和PMOS晶體管M49。匪OS晶體管M48的源極 連接至接地端GND，而NMOS晶體管M48的柵極連接至上游節(jié)點N2。NMOS晶體管M48的漏極 共同地連接至輸出端OUT、PMOS晶體管M42的柵極、以及其源極連接至電源端VDD的PMOS 晶體管M49的漏極。PMOS晶體管M49的偏置電平由偏置電壓Bias所確定，且NMOS晶體管M48通過上 述所確定的上游節(jié)點N2的電壓而運行，藉此而產(chǎn)生的電壓輸出至輸出端OUT。結(jié)果，對應(yīng)于 通過輸入端IN所輸入的信號的輸出電壓通過輸出端OUT而輸出。參見圖5，如果在伽瑪緩沖器中接地端GND的電壓發(fā)生彈跳，伽瑪緩沖器的輸出電 壓GMB_0UT中的彈跳相較于接地端GND的電壓中的彈跳以較大的程度發(fā)生。在此時，由于 伽瑪緩沖器的輸出電壓GMB_0UT高于輸入電壓IN，因此輸出電壓GMB_0UT的電平開始降低 至輸入電壓IN的電平。為此，NMOS晶體管M48的柵極電壓，即是，上游節(jié)點N2的電壓提高。然而，如上所述，由于電流鏡部分420的負(fù)載晶體管的NMOS晶體管M43和M44的 漏極是藉由以二極管方式連接的功率下降速度增進(jìn)部分440的NMOS晶體管M46和M47連 接至差分放大部分410的PMOS晶體管M41和M42的漏極，因此等于或大于閾值電壓的NMOS 晶體管M46和M47的漏極-源極電壓(VDS)施加在晶體管M43和M44以及晶體管M41和 M42之間。因此，NMOS晶體管M48的柵極的運行范圍相應(yīng)地減小。換句話說，由于上游節(jié)點 N2的電壓電平可提高到的最大電平，可通過NMOS晶體管M46和M47的閾值電壓來限制，因 此NMOS晶體管M48的柵極的運行范圍相應(yīng)地減小。詳細(xì)描述，由于接地端GND的電壓彈跳導(dǎo)致伽瑪緩沖器的輸出電壓GMB_0UT彈跳， 且為了將伽瑪緩沖器的輸出電壓GMB_0UT恢復(fù)至原始電平，因而提高上游節(jié)點N2的電壓。 相較于未配置NMOS晶體管M46和M47的情況，當(dāng)配置NMOS晶體管M46和M47時，上游節(jié)點 N2的電壓較少地提高到閾值電壓。如此，由于上游節(jié)點N2較少地提高到閾值電壓，因此當(dāng) 提高上游節(jié)點N2的電壓至原始電平時，恢復(fù)時間相應(yīng)地縮短。由于這個事實，伽瑪緩沖器 的輸出電壓GMB_0UT的恢復(fù)時間相應(yīng)地縮短(見圖5)。圖6 (a)和圖6(b)為顯示根據(jù)本發(fā)明縮短功率下降出現(xiàn)后的恢復(fù)時間和接地端的 電壓彈跳出現(xiàn)后的恢復(fù)時間的圖式。這就是說，應(yīng)理解的是通道緩沖器的輸出電壓中的上 升時間Tl和下降時間T3是通過如圖3和圖4所示運行的伽瑪緩沖器來增進(jìn)。又，可理解到 的是通道緩沖器的設(shè)定時間T2和T4是通過如圖3和圖4所示運行的伽瑪緩沖器來增進(jìn)。
從上述描述中顯而易見的是，在本發(fā)明的實施例中，在液晶顯示裝置的源極驅(qū)動 器采用的伽瑪緩沖器電路中，由于差分放大部分和電流鏡部分的MOS晶體管通過二極管耦 聯(lián)型MOS晶體管而彼此連接，因此可縮短電源供應(yīng)端的功率下降之后的恢復(fù)時間以及接地 端的電壓彈跳后的恢復(fù)時間。又，增進(jìn)了輸入晶體管的匹配特性，并且由于這個事實，因而 減小少隨機偏移。盡管已描述用以解釋本發(fā)明的較佳實施例，但對于本領(lǐng)域的技術(shù)人員而言可理解 的是，凡不脫離所附權(quán)利要求中公開的發(fā)明的范圍和精神內(nèi)所作的各種修改、添加或替換 都是可能的。
權(quán)利要求
1.一種包括伽瑪緩沖器的液晶顯示裝置的源極驅(qū)動器電路，其特征在于，該伽瑪緩沖 器包括差分放大部分，具有兩個NMOS晶體管，并配置以差分地放大輸入信號； 電流鏡部分，具有兩個PMOS晶體管，并配置以操作為電流鏡； 使能部分，具有一個NMOS晶體管，并配置以通過偏置電壓將該差分放大部分從待機模 式轉(zhuǎn)換為使能模式；功率下降速度增進(jìn)部分，配置以通過兩個二極管耦聯(lián)型MOS晶體管分別連接該電流鏡 部分的所述兩個PMOS晶體管的漏極和該差分放大部分的NMOS晶體管的漏極，并在功率下 降之后縮短恢復(fù)時間；以及輸出部分，具有一 PMOS晶體管和一 NMOS晶體管，并配置以通過該偏置電壓決定其中的 偏置電平，且根據(jù)該電流鏡部分一側(cè)上的下游節(jié)點的電壓來產(chǎn)生輸出電壓。
2.如權(quán)利要求1所述的源極驅(qū)動器電路，其特征在于，所述液晶顯示裝置包括覆晶玻 璃(chip-on-glass，COG)型液晶顯示裝置。
3.如權(quán)利要求1所述的源極驅(qū)動器電路，其特征在于，所述功率下降速度增進(jìn)部分的 所述兩個MOS晶體管包括一 PMOS晶體管和一 NMOS晶體管二者。
4.如權(quán)利要求1所述的源極驅(qū)動器電路，其特征在于，所述功率下降速度提高部分包括第一 PMOS晶體管，具有源極，其連接至該電流鏡部分的第一 PMOS晶體管的漏極，以及 柵極和漏極，連接至該差分放大部分的第一 NMOS晶體管的漏極；以及第二 PMOS晶體管，具有源極，其連接至該電流鏡部分的第二 PMOS晶體管的漏極，以及 柵極和漏極，連接至該差分放大部分的第二 NMOS晶體管的漏極。
5.一種包括伽瑪緩沖器的液晶顯示裝置的源極驅(qū)動器電路，該伽瑪緩沖器包括 差分放大部分，具有兩個PMOS晶體管，并配置以差分地放大輸入信號；電流鏡部分，具有兩個匪OS晶體管，并配置以操作為電流鏡； 使能部分，具有一個PMOS晶體管，并配置以通過偏置電壓將該差分放大部分從待機模 式轉(zhuǎn)換為使能模式；功率下降速度增進(jìn)部分，配置以通過兩個二極管耦聯(lián)型MOS晶體管，分別連接該差分 放大部分的所述兩個PMOS晶體管的漏極和該電流鏡部分的所述兩個NMOS晶體管的漏極， 并在接地端的電壓彈跳之后縮短恢復(fù)時間；以及輸出部分，具有一 NMOS晶體管和一 PMOS晶體管，并配置以通過該偏置電壓決定其中的 偏置電平，且根據(jù)該電流鏡部分一側(cè)上的上游節(jié)點的電壓來產(chǎn)生輸出電壓。
6.如權(quán)利要求5所述的源極驅(qū)動器電路，其特征在于，所述功率下降速度增進(jìn)部分的 所述兩個MOS晶體管包括一 PMOS晶體管和一 NMOS晶體管二者。
7.如權(quán)利要求5所述的源極驅(qū)動器電路，其特征在于，所述功率下降速度增進(jìn)部分包括第一 NMOS晶體管，具有漏極和柵極，連接至該差分放大部分的第一 PMOS晶體管的漏 極，以及源極，其連接至該電流鏡部分的第一 NMOS晶體管的漏極；以及第二 NMOS晶體管，具有漏極和柵極，連接至該差分放大部分的第二 PMOS晶體管的漏 極，以及源極，其連接至該電流鏡部分的第二 NMOS晶體管的漏極。
8.如權(quán)利要求5所述的源極驅(qū)動器電路，其特征在于，所述液晶顯示裝置包括COG型液晶顯示裝置。
全文摘要
一種包括伽瑪緩沖器的液晶顯示裝置的源極驅(qū)動器電路。該伽瑪緩沖器包括差分放大部分，配置以差分地放大輸入信號；電流鏡部分，配置以操作為電流鏡；使能部分，配置以通過偏置電壓將差分放大部分從待機模式轉(zhuǎn)換為使能模式；功率下降速度增進(jìn)部分，配置以通過兩個二極管耦聯(lián)型MOS晶體管分別連接電流鏡部分的兩個PMOS晶體管的漏極和差分放大部分的NMOS晶體管的漏極，并在功率下降之后縮短恢復(fù)時間；以及輸出部分，配置以通過該偏置電壓決定其中的偏置電平，且根據(jù)該電流鏡部分一側(cè)上的下游節(jié)點的電壓來產(chǎn)生輸出電壓。
文檔編號G09G3/36GK102110425SQ20101060208
公開日2011年6月29日 申請日期2010年12月23日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者孫英碩, 宋賢旻, 羅俊皞, 金志勛 申請人:硅工廠股份有限公司