專利名稱：電平移位輸出電路和使用其的等離子體顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電平移位輸出電路，該電平移位輸出電路執(zhí)行對高擊穿電壓P型 MOSFET的導(dǎo)通/截止控制。
背景技術(shù)：
在典型的電平移位輸出電路中，電平移位器和高擊穿電壓逆變器被用于執(zhí)行對高 擊穿電壓P型MOSFET的導(dǎo)通/截止控制。電平移位器包括第一和第二 P型MOSFET或者晶體管以及第一和第二 N型晶體管。 高擊穿電壓逆變器包括P型晶體管和N型晶體管。在電平移位器中，假定第一和第二 P型晶體管被連接至第一電源電壓。第一 N型 晶體管被連接在第二 P型晶體管的柵極、第一 P型晶體管和第二電源電壓之間，并且輸入信 號被提供給其柵極。第二 N型晶體管被連接在第一 P型晶體管的柵極、第二 P型晶體管以 及高擊穿電壓逆變器的P型晶體管的柵極和第二電源NGND之間，并且輸入信號被提供給其 柵極。高擊穿電壓逆變器的P型晶體管被連接在第一電源和第三開關(guān)SW3的柵極之間。 高擊穿電壓逆變器的N型晶體管被連接在開關(guān)的輸入(高擊穿電壓P型晶體管的柵極)和 第二電源之間。即，高擊穿電壓逆變器的輸出被連接至開關(guān)的輸入。取決于應(yīng)用，要求高擊穿電壓P型晶體管具有高擊穿電壓(近似于60V至100V) 和高電流容量(近似于幾A至10A)。因此，假如在用于測試開關(guān)特性的步驟中由于對檢測 設(shè)備的限制，充分的電流不能流動，缺陷的檢測率將會被降低。如上所述，普通的電平移位輸出電路包括電平移位器、高擊穿電壓逆變器以及開 關(guān)。相反地，在專利文獻(xiàn)1中描述的電平移位輸出電路包括兩個電平移位器、兩個高擊穿電 壓逆變器以及兩個開關(guān)(高擊穿電壓P型晶體管)。在專利文獻(xiàn)1中描述的技術(shù)中，電平移位輸出電路包括第一組，該第一包括第一 電平移位器、第一高擊穿電壓逆變器以及第一開關(guān)；和第二組，該第二組包括第二電平移位 器、第二高擊穿電壓逆變器以及第二開關(guān)。第一和第二開關(guān)共享輸出。因此，相互獨立地控 制第一和第二組中的每一個并且并行地布置兩個高擊穿電壓P型晶體管，因此電流容量被 分散。引用列表[專利文獻(xiàn) 1] JP-A-Heisei 6-204847

發(fā)明內(nèi)容
與低擊穿電壓晶體管相比較，高擊穿電壓晶體管通常具有大的元件尺寸使得芯片 面積大。在專利文獻(xiàn)1中描述的技術(shù)中，由于布置兩個電平移位器和兩個高擊穿電壓逆變 器增加了芯片面積。另外，隨著電平移位器的數(shù)目增加，電力消耗量增加。因此，在專利文獻(xiàn)1中描述的技術(shù)中，即使電流被分散到高擊穿電壓P型晶體管，芯片面積和電力消耗量也增加。本發(fā)明的主題是為了提供電平移位輸出電路、高擊穿電壓晶體管控制電路、電力 回收電路以及等離子體顯示設(shè)備，其中與傳統(tǒng)的技術(shù)中的面積的增加相比較，由于電平移 位器引起的面積的增加較小。在本發(fā)明的方面中，電平移位輸出電路包括電平移位器，該電平移位器被連接在 提供第一電壓的第一電源和提供低于第一電壓的第二電壓的第二電源之間，并且被構(gòu)造為 響應(yīng)于第一輸入信號輸出第一輸出信號，并且響應(yīng)于與第一輸入信號互補(bǔ)的第二輸入信號 輸出與第一輸出信號互補(bǔ)的第二輸出信號；多個高擊穿電壓逆變器，所述多個高擊穿電壓 逆變器被連接在第一電源和第二電源之間，并且被構(gòu)造為響應(yīng)于第一控制信號和來自于電 平移位器的第一輸出信號輸出第三輸出信號并且響應(yīng)于與第一控制信號互補(bǔ)的第二控制 信號和來自于電平移位器的第二輸出信號輸出與第三輸出信號互補(bǔ)的第四輸出信號；以及 多個P型晶體管，所述多個P型晶體管被連接在第一電源和電源輸出節(jié)點之間，并且被構(gòu)造 為響應(yīng)于來自于所述多個高擊穿電壓逆變器的第四輸出信號將第一電壓分別提供給電源 輸出節(jié)點。在本發(fā)明的另一方面中，高擊穿電壓晶體管控制電路包括上面的電平移位輸出 電路；和輸入信號處理電路，該輸入信號處理電路被構(gòu)造為在第一模式下執(zhí)行將第一輸入 信號輸出到電平移位輸出電路中的電平移位器和將第一控制信號輸出到電平移位輸出電 路中的多個高擊穿電壓逆變器的處理，并且在第二模式下執(zhí)行將第二輸入信號輸出到電平 移位器并且將第二控制信號輸出到多個高擊穿電壓逆變器的處理。在本發(fā)明的又一方面中，電力回收電路包括上述電平移位輸出電路；電力回收 電容元件，該電力回收電容元件被連接在第一節(jié)點和第二電源之間；電感元件，該電感元件 被連接在第二節(jié)點和電源輸出節(jié)點之間；第一二極管，該第一二極管具有陽極和與第二節(jié) 點相連接的陰極；第二二極管，該第二二極管具有陰極和與第二節(jié)點相連接的陽極；第一 開關(guān)，該第一開關(guān)被連接在電源輸出節(jié)點和第二電源之間；第二開關(guān)，該第二開關(guān)被連接在 第一節(jié)點和第一二極管的陽極之間；第三開關(guān)，該第三開關(guān)被連接在第一電源和電源輸出 節(jié)點之間，作為電平移位輸出電路中的多個高擊穿電壓P型晶體管；第四開關(guān)，該第四開關(guān) 被連接在第一節(jié)點和第二二極管的陰極之間；以及輸入信號處理電路，該輸入信號處理電 路與第一至第四開關(guān)相連接并且被構(gòu)造為按照此順序?qū)ǖ谝恢恋谒拈_關(guān)。被提供給電源 輸出節(jié)點的電壓被用作高擊穿電壓緩沖器的電源電壓，并且電容元件通過數(shù)據(jù)電極與高擊 穿電壓緩沖器的輸出相連接。當(dāng)?shù)谝婚_關(guān)被導(dǎo)通時，電荷被積累在電力回收電容元件中。當(dāng) 第二開關(guān)被導(dǎo)通時，被積累在電力回收電容元件中的電荷通過第二開關(guān)、第一二極管、電感 元件、電源輸出節(jié)點、以及高擊穿電壓緩沖器被提供給電容元件。當(dāng)?shù)谌_關(guān)被導(dǎo)通時，第 一電壓被提供給電源輸出節(jié)點。當(dāng)?shù)谒拈_關(guān)被導(dǎo)通時，通過高擊穿電壓緩沖器、電源輸出節(jié) 點、電感元件、第二二極管、第四開關(guān)由電力回收電容元件積累在電容元件中積累的電荷。在本發(fā)明的又一方面中，等離子體顯示設(shè)備包括上述電力回收電路；多個掃描 電極和多個維持電極的多對放電電極；多個數(shù)據(jù)電極，所述多個數(shù)據(jù)電極被提供以與所述 多對放電電極相對，以形成作為多對放電電極和多個數(shù)據(jù)電極的交叉點處的多個電容元件 的多個顯示單元；以及掃描驅(qū)動器，該掃描驅(qū)動器被構(gòu)造為驅(qū)動多個掃描電極；維持驅(qū)動 器，該維持驅(qū)動器被構(gòu)造為驅(qū)動多個維持電極；以及數(shù)據(jù)驅(qū)動器，該數(shù)據(jù)驅(qū)動器被構(gòu)造為驅(qū)動多個數(shù)據(jù)電極。數(shù)據(jù)驅(qū)動器包括輸出控制電路，該輸出控制電路被構(gòu)造為在地址時段將 視頻圖像轉(zhuǎn)換為數(shù)據(jù)脈沖電壓；多個電平移位電路，所述多個電平移位電路被提供分別用 于多個數(shù)據(jù)電極以將數(shù)據(jù)脈沖電壓的電壓電平轉(zhuǎn)換為多個顯示單元中的寫入電平；以及多 個高擊穿電壓緩沖器，所述多個高擊穿電壓緩沖器被提供分別用于多個數(shù)據(jù)電極以將來自 于多個電平移位電路的數(shù)據(jù)脈沖電壓輸出到多個數(shù)據(jù)電極。電力回收電路的輸出被用于多 個電平移位電路和多個高擊穿電壓緩沖器的電力。如上所述，在本發(fā)明中，與傳統(tǒng)的技術(shù)中的面積的增加相比較，由于電平移位器的 面積的增加較小。另外，根據(jù)本發(fā)明的電平移位輸出電路，沒有在電平移位器中消耗的電力的增加。


結(jié)合附圖，根據(jù)某些實施例的以下描述，本發(fā)明的以上和其它方面、優(yōu)點和特征將 更加明顯，其中圖1是示出應(yīng)用根據(jù)本發(fā)明的實施例的電平移位輸出電路的等離子體顯示設(shè)備 的構(gòu)造的框圖；圖2是示出圖1中的數(shù)據(jù)驅(qū)動器的構(gòu)造的框圖；圖3是示出圖2中的高擊穿電壓緩沖器和電平移位電路的構(gòu)造的電路圖；圖4示出等離子體顯示設(shè)備的操作中的時序圖；圖5是示出圖1中的電力回收電路的構(gòu)造的框圖；圖6示出圖5中的電力回收電路的操作的時序圖；圖7是示出圖5中的電路的具體示例的框圖；圖8是示出普通電平移位輸出電路的構(gòu)造的電路圖；圖9A示出當(dāng)圖8中的第三開關(guān)包括單一高擊穿電壓P型晶體管時的缺陷的檢測 率；圖9B示出當(dāng)圖8中的第三開關(guān)包括并聯(lián)的兩個高擊穿電壓P型晶體管時的缺陷 的檢測率；圖10是示出根據(jù)本發(fā)明的實施例的電力回收電路中的電平移位輸出電路的構(gòu)造 的框圖；圖IlA是示出實施例中的電平移位輸出電路在第一模式下的操作的電路圖；圖IlB是示出實施例中的電平移位輸出電路在第二模式下的操作的電路圖；圖IlC和圖IlD是示出根據(jù)實施例的電平移位輸出電路在測試模式下的操作的電 路圖；圖12是示出根據(jù)本發(fā)明的實施例的電力回收電路中的高擊穿電壓晶體管控制電 路的構(gòu)造的框圖；以及圖13是當(dāng)根據(jù)本發(fā)明的實施例的電平移位輸出電路被應(yīng)用于高擊穿電壓輸出緩 沖器時的示例。
具體實施例方式在下文中，將會參考附圖詳細(xì)地描述根據(jù)本發(fā)明的電平移位輸出電路。例如，根據(jù)本發(fā)明的電平移位電路可以被應(yīng)用于等離子體顯示設(shè)備中的電力回收電路。圖1示出等離子體顯示設(shè)備的構(gòu)造。參考圖1，等離子體顯示設(shè)備包括等離子體 顯示面板(PDF) 1、多個放電電極對以及多個數(shù)據(jù)電極Dl至Dn (η表示等于或者大于2的整 數(shù))。多個放電電極對包括多個維持電極X和多個掃描電極Yl至Ym (m表示等于或者大于 2的整數(shù))。多個數(shù)據(jù)電極Dl至Dn被布置為與多個放電電極對相對，使得是電容器元件的 顯示單元2被形成在多個放電電極對和數(shù)據(jù)電極的交叉點中的每一個處。因此，等離子體 顯示面板1包括被排列成m行和η列的顯示單元2。等離子體顯示設(shè)備還包括掃描驅(qū)動器4，該掃描驅(qū)動器4用于驅(qū)動多個掃描電極 Yl至Ym ；維持驅(qū)動器3，該維持驅(qū)動器3用于驅(qū)動多個維持電極X ；數(shù)據(jù)驅(qū)動器5，該數(shù)據(jù)驅(qū) 動器5用于驅(qū)動多個數(shù)據(jù)電極Dl至Dn ；控制部7以及電力回收電路30。圖2示出圖1中的數(shù)據(jù)驅(qū)動器5的構(gòu)造。參考圖2，數(shù)據(jù)驅(qū)動器5包括輸出控制 電路6、電平移位單元10以及高擊穿電壓緩沖器單元20。電平移位單元10包括為多個數(shù) 據(jù)電極Dl至Dn分別布置的多個電平移位電路10-1至10-η(參見圖3)。高擊穿電壓緩沖 器單元20包括分別為多個數(shù)據(jù)電極Dl至Dn布置的并且被連接至多個電平移位電路10-1 至10-η的輸出的多個高擊穿電壓緩沖器20-1至20-η(參見圖3)。多個高擊穿電壓緩沖器 20-1至20-η的輸出分別被連接至數(shù)據(jù)輸出節(jié)點OUTl至OUTn，數(shù)據(jù)輸出節(jié)點OUTl至OUTn 被連接至多個數(shù)據(jù)電極Dl至Dn。如稍后所述，電源輸出節(jié)點NVDD2被連接至電力回收電路 30的輸出。被提供給電源輸出節(jié)點NVDD2的電壓VDD2被用作用于多個電平移位電路10_1 至10-η和多個高擊穿電壓緩沖器20-1至20-η的電源電壓。圖3示出圖2中的電平移位電路10-j (j表示滿足1彡j彡η的整數(shù))和高擊穿 電壓緩沖器20-j的構(gòu)造。電平移位電路10-j包括P型MOS晶體管11和13以及N型MOS晶體管12和14。 高擊穿電壓緩沖器20-j包括P型MOS晶體管21和N型MOS晶體管22。如上所述，電容器 元件2經(jīng)由數(shù)據(jù)電極Dj從數(shù)據(jù)輸出節(jié)點OUTj被連接至高擊穿電壓緩沖器20-j的輸出。數(shù) 據(jù)驅(qū)動器5進(jìn)一步包括反相器15、16。P型晶體管11和13被連接至電源輸出節(jié)點NVDD2。N型晶體管12被連接至P型 晶體管13的柵極，和P型晶體管11，以及提供接地電壓GND的電源NGND，并且來自于輸出 控制電路6的輸出被提供給N型晶體管12的柵極。反相器15反轉(zhuǎn)來自于輸出控制電路6 的輸出。反相器16反轉(zhuǎn)來自于反相器15的輸出。N型晶體管14被連接至P型晶體管11 的柵極，和P型晶體管13，和P型晶體管21的柵極，以及電源NGND，并且來自于反相器15 的輸出被提供給N型晶體管14的柵極。P型晶體管21被連接至電源輸出節(jié)點NVDD2和數(shù) 據(jù)輸出節(jié)點OUTj，并且來自于電平移位電路10-j的輸出被提供給P型晶體管21的柵極。P 型晶體管21在從電平移位電路10-j輸出的輸出信號的信號電平處于低電平時被導(dǎo)通，并 且在輸出信號的信號電平是高電平時被截止。N型晶體管22被連接至數(shù)據(jù)輸出節(jié)點OUTj 和電源NGND，并且來自于反相器16的輸出被提供給N型晶體管22的柵極。N型晶體管22 在從反相器16輸出的輸出信號的信號電平處于低電平時被截止，并且在輸出信號的信號 電平處于高電平時被導(dǎo)通。圖4示出等離子體顯示設(shè)備的操作中的時序圖。在這里，一個域或者一個子域包 括重置時段、重置時段之后的地址時段以及地址時段之后的維持時段。
在重置時段中，控制部7控制維持驅(qū)動器3和掃描驅(qū)動器4以將電壓提供給多個 維持電極X和多個掃描電極Yl至Yrn，以調(diào)節(jié)當(dāng)在多個維持電極X和多個掃描電極Yl至Ym 之間執(zhí)行維持放電時積累的電荷。在地址時段中，控制部7控制維持驅(qū)動器7、掃描驅(qū)動器4以及數(shù)據(jù)驅(qū)動器5以將 電壓提供給多個維持電極X、多個掃描電極Yl至Ym以及多個數(shù)據(jù)電極Dl至Dn，以在多個 掃描電極Yl至Ym和多個數(shù)據(jù)電極Dl至Dn之間執(zhí)行寫入放電以將圖像數(shù)據(jù)寫入到顯示單 元2。例如，控制部7控制維持驅(qū)動器3以將第一設(shè)置電壓Vc提供給多個維持電極X?？?制部7控制掃描驅(qū)動器4以將高于接地電壓GND的第二設(shè)置電壓Vs提供給多個掃描電極 Yl至Ym，并且其后按照從第一掃描電極至最后一個掃描電極的順序?qū)呙杳}沖電壓Vsp提 供給多個掃描電極Yl至Ym。掃描脈沖電壓Vsp從第二設(shè)置電壓Vs減小到接地電壓GND。 控制部7控制數(shù)據(jù)驅(qū)動器5以將與表示圖像的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)脈沖電壓Vdp提供給 多個數(shù)據(jù)電極Dl至Dn。這時，在數(shù)據(jù)驅(qū)動器5中，輸出控制電路6通過控制部7的控制首 先將掃描脈沖電壓Vsp轉(zhuǎn)換為與圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)脈沖電壓Vdp。然后，多個電平移位 電路10-1至10-n將數(shù)據(jù)脈沖電壓的電平轉(zhuǎn)換為到顯示單元2的寫入電壓電平。接下來， 多個高擊穿電壓緩沖器20-1至20-n將來自于多個電平移位電路10-1至10_n的數(shù)據(jù)脈沖 電壓Vdp分別輸出到多個數(shù)據(jù)電極Dl至Dn。當(dāng)顯示單元2沒有放射光時控制部7還回收在顯示單元2的光放射時積累的電荷 (電力)并且然后當(dāng)顯示單元2放射光時重新使用被回收的電力。為此，在地址時段中，控 制部7控制電力回收電路30以回收在顯示單元2中積累的電力。在維持時段中，控制部7分別控制維持驅(qū)動器7和掃描驅(qū)動器4以將電壓提供給 多個維持電極X和多個掃描電極Yl至Ym，以執(zhí)行維持放電，用于使已經(jīng)執(zhí)行寫入放電的顯 示單元2在多個掃描電極Yl至Ym和多個維持電極X之間放射光。圖5示出圖1中的電力回收電路30的構(gòu)造。電力回收電路30包括用于電力回 收的電容元件MC0N、電感元件L、第一二極管Dil、第二二極管Di2、第一開關(guān)SW1、第二開關(guān) SW2、第四開關(guān)SW4以及高擊穿電壓晶體管控制電路34。高擊穿電壓晶體管控制電路34包 括輸入信號處理電路31和電平移位輸出電路33。電平移位輸出電路33包括電平移位控制 電路32和第三開關(guān)SW3。用于電力回收的電容元件MCON被連接在第一節(jié)點m和電源NGND之間。電感元 件L被連接在第二節(jié)點N2和電源輸出節(jié)點NVDD2之間。第一二極管Dil的陰極被連接至第 二節(jié)點N2。第二二極管Di2的陽極被連接至第二節(jié)點N2。第一開關(guān)SWl被連接在電源輸 出節(jié)點NVDD2和電源NGND之間。第二開關(guān)SW2被連接至第一節(jié)點附和第一二極管Dil的 陽極之間。第三開關(guān)SW3被連接在電源NVDD3和電源輸出節(jié)點NVDD2之間。第四開關(guān)SW4 被連接在第一節(jié)點m和第二二極管Di2的陰極之間。電源NVDD3提供第一電壓VDD3。電源NGND提供是低于第一電壓VDD3的第二電壓 的上述接地電壓GND。在下文中，電源NVDD3和電源NGND分別被稱為第一電源NVDD3和第 二電源NGND。輸入信號處理電路31被連接至第一至第四開關(guān)SWl至SW4。在地址時段中，輸入 信號處理電路31通過控制部7的控制按照順序?qū)ǖ谝恢恋谒拈_關(guān)SWl至SW4。圖6示出圖5中的電力回收電路30的操作的時序圖。在地址時段中，輸入信號處理電路31執(zhí)行在第一時段Tl至第四時段T4期間的處理。第一、第二以及第四開關(guān)SW1、 SW2以及SW4響應(yīng)于第一導(dǎo)通控制信號“導(dǎo)通”而被導(dǎo)通并且響應(yīng)于第一截止控制信號“截 止”而被截止。第三開關(guān)SW3響應(yīng)于第二導(dǎo)通控制信號“導(dǎo)通”而被導(dǎo)通并且響應(yīng)于第二截 止控制信號“截止”而被截止。在第一時段Tl期間，輸入信號處理電路31通過將第一導(dǎo)通控制信號“導(dǎo)通”輸出 到第一開關(guān)SWl設(shè)置第一模式，將第一截止控制信號“截止”輸出到第二和第四開關(guān)SW2和 SW4。在第一模式中，輸入信號處理電路31經(jīng)由電平移位控制電路32將第二截止控制信號 “截止”輸出到第三開關(guān)SW3。在這樣的情況下，第一開關(guān)SWl響應(yīng)于第一導(dǎo)通控制信號“導(dǎo) 通“被導(dǎo)通并且第二和第四開關(guān)SW2和SW4響應(yīng)于第一截止控制信號“截止”被截止，并且 第三開關(guān)SW3響應(yīng)于第二截止控制信號“截止”被截止。當(dāng)?shù)谝婚_關(guān)SWl被導(dǎo)通時，在電容 元件(顯示單元)中積累的電荷被放電。在繼第一時段Tl之后的第二時段T2期間，輸入信號處理電路31將第一導(dǎo)通控制 信號“導(dǎo)通”輸出到第二開關(guān)SW2，將第一截止控制信號“截止”輸出到第一和第四開關(guān)SWl 和SW4，并且經(jīng)由電平移位控制電路32將第二截止控制信號“截止”輸出到第三開關(guān)SW3作 為第一模式的執(zhí)行。在這樣的情況下，第二開關(guān)SW2響應(yīng)于第一導(dǎo)通控制信號“導(dǎo)通”而被 導(dǎo)通，第一和第四開關(guān)SWl和SW4響應(yīng)于第一截止控制信號“截止”而被截止，并且第三開 關(guān)SW3響應(yīng)于第二截止控制信號“截止”而被截止。當(dāng)?shù)诙_關(guān)SW2被導(dǎo)通時，在用于電力 回收的電容元件MCON中積累的電荷通過第二開關(guān)SW2、第一二極管Di 1、電感元件L、電源輸 出節(jié)點NVDD2以及高擊沉電壓緩沖器20-j被提供給電容元件2。在繼第二時段T2之后的第三時段T3的期間，輸入信號處理電路31通過將第一截 止控制信號“截止”輸出到第一、第二和第四開關(guān)SW1、SW2以及SW4而設(shè)置第二模式。在第 二模式中，輸入信號處理電路31經(jīng)由電平移位控制電路32將第二導(dǎo)通控制信號“導(dǎo)通”輸 出到第三開關(guān)SW3。在這樣的情況下，第一、第二以及第四開關(guān)SW1、SW2以及SW4響應(yīng)于第 一截止控制信號“截止”而被截止并且第三開關(guān)SW3響應(yīng)于第二導(dǎo)通控制信號“導(dǎo)通”而被 導(dǎo)通。當(dāng)?shù)谌_關(guān)SW3被導(dǎo)通時，第一電壓VDD3被提供給電源輸出節(jié)點NVDD2。在繼第三時段T3之后的第四時段T4期間，輸入信號處理電路31將第一導(dǎo)通控制 信號“導(dǎo)通”輸出到第四開關(guān)SW4，并且將第一截止控制信號“截止”輸出到第一和第二開關(guān) Sffl和SW2，并且經(jīng)由電平移位控制電路32將第二截止控制信號“截止”輸出到第三開關(guān)SW3 作為第一模式的執(zhí)行。在這樣的情況下，第四開關(guān)SW4響應(yīng)于第一導(dǎo)通控制信號“導(dǎo)通”而 被導(dǎo)通，第一和第二開關(guān)SWl和SW2響應(yīng)于第一截止控制信號“截止”而被截止，并且第三 開關(guān)SW3響應(yīng)于第二截止控制信號“截止”而被截止。當(dāng)?shù)谒拈_關(guān)SW4被導(dǎo)通時，在電容元 件2中積累的電荷經(jīng)由高擊穿電壓緩沖器20-j、電源輸出節(jié)點NVDD2、電感元件L、第二二極 管Di2以及第四開關(guān)SW4被傳輸?shù)接糜陔娏厥盏碾娙菰﨧CON并且被積累在其中。圖7圖示圖5中的第一開關(guān)SW1、第二開關(guān)SW2、第三開關(guān)SW3以及第四開關(guān)SW4 的具體示例。第一、第二以及第四開關(guān)SW1、SW2以及SW4是N型MOS晶體管。在這樣的情 況下，第一導(dǎo)通控制信號“導(dǎo)通”的信號電平處于高電平并且第一截止控制信號“截止”的 信號電平處于低電平。第三開關(guān)SW3是高擊穿電壓P型晶體管。在這樣的情況下，第二導(dǎo)通控制信號“導(dǎo) 通”的信號電平處于低電平并且第二截止控制信號“截止”的信號電平處于高電平。
圖8圖示普通電平移位輸出電路的構(gòu)造。普通電平移位輸出電路包括電平移位器 40、高擊穿電壓逆變器50-1、以及第三開關(guān)SW3 (高擊穿電壓P型晶體管)，如上所述。電平移位器包括第一和第二 P型晶體管和第一和第二 N型晶體管。高擊穿電壓逆 變器包括P型晶體管和N型晶體管。在電平移位器中，第一和第二 P型晶體管11和13被連接至第一電源NVDD3。第一 N型晶體管12被連接至第二 P型晶體管13的柵極，第一 P型晶體管11以及第二電源NGND， 并且輸入信號被提供給第一 N型晶體管12的柵極。第二 N型晶體管14被連接至第一 P型 晶體管11的柵極、第二 P型晶體管13和高擊穿電壓逆變器的P型晶體管21的柵極以及第 二電源NGND，并且輸入信號被提供給晶體管14的柵極。高擊穿電壓逆變器的P型晶體管21被連接在第一電源NVDD3和第三開關(guān)SW3的 柵極之間。高擊穿電壓逆變器的N型晶體管22被連接在第三開關(guān)SW3的輸入(高擊穿電 壓P型晶體管的柵極)和第二電源NGND之間。因此，高擊穿電壓逆變器的輸出被連接至第 三開關(guān)SW3的輸入。要求第三開關(guān)SW3的高擊穿電壓P型晶體管具有高擊穿電壓(近似地60V至100V) 和高電流容量(近似地幾A至10A)。例如，如果由于對在用于檢查第三開關(guān)SW3的特性的 步驟中的檢查設(shè)備的限制，充分的電流不可以流動，所以缺陷的檢測率被降低。圖9A示出當(dāng)圖8中的第三開關(guān)SW3包括單個高擊穿電壓P型晶體管時的缺陷的 檢測率。在這樣的情況下，高擊穿電壓P型晶體管的電流大于由檢查設(shè)備的限制定義的電 流并且缺陷的檢測率被降低。圖9B示出當(dāng)圖8中的第三開關(guān)SW3包括并聯(lián)的兩個高擊穿 電壓P型晶體管時的缺陷的檢測率。在這樣的情況下，通過并聯(lián)地布置多個高擊穿電壓P 型晶體管而分散電流容量。因此，流過高擊穿電壓P型晶體管的電流處于通過檢查設(shè)備的 限制定義的電流內(nèi)，因此缺陷的檢測率沒有被降低。如稍后所述，在根據(jù)本發(fā)明的本實施例的電平移位輸出電路中，通過并聯(lián)地布置 多個高擊穿電壓P型晶體管作為第三開關(guān)SW3而分散電流容量。在這樣的情況下，在專利文 獻(xiàn)1中，電平移位輸出電路包括多個電平移位器、多個高擊穿電壓逆變器以及多個開關(guān)(高 擊穿電壓P型晶體管)。然而，在本發(fā)明中，電平移位輸出電路包括單一電平移位器、多個高 擊穿電壓逆變器以及多個開關(guān)(高擊穿電壓P型晶體管)。因此，在本發(fā)明中，與傳統(tǒng)的技 術(shù)相比較，不存在由于電平移位器引起的面積的增加。沒有增加電平移位器中消耗的電力。 在下文中，將會詳細(xì)地描述實現(xiàn)此效果的電平移位輸出電路。圖10和圖12圖示圖5中的電力回收電路30中的電平移位輸出電路33的構(gòu)造作 為根據(jù)本發(fā)明的本實施例的電平移位輸出電路。如上所述，電平移位輸出電路33被連接至輸入信號處理電路31。輸入信號處理 電路31被連接在基準(zhǔn)電源NVDD和第二電源NGND之間。基準(zhǔn)電源NVDD提供低于第一電壓 VDD3和高于第二電壓GND的基準(zhǔn)電壓VDD。輸入信號處理電路31使用基準(zhǔn)電壓VDD作為 電源。如上所述，電平移位輸出電路33包括電平移位控制電路32和第三開關(guān)SW3。第三 開關(guān)SW3包括多個高擊穿電壓P型晶體管60-1至60-z (z表示等于或者大于2的整數(shù))。 多個高擊穿電壓P型晶體管60-1至60-z被連接在第一電源NVDD3和第二電源輸出節(jié)點 NVDD2之間。
電平移位控制電路32包括電平移位器40和多個高擊穿電壓逆變器50-1至50_z。 電平移位器40和多個高擊穿電壓逆變器50-1至50-z被連接在第一電源NVDD3和第二電 源NGND之間。電平移位器40包括第一 P型晶體管41、第一 N型晶體管42、第二 P型晶體管43 以及第二 N型晶體管44。多個高擊穿電壓逆變器50-1至50-z中的每一個包括P型晶體管 51和N型晶體管52。第一 P型晶體管41和第二 P型晶體管43被連接至第一電源NVDD3。第一 N型晶 體管42被連接至第一 P型晶體管41和第二電源NGND并且輸入信號處理電路31被連接至 晶體管42的柵極。第二 P型晶體管43的柵極被連接至第一 P型晶體管41和第一 N型晶 體管42之間的節(jié)點。第二 N型晶體管44被連接至第二 P型晶體管43和第二電源NGND，并 且輸入信號處理電路31被連接至晶體管44的柵極。多個高擊穿電壓逆變器50-1至50-z 中的每一個中的P型晶體管51的柵極和N型晶體管52的柵極被連接至第一 P型晶體管41 的柵極以及第二 P型晶體管43和第二 N型晶體管44之間的節(jié)點。多個高擊穿電壓逆變器50-1至50-z中的P型晶體管51分別被連接至第一電源 NVDD3和多個高擊穿電壓P型晶體管60-1至60_z的柵極。多個高擊穿電壓逆變器50_1至 50-z中的N型晶體管52分別被連接至多個高擊穿電壓P型晶體管60-1至60_z的柵極和 第二電源NGND。因此，多個高擊穿電壓逆變器50-1至50-z的輸出分別被連接至多個高擊 穿電壓P型晶體管60-1至60-z的柵極。圖10示出ζ是2的情況。圖12示出ζ是3的情況。在下文中，將會通過將ζ是 2的情況作為示例描述高擊穿電壓晶體管控制電路34的操作。圖IlA圖示根據(jù)本發(fā)明的本實施例的電平移位輸出電路33在第一模式下的操作。在第一模式下的第一時段Tl、第二時段Τ2以及第四時段Τ4中，輸入信號處理電 路31將第一輸入信號Sinl “L”輸出到電平移位器40的第一 N型晶體管42的柵極，將第 二輸入信號Sinl “H”輸出到電平移位器40的第二 N型晶體管44的柵極，并且將第一控制 信號Sctrl “L”輸出到多個高擊穿電壓逆變器50-1至50-2中的每一個中的N型晶體管52 的柵極。在這樣的情況下，電平移位器40響應(yīng)于第一輸入信號Sinl “L”將第一輸出信號 “L”輸出到多個高擊穿電壓逆變器50-1至50-2中的P型晶體管51的柵極。多個高擊穿電壓逆變器50-1至50-2響應(yīng)于來自于電平移位器40的第一輸出信 號“L”和第一控制信號Sctrl “L”輸出第三輸出信號“H”。第三輸出信號“H”被輸出作為 來自于電平移位控制電路32的輸出信號并且對應(yīng)于上述的第二導(dǎo)通控制信號“H”。響應(yīng)于來自于多個高擊穿電壓逆變器50-1至50-2的第三輸出信號“H”分別截至 多個高擊穿電壓P型晶體管60-1至60-2。圖IlB示出根據(jù)本發(fā)明的實施例的電平移位輸出電路33在第二模式下的操作。在第三時段Τ3中，輸入信號處理電路31將第二輸入信號Sin2 “H”輸出到電平移 位器40中的第一 N型晶體管42的柵極，將第一輸入信號Sinl “L”輸出到電平移位器40 中的第二 N型晶體管44的柵極，并且將第二控制信號Sctr2 “H”輸出到多個高擊穿電壓逆 變器50-1至50-2中的N型晶體管52的柵極作為第二模式的執(zhí)行。在這樣的情況下，電平移位器40響應(yīng)于第二輸入信號Sin2 “H”將第二輸入信號“H”輸出到多個高擊穿電壓逆變器50-1至50-2中的P型晶體管51的柵極。多個高擊穿 電壓逆變器50-1至50-2響應(yīng)于來自于電平移位器40的第二輸出信號“H”和第二控制信 號Sctr2 “H”輸出具有與第三輸出信號“H”相反的極性的第四輸出信號“L”。第四輸出信 號“L”被輸出作為電平移位控制電路32的輸出信號并且對應(yīng)于上述的第二截止控制信號 “L”。響應(yīng)于來自于多個高擊穿電壓逆變器50-1至50-2的第四輸出信號“L”分別導(dǎo)通 多個高擊穿電壓P型晶體管60-1至60-2，以將第一電壓VDD3輸出到電源輸出節(jié)點NVDD2。在高擊穿電壓P型晶體管60-1至60-2的柵極處存在寄生電容。在第一模式下， 在柵極側(cè)以正的電荷充電高擊穿電壓P型晶體管60-1處的寄生電容Cpl和高擊穿電壓P 型晶體管60-2處的寄生電容Cp2。在此狀態(tài)下，當(dāng)高擊穿電壓逆變器50-1至50-2展現(xiàn) Hi_Z(高阻抗)狀態(tài)時，在基于電荷量和漏電流定義的時間段期間，寄生電容Cpl至Cp2維 持足以保持高擊穿電壓P型晶體管60-1至60-2的截止?fàn)顟B(tài)的正電壓。不言而喻的是，如 果通過高擊穿電壓逆變器50-1至50-2的能力分別放電寄生電容Cpl至Cp2的電荷，在電 平移位輸出電路33的操作中，不應(yīng)存在由于寄生電容Cpl至Cp2引起的任何問題。圖IlC和圖IlD圖示在測試模式下根據(jù)本發(fā)明的實施例的電平移位輸出電路33 的操作。為了測試多個高擊穿電壓P型晶體管60-1至60-2中的每一個，輸入信號處理電 路31在控制部7的控制或者來自于檢查者的指令下設(shè)置測試模式。在測試模式下，輸入信號處理電路31將第二輸入信號Sin2 “H”輸出到電平移位 器40中的第一 N型晶體管42的柵極，并且將第一輸入信號Sinl “L”輸出到電平移位器40 中的第二 N型晶體管44的柵極。這時，輸入信號處理電路31按照從第一逆變器到最后一 個逆變器的順序?qū)⒌诙刂菩盘朣ctr2 “H”輸出到多個高擊穿電壓逆變器50-1至50_2中 的每一個，并且將第一控制信號Sctrl “L”輸出到除了被提供第二控制信號Sctr2 “H”的 高擊穿電壓逆變器50-k(k表示滿足1 < 2的整數(shù))之外的高擊穿電壓逆變器。具體地，在測試模式下，第一模式下的操作被執(zhí)行并且然后第一測試模式被執(zhí)行， 如圖IlC中所示。其后，第一模式被再次執(zhí)行并且然后第二測試模式被執(zhí)行，如圖IlD中所示。在第一測試模式下，輸入信號處理電路31將第二輸入信號Sin2“H”輸出到電平移 位器40中的第一 N型晶體管42的柵極，并且將第一輸入信號Sinl “L”輸出到電平移位器 40中的第二 N型晶體管44的柵極。這時，輸入信號處理電路31將第二控制信號Sctr2“H” 輸出到高擊穿電壓逆變器50-1并且將第一控制信號Sctrl “L”輸出到高擊穿電壓逆變器 50-2。在第二測試模式下，輸入信號處理電路31將第二輸入信號Sin2“H”輸出到電平移 位器40中的第一 N型晶體管42的柵極，并且將第一輸入信號Sinl “L”輸出到電平移位器 40中的第二 N型晶體管44的柵極。這時，輸入信號處理電路31將第一控制信號Sctr 1“L” 輸出到高擊穿電壓逆變器50-1并且將第二控制信號Sctr2 “H”輸出到高擊穿電壓逆變器 50-2。在這里，在第一測試模式或者第二測試模式立即之前執(zhí)行第一模式中的操作，并 且被提供給高擊穿電壓P型晶體管60-1至60-2的柵極的信號被設(shè)置為高電平，從而充 電寄生電容Cpl至Cp2。接下來，要被提供給高擊穿電壓逆變器50-1至50-2中的N型晶體管52和電平移位器40的控制信號被從第一控制信號Sctrl “L”反轉(zhuǎn)為第二控制信號 Sctr2 “H”，從而第一測試模式或者第二測試模式被設(shè)置。這時，高擊穿電壓逆變器(例如， 高擊穿電壓逆變器50-2)的輸出被設(shè)置為高阻抗(Hi-Z)狀態(tài)，并且第一控制信號Sctr 1“L” 被提供給高擊穿電壓逆變器50-1至50-2當(dāng)中的上述逆變器的N型晶體管52。然而，由于 在高擊穿電壓P型晶體管(在這樣的情況下，高擊穿電壓P型晶體管60-2)的柵極處的寄生 電容(在這樣的情況下，寄生電容Cp2)中積累的電荷，在基于寄生電容和漏電阻的關(guān)系定 義的時間段內(nèi)，被提供給高擊穿電壓P型晶體管60-2的柵極的控制信號被維持在高電平， 使得高擊穿電壓P型晶體管60-2的截止?fàn)顟B(tài)被維持。參考上面的描述，在根據(jù)本發(fā)明的本實施例的電平移位輸出電路33中，布置并聯(lián) 的多個高擊穿電壓P型晶體管60-1至60-z作為第三開關(guān)SW3，以分散電流容量。在這樣的 情況下，在傳統(tǒng)的示例中，電平移位輸出電路包括多個電平移位器、多個高擊穿電壓逆變器 以及多個開關(guān)(高擊穿電壓P型晶體管)。然而，在本實施例中，電平移位輸出電路包括單 個電平移位器40、多個高擊穿電壓逆變器50-1至50-z以及多個開關(guān)(高擊穿電壓P型晶 體管60-1至60-z)。因此，在本發(fā)明中，與傳統(tǒng)的示例相比較，沒有由于電平移位器引起的 面積的增加。另外，在根據(jù)本發(fā)明的本實施例的電平移位輸出電路33中，因為沒有由于電平移 位器引起的芯片面積的增加，電平移位器消耗的電力沒有增加。在傳統(tǒng)的示例中，由于電平 移位器的數(shù)量增加，即使高擊穿電壓P型晶體管的電流容量被分散，電力消耗量也增加。在 電力回收中這是致命的問題。本發(fā)明能夠避免此問題。另外，在根據(jù)本發(fā)明的本實施例的電平移位輸出電路33中，由于通過輸入信號處 理電路31能夠獨立地控制N型晶體管，所以在測試模式下能夠以高的可靠性執(zhí)行高擊穿電 壓P型晶體管60-1至60-z的測試。在這里，根據(jù)本發(fā)明的本實施例的電平移位輸出電路33能夠被應(yīng)用于高擊穿電 壓輸出緩沖器電路。重復(fù)上述的描述在這里被省略。在這樣的情況下，如圖13中所示，根據(jù)本發(fā)明的本實施例的電平移位輸出電路33 進(jìn)一步包括用于緩沖器的N型晶體管70。N型晶體管70被連接在多個高擊穿電壓P型晶 體管60-1至60-z和第二電源NGND之間。假定替代上述第一電源NVDD3，第一電源是與上述電源輸出節(jié)點NVDD2相對應(yīng)的 電源NVDD2。假定替代上述第一電壓VDD3，第一電壓是電壓NVDD2。假定替代上述電源輸 出節(jié)點NVDD2，電源輸出節(jié)點是數(shù)據(jù)輸出節(jié)點OUT。在這樣的情況下，電平移位器40被連接 在第一電源NVDD2和第二電源NGND之間。第一電源NVDD2提供高于基準(zhǔn)電壓VDD的電壓 VDD2。多個高擊穿電壓逆變器50-1至50-z被連接在第一電源NVDD2和第二電源NGND之 間。多個高擊穿電壓P型晶體管60-1至60-z被連接在第一電源NVDD2和電源輸出節(jié)點 OUT之間。在第一模式下，響應(yīng)于來自于輸入信號處理電路31的第三輸入信號“H”而導(dǎo)通N 型晶體管70。第三輸入信號是處于高電平。其它的特征與前述的實施例的相同。在第二模式下，如果當(dāng)N型晶體管70被截止時來自于多個高擊穿電壓逆變器50-1 至50-z的第四輸出信號“L”分別被提供給多個高擊穿電壓P型晶體管60-1至60-z，多個 高擊穿電壓P型晶體管60-1至60-z將第一電壓VDD2提供給電源輸出節(jié)點OUT。其它的特征與前述實施例的相同。另外，在測試模式下，其它的特征與上面的實施例的相同。如上所述，多個高擊穿電壓P型晶體管60-1至60-z和用于緩沖器的N型晶體管 70能夠被用作高擊穿電壓緩沖器電路。盡管結(jié)合數(shù)個實施例在上面已經(jīng)描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員來說顯然 的是，僅為示出本發(fā)明而提供這些實施例，并且不應(yīng)依賴這些實施例在限制的意義上解釋 權(quán)利要求。
權(quán)利要求
1.一種電平移位輸出電路，包括電平移位器，所述電平移位器被連接在提供第一電壓的第一電源和提供低于所述第 一電壓的第二電壓的第二電源之間，并且被構(gòu)造為響應(yīng)于第一輸入信號而輸出第一輸出信 號，并且響應(yīng)于與所述第一輸入信號互補(bǔ)的第二輸入信號而輸出與所述第一輸出信號互補(bǔ) 的第二輸出信號；多個高擊穿電壓逆變器，所述多個高擊穿電壓逆變器被連接在所述第一電源和所述第 二電源之間，并且被構(gòu)造為響應(yīng)于第一控制信號和來自于所述電平移位器的所述第一輸出 信號而輸出第三輸出信號，并且響應(yīng)于與所述第一控制信號互補(bǔ)的第二控制信號和來自于 所述電平移位器的所述第二輸出信號而輸出與所述第三輸出信號互補(bǔ)的第四輸出信號；以 及多個P型晶體管，所述多個P型晶體管被連接在所述第一電源和電源輸出節(jié)點之間，并 且被構(gòu)造為響應(yīng)于來自于所述多個高擊穿電壓逆變器的所述第四輸出信號而將所述第一 電壓分別提供給所述電源輸出節(jié)點。
2.根據(jù)權(quán)利要求1所述的電平移位輸出電路，其中所述多個高擊穿電壓逆變器的輸出 分別與所述多個高擊穿電壓晶體管的柵極相連接，并且其中，響應(yīng)于來自于所述多個高擊穿電壓逆變器的所述第三輸出信號而分別截止所述 多個高擊穿電壓P型晶體管，并且響應(yīng)于來自于所述多個高擊穿電壓逆變器的所述第四輸 出信號而分別導(dǎo)通所述多個高擊穿電壓P型晶體管以將所述第一電壓提供給所述電源輸 出節(jié)點。
3.根據(jù)權(quán)利要求2所述的電平移位輸出電路，其中所述多個高擊穿電壓逆變器中的每 一個包括P型晶體管和N型晶體管，其中，所述多個高擊穿電壓逆變器中的每一個的所述P型晶體管被連接在所述第一電 源和所述多個高擊穿電壓P型晶體管的相應(yīng)一個的柵極之間，并且所述第一輸出信號或者 所述第二輸出信號被從所述電平移位器提供給所述P型晶體管的柵極，其中，所述多個高擊穿電壓逆變器中的每一個的所述N型晶體管被連接在所述第二電 源和所述多個高擊穿電壓P型晶體管的相應(yīng)一個的柵極之間，并且所述第一控制信號或者 所述第二控制信號被提供給所述N型晶體管的柵極，并且其中，所述第一輸出信號和所述第一控制信號處于低電平，并且所述第二輸出信號和 所述第二控制信號處于高電平。
4.根據(jù)權(quán)利要求3所述的電平移位輸出電路，其中所述電平移位器包括第一 P型晶體管，所述第一 P型晶體管與所述第一電源相連接；第二 P型晶體管，所述第二 P型晶體管與所述第一電源相連接；第一 N型晶體管，所述第一 N型晶體管被連接在所述第一 P型晶體管和所述第二電源 之間，并且具有被提供有所述第一輸入信號或者所述第二輸入信號的柵極；以及第二 N型晶體管，所述第二 N型晶體管被連接在所述第二 P型晶體管和所述第二電源 之間，并且具有被提供有所述第二輸入信號或者所述第一輸入信號的柵極；并且其中，所述第二 P型晶體管的柵極與在所述第一 P型晶體管和所述第一 N型晶體管之 間的節(jié)點相連接，并且所述第一 P型晶體管的柵極和所述多個高擊穿電壓逆變器的所述P 型晶體管的柵極與在所述第二 P型晶體管和所述第二 N型晶體管之間的節(jié)點相連接。
5.根據(jù)權(quán)利要求1至4中的任何一項所述的電平移位輸出電路，進(jìn)一步包括緩沖器N型晶體管，所述緩沖器N型晶體管被連接在所述多個高擊穿電壓P型晶體管和所述第二電源之間并且響應(yīng)于所述第三輸入信號而被導(dǎo)通，其中所述多個高擊穿電壓P型晶體管和所述緩沖器N型晶體管被用作高擊穿電壓緩沖 器，并且其中，當(dāng)在所述緩沖器N型晶體管被截止的狀態(tài)下從所述多個高擊穿電壓逆變器分別 提供所述第四輸出信號時，所述多個高擊穿電壓P型晶體管將所述第一電壓提供給所述電 源輸出節(jié)點。
6.一種高擊穿電壓晶體管控制電路，包括電平移位輸出電路，所述電平移位輸出電路包括電平移位器，所述電平移位器被連接在提供第一電壓的第一電源和提供低于所述第 一電壓的第二電壓的第二電源之間，并且被構(gòu)造為響應(yīng)于第一輸入信號而輸出第一輸出信 號，并且響應(yīng)于與所述第一輸入信號互補(bǔ)的第二輸入信號而輸出與所述第一輸出信號互補(bǔ) 的第二輸出信號；多個高擊穿電壓逆變器，所述多個高擊穿電壓逆變器被連接在所述第一電源和所述第 二電源之間，并且被構(gòu)造為響應(yīng)于第一控制信號和來自于所述電平移位器的所述第一輸出 信號而輸出第三輸出信號，并且響應(yīng)于與所述第一控制信號互補(bǔ)的第二控制信號和來自于 所述電平移位器的所述第二輸出信號而輸出與所述第三輸出信號互補(bǔ)的第四輸出信號；以 及多個P型晶體管，所述多個P型晶體管被連接在所述第一電源和電源輸出節(jié)點之間，并 且被構(gòu)造為響應(yīng)于來自于所述多個高擊穿電壓逆變器的所述第四輸出信號而將所述第一 電壓分別提供給所述電源輸出節(jié)點；禾口輸入信號處理電路，所述輸入信號處理電路被構(gòu)造為在第一模式下執(zhí)行處理，以將所 述第一輸入信號輸出到所述電平移位輸出電路中的所述電平移位器，并且將所述第一控制 信號輸出到所述電平移位輸出電路中的所述多個高擊穿電壓逆變器，并且在第二模式下執(zhí) 行處理，以將所述第二輸入信號輸出到所述電平移位器，并且將所述第二控制信號輸出到 所述多個高擊穿電壓逆變器。
7.根據(jù)權(quán)利要求6所述的高擊穿電壓晶體管控制電路，其中當(dāng)所述多個高擊穿電壓P 型晶體管中的每一個被測試時，所述輸入信號處理電路在所述第一模式之后在測試模式下 執(zhí)行處理，并且所述輸入信號處理電路在所述測試模式下執(zhí)行處理，以將所述第二輸入信號輸出到所 述電平移位器，按照順序?qū)⑺龅诙刂菩盘栞敵龅剿龆鄠€高擊穿電壓逆變器中的第一 至最后一個中的每一個，并且將所述第一控制信號輸出到除了被提供所述第二控制信號的 所述高擊穿電壓逆變器之外的所述多個高擊穿電壓逆變器。
8.一種電力回收電路，包括電平移位輸出電路，所述電平移位輸出電路包括電平移位器，所述電平移位器被連接在提供第一電壓的第一電源和提供低于所述第 一電壓的第二電壓的第二電源之間，并且被構(gòu)造為響應(yīng)于第一輸入信號而輸出第一輸出信號，并且響應(yīng)于與所述第一輸入信號互補(bǔ)的第二輸入信號而輸出與所述第一輸出信號互補(bǔ) 的第二輸出信號；多個高擊穿電壓逆變器，所述多個高擊穿電壓逆變器被連接在所述第一電源和所述第 二電源之間，并且被構(gòu)造為響應(yīng)于第一控制信號和來自于所述電平移位器的所述第一輸出 信號而輸出第三輸出信號，并且響應(yīng)于與所述第一控制信號互補(bǔ)的第二控制信號和來自于 所述電平移位器的所述第二輸出信號而輸出與所述第三輸出信號互補(bǔ)的第四輸出信號；以 及多個P型晶體管，所述多個P型晶體管被連接在所述第一電源和電源輸出節(jié)點之間，并 且被構(gòu)造為響應(yīng)于來自于所述多個高擊穿電壓逆變器的所述第四輸出信號而將所述第一 電壓分別提供給所述電源輸出節(jié)點；電力回收電容元件，所述電力回收電容元件被連接在第一節(jié)點和所述第二電源之間； 電感元件，所述電感元件被連接在第二節(jié)點和所述電源輸出節(jié)點之間； 第一二極管，所述第一二極管具有陽極和與所述第二節(jié)點相連接的陰極； 第二二極管，所述第二二極管具有陰極和與所述第二節(jié)點相連接的陽極； 第一開關(guān)，所述第一開關(guān)被連接在所述電源輸出節(jié)點和所述第二電源之間； 第二開關(guān)，所述第二開關(guān)被連接在所述第一節(jié)點和所述第一二極管的所述陽極之間； 第三開關(guān)，所述第三開關(guān)被連接在所述第一電源和所述電源輸出節(jié)點之間，作為所述 電平移位輸出電路中的所述多個高擊穿電壓P型晶體管；第四開關(guān)，所述第四開關(guān)被連接在所述第一節(jié)點和所述第二二極管的所述陰極之間；以及輸入信號處理電路，所述輸入信號處理電路與所述第一至第四開關(guān)相連接并且被構(gòu)造 為按照此順序?qū)ㄋ龅谝恢恋谒拈_關(guān)，其中被提供給所述電源輸出節(jié)點的電壓被用作高擊穿電壓緩沖器的電源電壓，并且電 容元件通過數(shù)據(jù)電極與所述高擊穿電壓緩沖器的輸出相連接，其中當(dāng)所述第一開關(guān)被導(dǎo)通時，被積累在所述電容元件中的電荷被放電， 其中當(dāng)所述第二開關(guān)被導(dǎo)通時，被積累在所述電力回收電容元件中的電荷通過所述第 二開關(guān)、所述第一二極管、所述電感元件、所述電源輸出節(jié)點、以及所述高擊穿電壓緩沖器 被提供給所述電容元件，其中當(dāng)所述第三開關(guān)被導(dǎo)通時，所述第一電壓被提供給所述電源輸出節(jié)點，并且 其中當(dāng)所述第四開關(guān)被導(dǎo)通時，通過所述高擊穿電壓緩沖器、所述電源輸出節(jié)點、所述 電感元件、所述第二二極管、所述第四開關(guān)由所述電力回收電容元件積累在所述電容元件 中積累的電荷。
9.根據(jù)權(quán)利要求8所述的電力回收電路，其中，當(dāng)所述第三開關(guān)被截止時，所述輸入信 號處理電路在第一模式下執(zhí)行處理，以將所述第一輸入信號輸出到所述電平移位輸出電路 中的所述電平移位器，并且將所述第一控制信號輸出到所述電平移位輸出電路中的所述多 個高擊穿電壓逆變器，并且當(dāng)所述第三開關(guān)被導(dǎo)通時，所述輸入信號處理電路在第二模式 下執(zhí)行處理，以將所述第二輸入信號輸出到所述電平移位器，并且將所述第二控制信號輸 出到所述多個高擊穿電壓逆變器。
10.根據(jù)權(quán)利要求9所述的電力回收電路，其中所述第一、第二、以及第四開關(guān)響應(yīng)于導(dǎo)通控制信號而被導(dǎo)通并且響應(yīng)于截止控制信號而被截止，并且 其中所述輸入信號處理電路在第一時段中，在所述第一模式下執(zhí)行處理，以將所述導(dǎo)通控制信號輸出到所述第一 開關(guān)，將所述截止控制信號輸出到所述第二和第四開關(guān)，并且截止所述第三開關(guān)，在所述第一時段之后的第二時段中，在所述第一模式下執(zhí)行處理，以將所述導(dǎo)通控制 信號輸出到所述第二開關(guān)，并且將所述截止控制信號輸出到所述第一和第四開關(guān)，在所述第二時段之后的第三時段中，在所述第二模式下執(zhí)行處理，以將所述截止控制 信號輸出到所述第一、第二和第四開關(guān)，并且導(dǎo)通所述第三開關(guān)，并且在所述第三時段之后的第四時段中，在所述第一模式下執(zhí)行處理，以將所述導(dǎo)通控制 信號輸出到所述第四開關(guān)，并且將所述截止控制信號輸出到所述第一和第二開關(guān)。
11.根據(jù)權(quán)利要求8至10中的任何一項所述的電力回收電路，其中所述第一、第二、以 及第四開關(guān)是N型晶體管。
12.根據(jù)權(quán)利要求8至10中的任何一項所述的電力回收電路，其中當(dāng)測試作為所述第 三開關(guān)的所述多個高擊穿電壓P型晶體管中的每一個時，所述輸入信號處理電路在所述第 一模式之后在測試模式下執(zhí)行處理，并且其中所述輸入信號處理電路在所述測試模式下執(zhí)行處理，以將所述第二輸入信號輸出 到所述電平移位輸出電路中的所述電平移位器，按照從所述多個高擊穿電壓逆變器中的第 一逆變器到最后一個逆變器的順序?qū)⑺龅诙刂菩盘栞敵龅剿鲭娖揭莆惠敵鲭娐分?的所述多個高擊穿電壓逆變器，并且將所述第一控制信號輸出到除了提供所述第二控制信 號的所述多個高擊穿電壓逆變器中的一個之外的所述多個高擊穿電壓逆變器。
13.一種等離子體顯示設(shè)備，包括多個掃描電極和多個維持電極的多對放電電極；多個數(shù)據(jù)電極，所述多個數(shù)據(jù)電極被提供為與所述多對放電電極相對，以形成多個顯 示單元作為在所述多對放電電極和所述多個數(shù)據(jù)電極的交叉點處的多個電容元件； 掃描驅(qū)動器，所述掃描驅(qū)動器被構(gòu)造為驅(qū)動所述多個掃描電極； 維持驅(qū)動器，所述維持驅(qū)動器被構(gòu)造為驅(qū)動所述多個維持電極； 數(shù)據(jù)驅(qū)動器，所述數(shù)據(jù)驅(qū)動器被構(gòu)造為驅(qū)動所述多個數(shù)據(jù)電極； 電力回收電路，所述電力回收電路包括 電平移位輸出電路，所述電平移位輸出電路包括電平移位器，所述電平移位器被連接在提供第一電壓的第一電源和提供低于所述第 一電壓的第二電壓的第二電源之間，并且被構(gòu)造為響應(yīng)于第一輸入信號而輸出第一輸出信 號，并且響應(yīng)于與所述第一輸入信號互補(bǔ)的第二輸入信號而輸出與所述第一輸出信號互補(bǔ) 的第二輸出信號；多個高擊穿電壓逆變器，所述多個高擊穿電壓逆變器被連接在所述第一電源和所述第 二電源之間，并且被構(gòu)造為響應(yīng)于第一控制信號和來自于所述電平移位器的所述第一輸出 信號而輸出第三輸出信號，并且響應(yīng)于與所述第一控制信號互補(bǔ)的第二控制信號和來自于 所述電平移位器的所述第二輸出信號而輸出與所述第三輸出信號互補(bǔ)的第四輸出信號；以 及多個P型晶體管，所述多個P型晶體管被連接在所述第一電源和電源輸出節(jié)點之間，并且被構(gòu)造為響應(yīng)于來自于所述多個高擊穿電壓逆變器的所述第四輸出信號而將所述第一 電壓分別提供給所述電源輸出節(jié)點；電力回收電容元件，所述電力回收電容元件被連接在第一節(jié)點和所述第二電源之間； 電感元件，所述電感元件被連接在第二節(jié)點和所述電源輸出節(jié)點之間； 第一二極管，所述第一二極管具有陽極和與所述第二節(jié)點相連接的陰極； 第二二極管，所述第二二極管具有陰極和與所述第二節(jié)點相連接的陽極； 第一開關(guān)，所述第一開關(guān)被連接在所述電源輸出節(jié)點和所述第二電源之間； 第二開關(guān)，所述第二開關(guān)被連接在所述第一節(jié)點和所述第一二極管的所述陽極之間； 第三開關(guān)，所述第三開關(guān)被連接在所述第一電源和所述電源輸出節(jié)點之間，作為所述 電平移位輸出電路中的所述多個高擊穿電壓P型晶體管；第四開關(guān)，所述第四開關(guān)被連接在所述第一節(jié)點和所述第二二極管的所述陰極之間；以及輸入信號處理電路，所述輸入信號處理電路與所述第一至第四開關(guān)相連接并且被構(gòu)造 為按照此順序?qū)ㄋ龅谝恢恋谒拈_關(guān)，其中被提供給所述電源輸出節(jié)點的電壓被用作高擊穿電壓緩沖器的電源電壓，并且電 容元件通過數(shù)據(jù)電極與所述高擊穿電壓緩沖器的輸出相連接，其中當(dāng)所述第一開關(guān)被導(dǎo)通時，被積累在所述電容元件中的電荷被放電， 其中當(dāng)所述第二開關(guān)被導(dǎo)通時，被積累在所述電力回收電容元件中的電荷通過所述第 二開關(guān)、所述第一二極管、所述電感元件、所述電源輸出節(jié)點、以及所述高擊穿電壓緩沖器 被提供給所述電容元件，其中當(dāng)所述第三開關(guān)被導(dǎo)通時，所述第一電壓被提供給所述電源輸出節(jié)點，并且 其中當(dāng)所述第四開關(guān)被導(dǎo)通時，通過所述高擊穿電壓緩沖器、所述電源輸出節(jié)點、所述 電感元件、所述第二二極管、所述第四開關(guān)由所述電力回收電容元件積累在所述電容元件 中積累的電荷，其中所述數(shù)據(jù)驅(qū)動器包括輸出控制電路，所述輸出控制電路被構(gòu)造為在地址時段將視頻圖像轉(zhuǎn)換為數(shù)據(jù)脈沖電壓；多個電平移位電路，所述多個電平移位電路被提供分別用于所述多個數(shù)據(jù)電極以將所 述數(shù)據(jù)脈沖電壓的電壓電平轉(zhuǎn)換為所述多個顯示單元中的寫入電平；以及多個高擊穿電壓緩沖器，所述多個高擊穿電壓緩沖器被提供分別用于所述多個數(shù)據(jù)電 極以將來自于所述多個電平移位電路的所述數(shù)據(jù)脈沖電壓輸出到所述多個數(shù)據(jù)電極，并且 其中所述電力回收電路的輸出被用于所述多個電平移位電路和所述多個高擊穿電壓 緩沖器的電力。
14.根據(jù)權(quán)利要求13所述的等離子體顯示設(shè)備，進(jìn)一步包括控制部， 其中所述控制部在重置時段中，控制所述維持驅(qū)動器和所述掃描驅(qū)動器以將電壓提供給所述多個維持 電極和所述多個掃描電極使得調(diào)節(jié)在維持放電被執(zhí)行時在所述多個維持電極和所述多個 掃描電極之間積累的電荷，在所述重置時段之后的地址時段中，控制所述維持驅(qū)動器、所述掃描驅(qū)動器、以及所述數(shù)據(jù)驅(qū)動器以將電壓提供給所述多個維持電極和所述多個掃描電極，使得在所述多個數(shù)據(jù) 電極和所述多個掃描電極之間執(zhí)行寫入放電以將圖像數(shù)據(jù)寫入所述顯示單元，并且在所述地址時段之后的維持時段中，控制所述維持驅(qū)動器和所述掃描驅(qū)動器以將電壓 提供給所述多個維持電極和所述多個掃描電極，使得在所述多個維持電極和所述多個掃描 電極之間執(zhí)行維持放電以從執(zhí)行寫入放電的所述顯示單元放射光。
15.根據(jù)權(quán)利要求13或者14所述的等離子體顯示設(shè)備，其中所述控制部 在所述地址時段中，控制所述維持驅(qū)動器以將第一設(shè)置電壓提供給所述多個維持電極，控制所述掃描驅(qū)動器以在提供高于第二電壓的第二設(shè)置電壓之后，按照從所述多個掃 描電極中的第一個到最后一個的順序?qū)乃龅诙O(shè)置電壓下降到所述第二電壓的掃描 脈沖電壓提供給所述多個掃描電極，并且控制所述數(shù)據(jù)驅(qū)動器以將響應(yīng)于所述視頻數(shù)據(jù)的所述數(shù)據(jù)脈沖電壓提供給所述多個 數(shù)據(jù)電極。
全文摘要
本發(fā)明涉及電平移位輸出電路和使用其的等離子體顯示設(shè)備。電平移位輸出電路包括電平移位器，被連接在提供第一電壓的第一電源和提供低于第一電壓的第二電壓的第二電源之間，并且響應(yīng)于第一輸入信號輸出第一輸出信號，并且響應(yīng)于與第一輸入信號互補(bǔ)的第二輸入信號輸出與第一輸出信號互補(bǔ)的第二輸出信號。多個高擊穿電壓逆變器被連接在第一電源和第二電源之間，并且響應(yīng)于第一控制信號和第一輸出信號輸出第三輸出信號，并且響應(yīng)于與第一控制信號互補(bǔ)的第二控制信號和第二輸出信號輸出與第三輸出信號互補(bǔ)的第四輸出信號。多個P型晶體管被連接在第一電源和電源輸出節(jié)點之間，并且響應(yīng)于第四輸出信號將第一電壓分別提供給電源輸出節(jié)點。
文檔編號G09G3/28GK101997537SQ20101024333
公開日2011年3月30日 申請日期2010年7月30日 優(yōu)先權(quán)日2009年8月11日
發(fā)明者高杉一成 申請人:瑞薩電子株式會社