專利名稱：差分放大器電路、使用其的數(shù)據(jù)線驅(qū)動器及液晶顯示設備的制作方法
技術(shù)領域：
本發(fā)明涉及差分放大器電路、使用差分放大器電路的數(shù)據(jù)線驅(qū)動器、以及液晶顯 示設備。
背景技術(shù)：
在用于驅(qū)動液晶顯示面板的數(shù)據(jù)線(即，信號線)的數(shù)據(jù)線驅(qū)動器的輸出級中通 常使用差分放大器電路。這是因為被設置在液晶顯示面板中的數(shù)據(jù)線在長度上長并且具有 大的寄生電容，并且因此要求大的驅(qū)動功率用于驅(qū)動數(shù)據(jù)線。更加典型地，包括差分放大器 的電壓跟隨器被設置在輸出級中使得通過電壓跟隨器驅(qū)動數(shù)據(jù)線。在許多的情況下，被設置在數(shù)據(jù)線驅(qū)動器的輸出級中的差分放大器電路被構(gòu)造以 適應軌對軌操作。換言之，以輸入和輸出電壓的容許范圍的下限盡可能地接近于接地電壓 并且其容許范圍的上限盡可能地接近于電源電壓的方式構(gòu)造差分放大器電路。此要求對在 低電源電壓的情況下延伸操作電壓范圍是尤其重要的。在實現(xiàn)軌對軌操作中要被考慮的技術(shù)方面之一是包括(增強型)NMOS晶體管(在 下文中被稱為“NM0S晶體管對”)的差分對和包括PMOS晶體管(在下文中被稱為“PMOS晶 體管對”)的差分對的操作電壓范圍。NMOS晶體管對適應于等于或者高于NMOS晶體管的閾 值電壓Vtn并且等于或者低于電源電壓Vdd的輸入電壓。然而，PMOS晶體管對適應于等于或 者高于接地電壓VSS并且等于或者低于(Vdd-Vtp)的輸入電壓，其中Vtp是PMOS晶體管的閾 值電壓?？紤]晶體管差分對的此種特性，執(zhí)行軌對軌操作的差分放大器電路被構(gòu)造為包括 NMOS晶體管對和PMOS晶體管對。例如，在專利文獻1中公布像這樣的差分放大器。圖1是示出在專利文獻1中公布的差分放大器電路1的構(gòu)造的電路圖。在圖1中， 差分放大器電路101包括NMOS晶體管對102、PM0S晶體管對103、恒流源Isi和IS2、電流鏡 104和105、浮置電流源106、恒流源IS3、PM0S晶體管MP8、NM0S晶體管MN8、以及相位補償電 容器C1和C2。匪OS晶體管對102包括一對匪OS晶體管麗1(11和麗1(12，并且PMOS晶體管對 103包括一對PMOS晶體管MP1和MP2。電流鏡104和105中的每一個是折疊級聯(lián)型電流鏡 (folded-cascode type current mirror)。電流鏡 104 包括 PMOS 晶體管 MP3 至 MP6,并且 電流鏡105包括NMOS晶體管MN3至MN6。偏置電壓V1被提供給PMOS晶體管MP5和MP6,并 且偏置電壓V2被提供給NMOS晶體管MN5和MN6。浮置電流源106包括PMOS晶體管MP7和 NMOS晶體管MN7。偏置電壓V3被提供給PMOS晶體管MP7的柵極，并且偏置電壓V4被提供給 NMOS晶體管MN7的柵極。PMOS晶體管MP8和NMOS晶體管MN8被串聯(lián)地連接在電源線107和 接地線108之間，并且它們用作輸出晶體管。被構(gòu)造如上所述的差分放大器電路1011生成與被提供給正相輸入端子109的輸 入電壓IN+和被提供給反相輸入端子110的輸入電壓IN—之間的差相對應的輸出電壓Vout， 以將其輸出到輸出端子111。由于圖1中的差分放大器電路101包括其輸入級中的NMOS晶 體管對102和PMOS晶體管對103，所以能夠?qū)崿F(xiàn)軌對軌操作。
然而，當圖1中的差分放大器電路101被用作液晶顯示面板的驅(qū)動器時，盡管能夠?qū)崿F(xiàn)軌對軌操作，但是存在加重電源電壓Vdd或者接地電壓Vss附近的電壓范圍的振幅差偏 差的問題。在此，當多個差分放大器電路被設置時振幅差偏差意指用于相同灰階的正驅(qū)動 電壓和負驅(qū)動電壓之間的差(振幅差)的偏差。在專利文獻2中指出此問題。在此專利文 獻2中，由于圖1中的差分放大器電路101被設置有NMOS晶體管對和PMOS晶體管對，所以 推斷，電源電壓Vdd或者接地電壓Vss附近的電壓范圍的振幅差偏差的加重是由于電源電壓 Vdd或者接地電壓Vss附近的電壓范圍和中間電壓范圍之間的電路操作的差(參見專利文獻 2中的段落W125])。具體地，在中間電壓范圍內(nèi)，NMOS晶體管對和PMOS晶體管對進行操 作。然而，在電源電壓Vdd的附近中的電壓范圍中，盡管NMOS晶體管對進行操作，但是PMOS 晶體管對沒有進行操作。同時，在接地電壓Vss的附近中的電壓范圍中，PMOS晶體管對進行 操作，NMOS晶體管對沒有進行操作。這些操作中的切換引起電源電壓Vdd或者接地電壓Vss 的附近中的電壓范圍中的振幅差偏差的增加。在專利文獻2中，作為用于解決電源電壓Vdd或者接地電壓Vss附近的電壓范圍的 振幅差偏差的問題的措施，公開僅使用耗盡型NMOS晶體管的差分對并且折疊型負載電路 進一步被用作有源負載。圖2和圖3是示出在專利文獻2中公布的差分放大器電路IOlA和 IOlB的構(gòu)造的電路圖。圖2中的差分放大器電路IOlA被構(gòu)造為包括NMOS晶體管對102A、 電流鏡104、恒流源Isi至IS3、以及輸出放大器Al。NMOS晶體管對102A包括的一對耗盡型 NMOS晶體管和MN2。在此，通過將圓圈標記添加到普通的NMOS晶體管的符號來描述耗 盡型NMOS晶體管中的每一個。同時，折疊級聯(lián)型電流鏡被用作作為有源負載而作用的電流 鏡104。應注意的是，通過圖2中的附圖標記112來指示用于提供偏置電壓V1的電壓源。 另一方面，圖3中的差分放大器電路IOlB被構(gòu)造為包括NMOS晶體管對102A、電流鏡104、 恒流源Isi至Is3、浮置電流源106、電流鏡105A、PM0S晶體管MP8、以及NMOS晶體管MN8。而 且，在圖3中的電路構(gòu)造中，折疊級聯(lián)型電流鏡被用作電流鏡104。通過圖3中的附圖標記 114和115來分別指示用于提供偏置電壓V3和V4的電壓源。在圖2和圖3中所示的構(gòu)造中，通過使用包括一對耗盡型NMOS晶體管和MN2 的NMOS晶體管對102，輸入電壓的下限能夠采用接地電壓Vss。此外，通過使用折疊級聯(lián)電 流鏡104作為有源負載，即使當輸入電壓處于電源電壓Vdd附近的電壓范圍內(nèi)時，也能夠提 供被要求用于操作NMOS晶體管對102A的耗盡型NMOS晶體管的偏置電壓。因此，在沒有出 現(xiàn)在電路操作中進行切換的情況下，NMOS晶體管對102A在整個電壓范圍內(nèi)進行操作。因 此，根據(jù)圖2和圖3中所示的構(gòu)造中，雖然能夠?qū)崿F(xiàn)軌對軌操作，但是能夠減小電源電壓Vdd 和接地電壓Vss附近的電壓范圍的振幅差偏差。應注意的是，在沒有設置PMOS晶體管對的情況下，耗盡型NMOS晶體管對被設置在 圖2和圖3中的構(gòu)造中的每一個中。專利文獻2中公布的構(gòu)造以如下技術(shù)知識為基礎，即， 考慮到當NMOS晶體管對和PMOS晶體管對都被設置時電路操作中的切換出現(xiàn)的缺陷，僅使 用耗盡型NMOS晶體管對。引用列表[專利文獻1] JP-A-Heisei 6-326529[專利文獻 2] JP 2007-202127A

發(fā)明內(nèi)容
然而，根據(jù)本申請的發(fā)明人的研究，為了實現(xiàn)被實際要求用于驅(qū)動液晶顯示面板 的數(shù)據(jù)線驅(qū)動器的振幅差偏差，圖1至圖3中的任何電路構(gòu)造不是正確的。小的振幅差偏差 被要求用于在數(shù)據(jù)線驅(qū)動器的輸出級中使用的差分放大器電路，特別在中間電壓范圍中。 此要求是由于液晶的特性。從示意性地示出被施加給各個像素的液晶的電壓和像素的亮度 之間的關系的圖4可以理解，被施加的電壓(V)和像素的亮度⑴之間的關系的曲線(在 下文中被稱為“V-T曲線”)具有在被施加的電壓的上下限附近的電壓范圍內(nèi)逐漸的并且在 中間電壓范圍內(nèi)急劇的傾斜。這意味著在中間電壓范圍內(nèi)必須精確地控制被施加的電壓， 即，必須減小差分放大器電路的振幅差偏差。然而，這不意味著在被施加的電壓的上下限附 近的電壓范圍內(nèi)沒有必要減小振幅差偏差。換言之，在圖4中所示的曲線意味著，盡管期待 在整個電壓范圍內(nèi)減小振幅差偏差，但是特別在中間電壓范圍內(nèi)要求減小振幅差偏差。然而，圖1至圖3中所示的構(gòu)造沒有滿足如上所述的要求。在使用如圖1中所示 的NMOS晶體管對102和PMOS晶體管對103的差分放大器電路中，不能夠在電源電壓Vdd和 接地電壓Vss附近的電壓范圍內(nèi)減小振幅差偏差。這是因為，在如上所述的電源電壓Vdd和 接地電壓Vss附近的電壓范圍內(nèi)出現(xiàn)電路操作的切換。然而，在僅使用如圖2和圖3中所示 的包括耗盡型NMOS晶體管的NMOS晶體管對102A的構(gòu)造中，盡管能夠在電源電壓Vdd和接 地電壓Vss附近的電壓范圍內(nèi)減小振幅差偏差，但是不能夠在最重要的中間電壓范圍內(nèi)減 小振幅差偏差。因此，本發(fā)明的目的是為了提供包括差分放大器電路和顯示設備的數(shù)據(jù)線驅(qū)動 器，其中能夠完成用于液晶面板的優(yōu)秀的振幅差偏差特性。在本發(fā)明的方面中，差分放大器電路包括匪OS晶體管對，該NMOS晶體管對與正 相輸入端子和反相輸入端子相連接；PMOS晶體管對，該PMOS晶體管對與正相輸入端子和反 相輸入端子相連接；以及輸出電路部件。PMOS晶體管對包括第一和第二 PMOS晶體管，并且 NMOS晶體管對包括作為其中溝道區(qū)域被沒有P阱地形成在P型襯底中的耗盡型NMOS晶 體管的第一和第二非摻雜型NMOS晶體管。輸出電路部件包括與第一和第二非摻雜型NMOS 晶體管相連接的折疊級聯(lián)型的第一電流鏡，并且響應于來自第一電流鏡的電流而輸出輸出 電壓。在本發(fā)明的另一方面中，數(shù)據(jù)線驅(qū)動器包括D/A(數(shù)字到模擬)轉(zhuǎn)換器，該D/ A(數(shù)字到模擬)轉(zhuǎn)換器被構(gòu)造為輸出與顯示數(shù)據(jù)相對應的灰階電壓；和差分放大器電路， 該差分放大器電路具有與液晶顯示面板的數(shù)據(jù)線相連接的輸出端子，并且具有與灰階電壓 相連接的正相輸入端子和與輸出端子相連接的反相輸入端子。差分放大器電路包括NM0S 晶體管對，該NMOS晶體管對與正相輸入端子和反相輸入端子相連接；PMOS晶體管對，該 PMOS晶體管對與正相輸入端子和反相輸入端子相連接；以及輸出電路部件。PMOS晶體管對 包括第一和第二 PMOS晶體管，并且NMOS晶體管對包括作為其中溝道區(qū)域被沒有P阱地形 成在P型襯底中的耗盡型NMOS晶體管的第一和第二非摻雜型NMOS晶體管。輸出電路部件 包括與第一和第二非摻雜型NMOS晶體管相連接的折疊級聯(lián)型的第一電流鏡，并且響應于 來自第一電流鏡的電流而輸出輸出電壓。在本發(fā)明的又一方面中，液晶顯示設備包括液晶顯示面板；和數(shù)據(jù)線驅(qū)動器，該 數(shù)據(jù)線驅(qū)動器被構(gòu)造為驅(qū)動液晶顯示面板的數(shù)據(jù)線。數(shù)據(jù)線驅(qū)動器包括D/A(數(shù)字到模擬)轉(zhuǎn)換器，該D/A(數(shù)字到模擬)轉(zhuǎn)換器被構(gòu)造為輸出與顯示數(shù)據(jù)相對應的灰階電壓；和差分放大器電路，該差分放大器電路包括與液晶顯示面板的數(shù)據(jù)線相連接的輸出端子，并 且具有與灰階電壓相連接的正相輸入端子和與輸出端子相連接的反相輸入端子。差分放 大器電路包括NM0S晶體管對，該NMOS晶體管對與正相輸入端子和反相輸入端子相連接； PMOS晶體管對，該PMOS晶體管對與正相輸入端子和反相輸入端子相連接；以及輸出電路部 件。PMOS晶體管對包括第一和第二 PMOS晶體管，并且NMOS晶體管對包括作為其中溝道 區(qū)域被沒有P阱地形成在P型襯底中的耗盡型NMOS晶體管的第一和第二非摻雜型NMOS晶 體管。輸出電路部件包括與第一和第二非摻雜型NMOS晶體管相連接的折疊級聯(lián)型的第一 電流鏡，并且響應于來自第一電流鏡的電流而輸出輸出電壓。根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)極好地適合在用于驅(qū)動液晶面板的數(shù)據(jù)線驅(qū)動器中使用的 差分放大器電路的振幅差偏差特性。


結(jié)合附圖，根據(jù)某些示例性實施例的以下描述，本發(fā)明的以上和其它目的、優(yōu)點和 特征將更加明顯，其中圖1是示出傳統(tǒng)的差分放大器電路的構(gòu)造的示例的電路圖；圖2是示出另一傳統(tǒng)的差分放大器電路的構(gòu)造的另一示例的電路圖；圖3是進一步示出另一傳統(tǒng)的差分放大器電路的構(gòu)造的另一示例的電路圖；圖4是示出被施加給液晶顯示面板的像素的液晶的電壓和像素的亮度之間的關 系的圖；圖5是示出根據(jù)本發(fā)明的實施例的差分放大器電路的構(gòu)造的電路圖；圖6示出普通增強型NMOS晶體管和非摻雜型NMOS晶體管的構(gòu)造的截面圖；圖7A是示出典型的差分放大器電路的構(gòu)造的電路圖；圖7B是示出圖1、圖2以及圖5中的差分放大器電路中的輸入級中的互導的圖；圖8A和圖8B是示出普通增強型NMOS晶體管和非摻雜型NMOS晶體管的Pelgrom 圖的圖；圖9A和圖9B是示出圖1和圖5中所示的差分放大器電路的振幅差偏差特性的 圖；圖10是示出被應用有本發(fā)明的差分放大器電路的液晶顯示設備的構(gòu)造的示例的 框圖；圖11是示出被應用有本發(fā)明的差分放大器電路的數(shù)據(jù)線驅(qū)動器的構(gòu)造的示例的 框圖；圖12A是示出本發(fā)明的另一實施例的差分放大器電路的電路圖；圖12B是示出本發(fā)明的又一實施例的差分放大器電路的電路圖；圖13是示出本發(fā)明的又一實施例的差分放大器電路的電路圖；以及圖14是示出本發(fā)明的又一實施例的差分放大器電路的電路圖。
具體實施例方式圖5是示出根據(jù)本發(fā)明的實施例的差分放大器電路1的構(gòu)造的電路圖。差分放大器電路1包括NMOS晶體管對2、PM0S晶體管對3、恒流源Isi和IS2、電流鏡4和5、浮置電流 源6、恒流源IS3、PMOS晶體管MP8、NMOS晶體管MN8、以及相位補償電容器C1和C2。NMOS晶 體管對2、PMOS晶體管對3、恒流源Isi和Is2用作差分放大器電路1的輸入級。同時，電流 鏡4和5、浮置電流源6、恒流源IS3、PM0S晶體管ΜΡ84Π NMOS晶體管MN8用作差分放大器電 路1的輸出電路部件。 具體地，匪OS晶體管2包括一對匪OS晶體管和MN2,并且PMOS晶體管對3包 括一對PMOS晶體管MP1和MP2。NMOS晶體管和MN2將它們的源極共同地連接至恒流源 ISl并且PMOS晶體管MP1和MP2將它們的源極共同地連接至恒流源IS2。恒流源Isi將來自 于NMOS晶體管MN1和MN2的共同地連接的源極的預定的電流提供給接地線。恒流源Is2將 預定的電流提供給PMOS晶體管MP1和MP2的共同地連接的源極。NMOS晶體管和PMOS 晶體管MP1將它們的柵極共同地連接至正相輸入端子9，并且NMOS晶體管MN2和PMOS晶體 管MP2將它們的柵極共同地連接至反相輸入端子10。 非摻雜型NMOS晶體管被用作NMOS晶體管對2的NMOS晶體管MN1和MN2。在這里， 非摻雜型晶體管意指被形成在P型襯底中而不是形成在P型阱中的NMOS晶體管。換言之， 非摻雜型晶體管是NMOS晶體管，該NMOS晶體管的溝道區(qū)域具有與P型襯底相同的雜質(zhì)濃 度。在圖5(和其它的附圖)中，應注意的是，非摻雜型晶體管被描述具有對普通NMOS晶體 管的符號添加有圓圈的符號。為了達到更好的振幅差偏差特性，重要的是，將非摻雜型NMOS 晶體管用于NMOS晶體管對2，稍后將會加以描述。圖6是示出增強型NMOS晶體管和非摻雜型NMOS晶體管的結(jié)構(gòu)的截面圖。增強型 NMOS晶體管和非摻雜型NMOS晶體管中的每一個被形成在P型襯底21上。通過增強型NMOS 晶體管中的高壓注入形成P阱22。N區(qū)域23和25被形成在P阱22中，并且源極區(qū)域24 被形成在N區(qū)域23中并且漏極區(qū)域26被形成在N區(qū)域25中。柵極絕緣膜27被形成在P 阱22的溝道區(qū)域上，并且柵極電極28被形成在柵極絕緣膜27上。在增強型NMOS晶體管 中，對溝道區(qū)域執(zhí)行溝道注入使得將閾值電壓調(diào)整為所想要的值。同時，為非摻雜型NMOS晶體管沒有形成P阱22。S卩，N區(qū)域23和25被直接地形 成在P型襯底21上，并且源極區(qū)域24被形成在N區(qū)域23中并且漏極區(qū)域26被形成在N 區(qū)域25中。此外，柵極絕緣膜27被形成在溝道區(qū)域上，并且柵極電極28被形成在柵極絕 緣膜27上。在此構(gòu)造中，應注意的是，由于為非摻雜型NMOS晶體管沒有形成P阱22，所以 溝道區(qū)域中的雜質(zhì)濃度與P型襯底21的雜質(zhì)濃度一致。非摻雜型NMOS晶體管具有比普通 增強型NMOS晶體管大的互導，稍后將會加以描述。在本實施例中，以非摻雜型NMOS晶體管的閾值電壓能夠被調(diào)節(jié)為近 似-0. IV (在-0. 2V到OV的范圍內(nèi))的方式設置P型襯底21中的雜質(zhì)濃度(即，非摻雜型 NMOS晶體管的溝道區(qū)域中的雜質(zhì)濃度)。因此，NMOS晶體管MN1和MN2用作耗盡型晶體管。再次參考圖5，電流鏡4是折疊級聯(lián)型電流鏡，包括PMOS晶體管MP3至MP6。具體 地，PMOS晶體管MP3和MP4的源極被連接至提供有電源電壓Vdd的電源線7，并且PMOS晶體 管MP3和MP4的柵極被共同地連接至PMOS晶體管MP5的漏極。PMOS晶體管MP3和MP4的漏極 分別被連接至NMOS晶體管MN2和的漏極。PMOS晶體管MP3和MP4的漏極分別進一步被 連接至PMOS晶體管MP5和MP6的源極。PMOS晶體管MP5和MP6的柵極被共同地連接在一起 并且這些柵極被共同地提供有偏置電壓義。為了允許使用非摻雜型NMOS晶體管作為NMOS晶體管對2，重要的是，使用折疊級聯(lián)型電流鏡作為電流鏡4，稍后將會加以描述。電流鏡5以及電流鏡4是折疊級聯(lián)型電流鏡并且包括NMOS晶體管MN3至MN6。具 體地，NMOS晶體管MN3和MN4的源極被連接至提供有接地電壓Vss的接地線8，并且NMOS晶 體管麗3和MN4的柵極被共同地連接至匪OS晶體管麗5的漏極。匪OS晶體管MN3和MN4的 漏極分別被連接至PMOS晶體管MP2和MP1的漏極。NMOS晶體管MN3和MN4的漏極進一步分 別被連接至NMOS晶體管MN5和MN6的源極。NMOS晶體管MN5和MN6的柵極被共同地連接在 一起并且這些柵極被共同地提供有偏置電壓V2。在本實施例中，普通增強型NMOS晶體管被 用作NMOS晶體管MN3至MN6。恒流源Is3被連接在PMOS晶體管MP5和NMOS晶體管MN5的漏極之間，并且浮置電 流源6連接在PMOS晶體管MP6和NMOS晶體管MN6的漏極之間。在這里，浮置電流源6包括 PMOS晶體管MP7和NMOS晶體管MN7。PMOS晶體管MP7的源極和NMOS晶體管MN7的漏極被 共同地連接至PMOS晶體管MP6的漏極。同時，PMOS晶體管MP7的漏極和NMOS晶體管MN7的 源極被共同地連接至NMOS晶體管MN6的漏極。偏置電壓V3被提供給PMOS晶體管MP7的柵 極，并且偏置電壓V4被提供給NMOS晶體管MN7的柵極。PMOS晶體管MP8和NMOS晶體管MN8用作用于生成輸出電壓Vqut的輸出晶體管。具 體地，PMOS晶體管MP8的源極被連接至電源線7并且其漏極被連接至輸出端子11。此外， NMOS晶體管MN8的源極被連接至接地線8并且其漏極被連接至輸出端子11。PMOS晶體管 MP8的柵極被連接至PMOS晶體管MP7的源極和NMOS晶體管MN7的漏極(即，浮置電流源6 的一個端子)。同時，NMOS晶體管MN8的柵極被連接至PMOS晶體管MP7的漏極和NMOS晶體 管MN7的源極(即，浮置電流源6的另一個端子)。相位補償電容器C1被連接至輸出端子11和PMOS晶體管MP4的漏極，并且相位補 償電容器C2被連接至輸出端子11和NMOS晶體管MN4的漏極。在本實施例的電路構(gòu)造中，重點在于非摻雜型NMOS晶體管被用于NMOS晶體管對 2的NMOS晶體管和MN2。通過將非摻雜型NMOS晶體管用作NMOS晶體管和MN2,能 夠?qū)崿F(xiàn)適合用于驅(qū)動液晶顯示面板的數(shù)據(jù)線的數(shù)據(jù)線驅(qū)動器的輸出級的振幅差偏差特性。 即，通過將非摻雜型NMOS晶體管用作NMOS晶體管和MN2,即使輸入電壓In+和IrT處于 電源電壓Vdd附近的電壓范圍內(nèi)，也能在一定程度上減小振幅差偏差。特別地，當輸入電壓 In+和IrT不是處于電源電壓Vdd附近的電壓范圍內(nèi)時，能夠顯著地減小振幅差偏差。將會 詳細地描述使用非摻雜型NMOS晶體管作為NMOS晶體管MN1和MN2的技術(shù)重要性。 當NMOS晶體管對2的NMOS晶體管和MN2用作耗盡型晶體管時，即使當輸入電 壓In+和IrT處于OV的接地電壓Vss附近的電壓范圍內(nèi)時，NMOS晶體管對2變得可操作的。 因此，即使當輸入電壓In+和IrT處于OV附近的電壓范圍內(nèi)時，電路操作的切換不出現(xiàn)。然 而，在圖1中所示的傳統(tǒng)的電路構(gòu)造中，當輸入電壓In+和IrT處于接地電壓Vss附近的電壓 范圍內(nèi)時，NMOS晶體管對102沒有進行操作，并且當輸入電壓In+和IrT處于電源電壓Vdd 附近的電壓范圍內(nèi)時，PMOS晶體管對103沒有進行操作。當輸入電壓In+和IrT處于接地 電壓Vss附近的電壓范圍內(nèi)時和當輸入電壓In+和IrT處于電源電壓Vdd附近的電壓范圍內(nèi) 時，這引起振幅差偏差增加。相反地，在本實施例中，由于即使當輸入電壓In+和IrT處于接 地電壓Vss附近的電壓范圍內(nèi)時，電路操作的切換沒有出現(xiàn)，所以在此電壓范圍內(nèi)振幅差偏 差的增加沒有出現(xiàn)。
另一方面，當NMOS晶體管MN1和MN2是非摻雜型NMOS晶體管時，當?shù)絅MOS晶體 管對2的輸入電壓In+和IrT處于電源電壓Vdd附近的電壓范圍內(nèi)時可能存在對NMOS晶體 管對2的操作的阻礙。即，當非摻雜型NMOS晶體管被用作NMOS晶體管MN1和MN2時，與使 用普通增強型NMOS晶體管的情況相比較，NMOS晶體管MN1和MN2的源極電勢被增加較高， 并且通過此增加，NMOS晶體管MN1和MN2的漏極電勢必須變得較高。因此，即使當輸入電壓 In+和IrT處于電源電壓Vdd附近的電壓范圍內(nèi)時，被連接至NMOS晶體管對2的有源負載必 須適應以允許充分高的偏置電壓被提供給NMOS晶體管2的NMOS晶體管MN1和MN2。為了處理此問題，在本實施例中，折疊級聯(lián)電流鏡被用作電流鏡4。由于通過PMOS 晶體管MP3生成要被提供給PMOS晶體管MP3和MP4的柵極的偏置電壓，并且NMOS晶體管對 2的NMOS晶體管和MN2被連接至PMOS晶體管MP4和MP3的漏極，所以能夠設置NMOS晶 體管麗i和MN2的漏極電壓幾乎接近于電源電壓VDD。應注意的是，在像其中PMOS晶體管MP3 的漏極被連接至柵極的普通電流鏡的構(gòu)造的情況下，NMOS晶體管對2的漏極電壓比電源電 壓Vdd低PMOS晶體管MP3的閾值電壓Vtp。由于此，NMOS晶體管對2變得難以在電源電壓Vdd 附近的電壓范圍內(nèi)進行操作。在本實施例中，由于折疊級聯(lián)型電流鏡被用作電流鏡4，包括 非摻雜型NMOS晶體管的NMOS晶體管對2在從接地電壓Vss到電源電壓Vdd的整個電壓范圍 內(nèi)能夠進行操作。關于包括如圖2和圖3中所示的非摻雜型NMOS晶體管的傳統(tǒng)的NMOS晶體管對 102A,由于電路操作的切換沒有出現(xiàn)，所以能夠認為振幅差偏差特性始終更加有利的。然 而，在圖2和圖3中所示的構(gòu)造中，存在問題，S卩，在中間電壓范圍內(nèi)不能夠充分地減小振幅 差偏差。這是因為在圖2和圖3中所示的構(gòu)造中，輸入級中的互導gm在中間電壓范圍內(nèi)小。最初，將會描述輸入級中的互導和振幅差偏差之間的關系。在差分放大器電路中， 隨著輸入級中的MOS晶體管的互導變大，差分放大器電路的偏移變得較小，并且因此，作為 用于驅(qū)動液晶顯示面板的整個驅(qū)動器，振幅差偏差變小。例如，在圖7A中所示的差分放大 器電路中，通過下面的等式(1)來表示差分放大器電路的偏移電壓Vqs
權(quán)利要求
一種差分放大器電路，包括NMOS晶體管對，所述NMOS晶體管對與正相輸入端子和反相輸入端子相連接；PMOS晶體管對，所述PMOS晶體管對與所述正相輸入端子和所述反相輸入端子相連接；以及輸出電路部件，其中所述PMOS晶體管對包括第一和第二PMOS晶體管，其中所述NMOS晶體管對包括作為其中溝道區(qū)域被沒有P阱地形成在P型襯底中的耗盡型NMOS晶體管的第一和第二非摻雜型NMOS晶體管，并且其中所述輸出電路部件包括與所述第一和第二非摻雜型NMOS晶體管相連接的折疊級聯(lián)型的第一電流鏡，并且響應于來自所述第一電流鏡的電流而輸出輸出電壓。
2.根據(jù)權(quán)利要求1所述的差分放大器電路，其中所述非摻雜型NMOS晶體管的閾值電壓 處于-0.2至OV的范圍內(nèi)。
3.根據(jù)權(quán)利要求1或者2所述的差分放大器電路，其中所述第一電流鏡包括第三至第 六PMOS晶體管，其中所述第三和第四PMOS晶體管具有被共同地連接至電源線的源極、被共同地連接 的柵極、以及分別與所述第五和第六PMOS晶體管的源極相連接的漏極，其中第一偏置電壓被共同地施加給所述第五和第六PMOS晶體管的柵極，其中所述第五PMOS晶體管的漏極被共同地連接至所述第三和第四PMOS晶體管的柵極，其中所述第一和第二非摻雜型NMOS晶體管具有被共同地連接至第一電流源的源極， 分別與所述第四和第三PMOS晶體管的漏極相連接的漏極，以及分別與所述正相輸入端子 和所述反相輸入端子相連接的柵極，并且其中所述輸出電路部件響應于從第六PMOS晶體管流動的電流而生成所述輸出電壓。
4.根據(jù)權(quán)利要求3所述的差分放大器電路，其中所述輸出電路部件進一步包括 第二電流鏡，所述第二電流鏡與所述第一和第二 PMOS晶體管相連接；浮置電流源，所述浮置電流源被連接在所述第一電流鏡和所述第二電流鏡之間； 第一輸出晶體管，所述第一輸出晶體管作為具有與輸出端子相連接的漏極和與所述浮 置電流源的一端相連接的柵極的PMOS晶體管，所述輸出電壓從所述輸出端子輸出；以及第二輸出晶體管，所述第二輸出晶體管作為具有與所述輸出端子相連接的漏極和與所 述浮置電流源的另一端相連接的柵極的NMOS晶體管。
5.根據(jù)權(quán)利要求4所述的差分放大器電路，其中所述第二電流鏡包括第三至第六NMOS 晶體管，其中所述第三和第四NMOS晶體管具有被共同地連接至接地線的源極、被共同地連接 的柵極、以及分別與所述第五和第六NMOS晶體管的源極相連接的漏極， 其中第二偏置電壓被提供給所述第五和第六NMOS晶體管的柵極， 其中所述第五PMOS晶體管的漏極被共同地連接至所述第三和第四PMOS晶體管的柵極，其中所述第一和第二 PMOS晶體管分別具有被共同地連接至第二電流源的源極、與所 述第四和第三NMOS晶體管的漏極相連接的漏極、以及與所述正相輸入端子和所述反相輸入端子相連接的柵極，其中第三電流源被連接在所述第五NMOS晶體管的漏極和所述第五PMOS晶體管的漏極 之間，其中所述浮置電流源包括第七PMOS晶體管和第七NMOS晶體管，所述第七PMOS晶體管 具有被提供有第三偏置電壓的柵極，所述第七NMOS晶體管具有被提供有第四偏置電壓的 柵極，其中所述第七PMOS晶體管具有與所述第六PMOS晶體管的漏極相連接的源極和與所述 第七NMOS晶體管相連接的漏極，并且其中所述第七NMOS晶體管具有與所述第六PMOS晶體管的漏極相連接的漏極和與所述 第六NMOS晶體管的漏極相連接的源極。
6.一種數(shù)據(jù)線驅(qū)動器，包括D/A轉(zhuǎn)換器，所述D/A轉(zhuǎn)換器被構(gòu)造為輸出與顯示數(shù)據(jù)相對應的灰階電壓；和 差分放大器電路，所述差分放大器電路包括與液晶顯示面板的數(shù)據(jù)線相連接的輸出端 子，并且具有與所述灰階電壓相連接的正相輸入端子和與所述輸出端子相連接的反相輸入 端子，其中所述差分放大器電路包括NMOS晶體管對，所述NMOS晶體管對與所述正相輸入端子和所述反相輸入端子相連接； PMOS晶體管對，所述PMOS晶體管對與所述正相輸入端子和所述反相輸入端子相連接；以及輸出電路部件，其中所述PMOS晶體管對包括第一和第二 PMOS晶體管，其中所述NMOS晶體管對包括作為其中溝道區(qū)域被沒有P阱地形成在P型襯底中的耗 盡型NMOS晶體管的第一和第二非摻雜型NMOS晶體管，并且其中所述輸出電路部件包括與所述第一和第二非摻雜型NMOS晶體管相連接的折疊級 聯(lián)型的第一電流鏡，并且響應于來自所述第一電流鏡的電流而將輸出電壓輸出到所述輸出 端子。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)線驅(qū)動器，其中所述非摻雜型NMOS晶體管的閾值電壓處 于-0.2至OV的范圍內(nèi)。
8.根據(jù)權(quán)利要求6或者7所述的數(shù)據(jù)線驅(qū)動器，其中所述第一電流鏡包括第三至第六 PMOS晶體管，其中所述第三和第四PMOS晶體管具有被共同地連接至電源線的源極、被共同地連接 的柵極、以及分別與所述第五和第六PMOS晶體管的源極相連接的漏極，其中第一偏置電壓被共同地施加給所述第五和第六PMOS晶體管的柵極，其中所述第五PMOS晶體管的漏極被共同地連接至所述第三和第四PMOS晶體管的柵極，其中所述第一和第二非摻雜型NMOS晶體管具有被共同地連接至第一電流源的源極， 分別與所述第四和第三PMOS晶體管的漏極相連接的漏極，以及分別與所述正相輸入端子 和所述反相輸入端子相連接的柵極，并且其中所述輸出電路部件響應于從第六PMOS晶體管流動的電流而生成所述輸出電壓。
9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)線驅(qū)動器，其中所述輸出電路部件進一步包括 第二電流鏡，所述第二電流鏡與所述第一和第二 PMOS晶體管相連接；浮置電流源，所述浮置電流源被連接在所述第一電流鏡和所述第二電流鏡之間； 第一輸出晶體管，所述第一輸出晶體管作為具有與所述輸出端子相連接的漏極和與所 述浮置電流源的一端相連接的柵極的PMOS晶體管，所述輸出電壓從所述輸出端子輸出；以 及第二輸出晶體管，所述第二輸出晶體管作為具有與所述輸出端子相連接的漏極和與所 述浮置電流源的另一端相連接的柵極的NMOS晶體管。
10.根據(jù)權(quán)利要求9所述的數(shù)據(jù)線驅(qū)動器，其中所述第二電流鏡包括第三至第六NMOS 晶體管，其中所述第三和第四NMOS晶體管具有被共同地連接至接地線的源極、被共同地連接 的柵極、以及分別與所述第五和第六NMOS晶體管的源極相連接的漏極， 其中第二偏置電壓被提供給所述第五和第六NMOS晶體管的柵極， 其中所述第五PMOS晶體管的漏極被共同地連接至所述第三和第四PMOS晶體管的柵極，其中所述第一和第二 PMOS晶體管分別具有被共同地連接至第二電流源的源極、與所 述第四和第三NMOS晶體管的漏極相連接的漏極、以及與所述正相輸入端子和所述反相輸 入端子相連接的柵極，其中第三電流源被連接在所述第五NMOS晶體管的漏極和所述第五PMOS晶體管的漏極 之間，其中所述浮置電流源包括第七PMOS晶體管和第七NMOS晶體管，所述第七PMOS晶體管 具有被提供有第三偏置電壓的柵極，所述第七NMOS晶體管具有被提供有第四偏置電壓的 柵極，其中所述第七PMOS晶體管具有與所述第六PMOS晶體管的漏極相連接的源極和與所述 第七NMOS晶體管相連接的漏極，并且其中所述第七NMOS晶體管具有與所述第六PMOS晶體管的漏極相連接的漏極和與所述 第六NMOS晶體管的漏極相連接的源極。
11.一種液晶顯示設備，包括 液晶顯示面板；和數(shù)據(jù)線驅(qū)動器，所述數(shù)據(jù)線驅(qū)動器被構(gòu)造為驅(qū)動所述液晶顯示面板的數(shù)據(jù)線， 其中所述數(shù)據(jù)線驅(qū)動器包括D/A轉(zhuǎn)換器，所述D/A轉(zhuǎn)換器被構(gòu)造為輸出與顯示數(shù)據(jù)相對應的灰階電壓；和 差分放大器電路，所述差分放大器電路包括與液晶顯示面板的所述數(shù)據(jù)線相連接的輸 出端子，并且具有與所述灰階電壓相連接的正相輸入端子和與所述輸出端子相連接的反相 輸入端子，其中所述差分放大器電路包括NMOS晶體管對，所述NMOS晶體管對與所述正相輸入端子和所述反相輸入端子相連接； PMOS晶體管對，所述PMOS晶體管對與所述正相輸入端子和所述反相輸入端子相連接；以及輸出電路部件，其中所述PMOS晶體管對包括第一和第二 PMOS晶體管，其中所述NMOS晶體管對包括作為其中溝道區(qū)域被沒有P阱地形成在P型襯底中的耗 盡型NMOS晶體管的第一和第二非摻雜型NMOS晶體管，并且其中所述輸出電路部件包括與所述第一和第二非摻雜型NMOS晶體管相連接的折疊級 聯(lián)型的第一電流鏡，并且響應于來自所述第一電流鏡的電流而將輸出電壓輸出到所述輸出 端子。
12.根據(jù)權(quán)利要求11所述的液晶顯示設備，其中所述非摻雜型NMOS晶體管的閾值電壓 處于-0.2至OV的范圍內(nèi)。
13.根據(jù)權(quán)利要求11或者12所述的液晶顯示設備，其中所述第一電流鏡包括第三至第 六PMOS晶體管，其中所述第三和第四PMOS晶體管具有被共同地連接至電源線的源極、被共同地連接 的柵極、以及分別與所述第五和第六PMOS晶體管的源極相連接的漏極，其中第一偏置電壓被共同地施加給所述第五和第六PMOS晶體管的柵極，其中所述第五PMOS晶體管的漏極被共同地連接至所述第三和第四PMOS晶體管的柵極，其中所述第一和第二非摻雜型NMOS晶體管具有被共同地連接至第一電流源的源極， 分別與所述第四和第三PMOS晶體管的漏極相連接的漏極，以及分別與所述正相輸入端子 和所述反相輸入端子相連接的柵極，并且其中所述輸出電路部件響應于從第六PMOS晶體管流動的電流而生成所述輸出電壓。
14.根據(jù)權(quán)利要求13所述的液晶顯示設備，其中所述輸出電路部件進一步包括 第二電流鏡，所述第二電流鏡與所述第一和第二 PMOS晶體管相連接；浮置電流源，所述浮置電流源被連接在所述第一電流鏡和所述第二電流鏡之間； 第一輸出晶體管，所述第一輸出晶體管作為具有與所述輸出端子相連接的漏極和與所 述浮置電流源的一端相連接的柵極的PMOS晶體管，所述輸出電壓從所述輸出端子輸出；以 及第二輸出晶體管，所述第二輸出晶體管作為具有與所述輸出端子相連接的漏極和與所 述浮置電流源的另一端相連接的柵極的NMOS晶體管。
15.根據(jù)權(quán)利要求14所述的液晶顯示設備，其中所述第二電流鏡包括第三至第六NMOS 晶體管，其中所述第三和第四NMOS晶體管具有被共同地連接至接地線的源極、被共同地連接 的柵極、以及分別與所述第五和第六NMOS晶體管的源極相連接的漏極， 其中第二偏置電壓被提供給所述第五和第六NMOS晶體管的柵極， 其中所述第五PMOS晶體管的漏極被共同地連接至所述第三和第四PMOS晶體管的柵極，其中所述第一和第二 PMOS晶體管分別具有被共同地連接至第二電流源的源極、與所 述第四和第三NMOS晶體管的漏極相連接的漏極、以及與所述正相輸入端子和所述反相輸 入端子相連接的柵極，其中第三電流源被連接在所述第五NMOS晶體管的漏極和所述第五PMOS晶體管的漏極之間，其中所述浮置電流源包括第七PMOS晶體管和第七NMOS晶體管，所述第七PMOS晶體管 具有被提供有第三偏置電壓的柵極，所述第七NMOS晶體管具有被提供有第四偏置電壓的 柵極，其中所述第七PMOS晶體管具有與所述第六PMOS晶體管的漏極相連接的源極和與所述 第七NMOS晶體管相連接的漏極，并且其中所述第七NMOS晶體管具有與所述第六PMOS晶體管的漏極相連接的漏極和與所述 第六NMOS晶體管的漏極相連接的源極。
全文摘要
本發(fā)明涉及差分放大器電路、使用其的數(shù)據(jù)線驅(qū)動器及液晶顯示設備。差分放大器電路包括NMOS晶體管對，該NMOS晶體管對與正相輸入端子和反相輸入端子相連接；PMOS晶體管對，該PMOS晶體管對與正相輸入端子和反相輸入端子相連接；以及輸出電路部件。PMOS晶體管對包括第一和第二PMOS晶體管，并且NMOS晶體管對包括作為其中溝道區(qū)域被沒有P阱地形成在P型襯底中的耗盡型NMOS晶體管的第一和第二非摻雜型NMOS晶體管。輸出電路部件包括與第一和第二非摻雜型NMOS晶體管相連接的折疊級聯(lián)型的第一電流鏡，并且響應于來自第一電流鏡的電流而輸出輸出電壓。
文檔編號G09G3/20GK101989841SQ20101022134
公開日2011年3月23日 申請日期2010年6月30日 優(yōu)先權(quán)日2009年7月30日
發(fā)明者村田俊一, 西村浩一 申請人:瑞薩電子株式會社