專利名稱：針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示技術(shù)，特別是涉及一種針對高分辨率隔行掃描視頻信號 的液晶顯示驅(qū)動器。
背景技術(shù)：
最近幾年，液晶顯示器的技術(shù)發(fā)展迅速，傳統(tǒng)CRT (Cathode Ray Tube，陰極射線 管)顯示器已逐步被液晶顯示器取代，以16 9的寬屏液晶顯示器在家庭視聽、游戲娛樂、 工業(yè)顯示應(yīng)用領(lǐng)域成為主流。液晶顯示器要求輸入的是逐行掃描視頻信號格式，而傳統(tǒng)CRT 顯示器普遍采用隔行掃描，輸入信號為模擬隔行視頻信號。高分辨率隔行掃描視頻信號如 1024X768,1280X1024的分辨率，主要來源于一些工業(yè)CRT顯示設(shè)備和船用CRT雷達(dá)所采 用的視頻格式，這些設(shè)備主要顯示字符型、表格型和變化緩慢的照片型圖像，并不涉及快速 運動的影像型圖像，主要對顯示的清晰度要求高。當(dāng)這些設(shè)備的顯像管損壞時，由于很難采 購到同類配件，需要尋找替代方案。PAL (Phase Alternating Line，逐行倒相)制式是一種隔行掃描視頻格式，當(dāng)前液 晶顯示器采用了多種去隔行技術(shù)實現(xiàn)到逐行視頻信號的轉(zhuǎn)化，并顯示在液晶顯示器上，此 種液晶電視器實現(xiàn)了單芯片化，并且應(yīng)用十分廣泛，但這種液晶顯示器不能識別10MX768 或更高分辨率的隔行視頻信號。目前數(shù)字電視和影音技術(shù)的發(fā)展，產(chǎn)生了 IOSOi即1920X1080分辨率的高清晰 度隔行掃描電視信號格式，市場上的大屏幕液晶電視很多都支持IOSOi這樣的隔行視頻信 號，這樣的電視技術(shù)由于采用專用芯片方案，能識別的視頻信號格式僅限于目前流行的電 腦VGA (Video Graphics Array，視頻圖形陣列)視頻和電視視頻，也不支持IOMX 768或 1280X1024這樣分辨率的隔行掃描視頻信號。一種以運用IOSOi隔行視頻信號的視頻專業(yè)芯片通過芯片內(nèi)的有限的編程或配 置技術(shù)為手段的方案，如游戲視頻轉(zhuǎn)換器、工業(yè)顯示轉(zhuǎn)換器，支持部分隔行掃描視頻信號。 如果這種專業(yè)芯片用于高分辨率隔行掃描視頻信號時，由于轉(zhuǎn)化的圖像和文字在液晶顯示 器上的顯示遠(yuǎn)不及在原CRT顯示器上清晰，而不能投入實際使用。另外，現(xiàn)有液晶顯示器主要通過調(diào)整液晶屏背光的亮度來控制顯示亮度，而液晶 顯示器背光的亮度大約只能在最大亮度的30% 100%的區(qū)間內(nèi)調(diào)整，亮度調(diào)整范圍非常 有限，不能調(diào)整到全黑的亮度水平。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種針對高分辨率隔行掃描視頻信號的液晶 顯示驅(qū)動器，其實現(xiàn)了在液晶顯示器上進(jìn)行點對點的顯示。本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的一種針對高分辨率隔行掃描 視頻信號的液晶顯示驅(qū)動器，其特征在于，其包括隔行視頻輸入模塊，其從一個視頻輸入接口采樣隔行掃描視頻信號并進(jìn)行模擬/數(shù)字轉(zhuǎn)化；FPGA模塊，其與隔行視頻輸入模塊連接并接收和處理經(jīng)過隔行視頻輸入模塊轉(zhuǎn)化 的隔行掃描視頻信號；SDRAM存儲器，其通過總線與FPGA模塊連接，其存儲隔行掃描視頻信號；亮度控制模塊，其與FPGA模塊連接并將一個電位器接口傳送來的亮度調(diào)整電壓 進(jìn)行電壓-頻率轉(zhuǎn)換后傳送給FPGA模塊；逐行視頻輸出模塊，其與FPGA模塊連接，將隔行掃描視頻信號去隔行后傳送至一 個副顯示器接口；LVDS液晶屏邏輯板接口模塊，其與FPGA模塊連接，將隔行掃描視頻數(shù)據(jù)去隔行后 點對點地驅(qū)動一個液晶面板接口；晶體振蕩器，其與FPGA模塊連接，并產(chǎn)生三路時鐘以同步SDRAM存儲器、逐行視頻 輸出模塊、LVDS液晶屏邏輯板接口模塊的工作；電源模塊，其分別與FPGA模塊、晶體振蕩器、SDRAM存儲器、隔行視頻輸入模塊、亮 度控制模塊、逐行視頻輸出模塊、LVDS液晶屏邏輯板接口模塊連接并提供模擬直流電源和 數(shù)字直流電源。優(yōu)選地，所述FPGA模塊包括時鐘發(fā)生器、I2C控制器、時序控制器、偶場檢測器、輸 入FIFO寫控制器、亮度處理器、輸入FIFO模塊、SDRAM-FIF0控制器、輸出FIFO模塊、輸出 FIFO讀控制器、逐行掃描視頻控制器、LVDS接口控制器，時鐘發(fā)生器通過鎖相環(huán)產(chǎn)生不同 頻率的時鐘并分別與SDRAM-FIF0控制器、逐行掃描視頻控制器、LVDS接口控制器連接，時 序控制器分別與時鐘發(fā)生器、I2C控制器、偶場檢測器、SDRAM-FIF0控制器、輸出FIFO讀控 制器、LVDS接口控制器連接，輸入FIFO寫控制器、亮度處理器、輸入FIFO模塊、SDRAM-FIF0 控制器、輸出FIFO模塊、輸出FIFO讀控制器順序逐級連接，輸出FIFO讀控制器和逐行掃描 視頻控制器、LVDS接口控制器連接，I2C控制器識別隔行視頻輸入模塊內(nèi)的隔行掃描視頻信 號，時序控制器通知偶場檢測器向輸入FIFO寫控制器發(fā)出偶場標(biāo)志信號，時序控制器根據(jù) 1 控制器配置隔行視頻輸入模塊的情況來打開或關(guān)閉逐行掃描視頻控制器和LVDS接口控 制器的開關(guān)。優(yōu)選地，所述時鐘發(fā)生器同步SDRAM-FIF0控制器、逐行掃描視頻控制器、LVDS接 口控制器的工作。優(yōu)選地，所述時鐘發(fā)生器、I2C控制器、時序控制器共用時鐘并與晶體振蕩器連接， 輸入FIFO寫控制器和1 控制器分別通過數(shù)據(jù)總線和控制總線與隔行視頻輸入模塊連接， 亮度處理器模塊還與亮度控制模塊連接，SDRAM-FIF0控制器還與SDRAM存儲器連接，逐行 掃描視頻控制器還與逐行視頻輸出模塊連接，LVDS接口控制器還與LVDS液晶屏邏輯板接 口模塊連接。優(yōu)選地，所述亮度處理器包括RGB/YUV轉(zhuǎn)換器、計數(shù)器、乘法器和YUV/RGB轉(zhuǎn)換器， RGB/YUV轉(zhuǎn)換器通過Y數(shù)據(jù)總線與乘法器連接，RGB/YUV轉(zhuǎn)換器通過U數(shù)據(jù)總線和V數(shù)據(jù)總 線與YUV/RGB轉(zhuǎn)換器連接，計數(shù)器與乘法器連接并輸出亮度控制數(shù)據(jù)給乘法器，乘法器與 YUV/RGB轉(zhuǎn)換器連接，乘法器將亮度Y數(shù)據(jù)和亮度控制數(shù)據(jù)相乘的結(jié)果高八位數(shù)據(jù)傳送給 YUV/RGB轉(zhuǎn)換器。優(yōu)選地，所述RGB/YUV轉(zhuǎn)換器還與輸入FIFO寫控制器連接，計數(shù)器還與亮度控制模塊連接并接收亮度控制模塊產(chǎn)生的電壓和頻率信號，YUV/RGB轉(zhuǎn)換器還與輸入FIFO模塊 連接。優(yōu)選地，所述SDRAM-FIF0控制器包括SDRAM時鐘、隔行SDRAM頁計數(shù)器、輸入隔行 掃描行計數(shù)器、隔行SDRAM行地址發(fā)生器、輸入FIFO讀控制器、SDRAM控制器、輸出FIFO寫 控制器、逐行SDRAM行地址發(fā)生器、輸出逐行掃描行計數(shù)器、逐行SDRAM頁計數(shù)器，SDRAM控 制器與SDRAM時鐘、隔行SDRAM行地址發(fā)生器、逐行SDRAM行地址發(fā)生器連接，隔行SDRAM頁 計數(shù)器與輸入隔行掃描行計數(shù)器連接，輸入隔行掃描行計數(shù)器還分別與隔行SDRAM行地址 發(fā)生器、輸入FIFO讀控制器連接，逐行SDRAM頁計數(shù)器與輸出逐行掃描行計數(shù)器連接，輸出 逐行掃描行計數(shù)器分別與逐行SDRAM行地址發(fā)生器、輸出FIFO寫控制器連接，SDRAM時鐘提 供同步時鐘，隔行SDRAM行地址發(fā)生器將隔行掃描視頻信號寫入SDRAM存儲器，逐行SDRAM 行地址發(fā)生器從SDRAM存儲器讀出隔行掃描視頻信號。優(yōu)選地，所述輸入FIFO讀控制器還與輸入FIFO模塊連接，輸出FIFO寫控制器還 與輸出FIFO模塊連接，SDRAM控制器還分別與時序控制器和SDRAM存儲器連接，SDRAM時鐘 還與時鐘發(fā)生器連接。優(yōu)選地，所述SDRAM控制器采用突發(fā)頁讀寫的方式。優(yōu)選地，所述電位器接口傳送來的亮度調(diào)整電壓還傳送至一個液晶面板接口以調(diào) 整背光亮度。本發(fā)明的積極進(jìn)步效果在于—、本發(fā)明采用奇偶場圖像直接交錯法去隔行，圖像數(shù)據(jù)無失真，并且僅進(jìn)行一次 模擬/數(shù)字轉(zhuǎn)換，后期處理和液晶屏驅(qū)動全部為數(shù)字信號，信噪比高，實現(xiàn)了在液晶顯示器 上進(jìn)行點對點的顯示，顯示清晰度甚至比CRT顯示器還要好。二、本發(fā)明能同時調(diào)整液晶顯示器背光的亮度和視頻數(shù)據(jù)的亮度值，是一種全范 圍的亮度調(diào)整技術(shù)，可在最亮至全黑的區(qū)間進(jìn)行亮度線性調(diào)整。


圖1為本發(fā)明針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器的原理框圖。圖2為本發(fā)明中FPGA模塊的原理框圖。圖3為本發(fā)明中亮度處理器的原理框圖。圖4為本發(fā)明中SDRAM-FIF0控制器的原理框圖。
具體實施例方式下面結(jié)合附圖給出本發(fā)明較佳實施例，以詳細(xì)說明本發(fā)明的技術(shù)方案。如圖1所示，本發(fā)明針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器包括電 源模塊、FPGA (Field Programmable Gate Array，現(xiàn)場可編程門陣列)模塊、晶體振蕩器、 SDRAM (Synchronous Dynamic Random Access Memory，同步動態(tài)隨機(jī)存儲器)存儲器、隔 行視頻輸入模塊、亮度控制模塊、逐行視頻輸出模塊和LVDS (Low Voltage Differential Signal，低壓差分信號)液晶屏邏輯板接口模塊，電源模塊分別與FPGA模塊、晶體振蕩器、 SDRAM存儲器、隔行視頻輸入模塊、亮度控制模塊、逐行視頻輸出模塊、LVDS液晶屏邏輯板 接口模塊連接，隔行視頻輸入模塊從視頻輸入接口采樣高分辨率隔行掃描視頻信號并與FPGA模塊連接，晶體振蕩器與FPGA模塊連接；SDRAM存儲器通過總線與FPGA模塊連接； 電位器接口傳送來的亮度調(diào)整電壓一路傳送至液晶面板接口以調(diào)整背光亮度，另一路送到 亮度控制模塊進(jìn)行電壓-頻率轉(zhuǎn)換后傳送給FPGA模塊，亮度控制模塊與FPGA模塊連接， 逐行視頻輸出模塊與FPGA模塊連接，將高分辨率隔行掃描視頻信號去隔行后傳送至副顯 示器(CRT顯示器或液晶顯示器)接口 ；LVDS液晶屏邏輯板接口模塊與FPGA模塊連接，將 高分辨率隔行掃描視頻數(shù)據(jù)去隔行后點對點地驅(qū)動液晶面板接口，最后在液晶顯示器上點 對點進(jìn)行顯示。其中，F(xiàn)PGA模塊可以采用型號為EP1C3T144的芯片，隔行視頻輸入模塊采 用型號為AD9883AKST或引腳兼容的芯片，逐行視頻輸出模塊采用型號為ADV7123或引腳 兼容的芯片，亮度控制模塊采用型號為LM331的芯片，LVDS液晶屏邏輯板接口模塊采用型 號為DS90C385或引腳兼容的芯片，SDRAM存儲器采用一片容量為64Mbit、位寬為16位的 SDRAM存儲芯片。電源模塊為其它所有模塊提供模擬直流電源和數(shù)字直流電源，并提供液 晶面板的驅(qū)動電源。晶體振蕩器作為FPGA模塊的基準(zhǔn)時鐘，在FPGA模塊內(nèi)部通過鎖相環(huán) 產(chǎn)生三路可配置型時鐘，以同步SDRAM存儲器、逐行視頻輸出模塊、LVDS液晶屏邏輯板接口 模塊三個模塊的工作。隔行視頻輸入模塊將視頻輸入接口接入的高分辨率，如10MX768、 1280X1024分辨率且滿足RS343A視頻標(biāo)準(zhǔn)的隔行掃描視頻模擬信號進(jìn)行模擬/數(shù)字(A/ D)轉(zhuǎn)化，生成R (紅基色)、G (綠基色)、B (藍(lán)基色)各8位視頻數(shù)字信號。FPGA模塊接收 和處理經(jīng)過隔行視頻輸入模塊轉(zhuǎn)化的視頻數(shù)字信號后，F(xiàn)PGA模塊通過1 總線對隔行視頻 輸入模塊轉(zhuǎn)化處理的視頻信號格式，如分辨率、點頻率時鐘、行頻、場頻、行場同步脈沖極性 進(jìn)行識別和配置，以正確地捕獲偶場標(biāo)志信號。隨后FPGA模塊將場序為偶場的隔行掃描視 頻信號按行0、行2、行4……行1022 (以1280 X 1024分辨率為例)寫入FPGA模塊內(nèi)的輸入 FIFO模塊，并按行地址0、行地址2、行地址4……行地址1022存儲在SDRAM存儲器；偶場標(biāo) 志信號捕獲結(jié)束后，F(xiàn)PGA模塊開始捕獲奇場標(biāo)志信號，并將場序為奇場的隔行掃描視頻信 號按行1、行3、行5……行1023寫入FPGA模塊內(nèi)的輸入FIFO模塊，并按行地址1、行地址 3、行地址5……行地址1023存儲在SDRAM存儲器。當(dāng)電位器接口的電壓改變時，電壓一路 送到液晶面板接口以控制液晶屏背光的變化，另一路送到亮度控制模塊進(jìn)行電壓-頻率轉(zhuǎn) 換給FPGA模塊，同時控制輸入視頻信號的亮度值，其方法是當(dāng)電位器調(diào)整到最亮?xí)r，液晶 屏背光達(dá)到最大亮度，輸入視頻信號的亮度值不作衰減；當(dāng)電位器調(diào)整到最暗時，液晶屏背 光達(dá)到最低亮度，輸入視頻信號的亮度值衰減到零，這樣就同步調(diào)整液晶顯示器背光亮度 和視頻數(shù)據(jù)的亮度值，實現(xiàn)從黑屏到最亮的全范圍線性調(diào)整；FPGA模塊每125ms對此頻率 計數(shù)一次，并將計數(shù)值作為亮度控制數(shù)據(jù)控制進(jìn)入輸入FIFO模塊的RGB數(shù)據(jù)；由于存儲在 SDRAM存儲器中的隔行掃描視頻信號采用了奇偶場直接交錯的方式，因此輸出到逐行視頻 輸出模塊和LVDS液晶屏邏輯板接口模塊的隔行掃描視頻信號按行地址0、行地址1、行地址 2……行地址1022、行地址1023的順序從SDRAM存儲器讀出即可。由于SDRAM存儲器讀寫 兩側(cè)都采用了 FIFO模塊，這樣讀入視頻數(shù)據(jù)和輸出視頻數(shù)據(jù)的時鐘可以不同，因此實現(xiàn)了 直接交錯法去隔行和幀頻變換。LVDS液晶屏邏輯板接口模塊可以驅(qū)動16 9的大屏幕液 晶面板，以輸入隔行1280X IOM分辨率的視頻為例，采用1920X 1080分辨率的液晶面板， 將1280X10M的圖像顯示在屏幕中央，其它區(qū)域用黑屏數(shù)據(jù)填充，這種方法實現(xiàn)了點對點 顯示，對于字符型、表格型和變化緩慢的照片型圖像，顯示的清晰效果非常理想。
如圖2所示，F(xiàn)PGA模塊包括時鐘發(fā)生器、I2C控制器、時序控制器、偶場檢測器、輸入FIFO (先進(jìn)先出存儲器)寫控制器、亮度處理器、輸入FIFO模塊、SDRAM-FIF0控制器、輸 出FIFO模塊、輸出FIFO讀控制器、逐行掃描視頻控制器、LVDS接口控制器。時鐘發(fā)生器 通過鎖相環(huán)產(chǎn)生不同頻率的時鐘并分別與SDRAM-FIF0控制器、逐行掃描視頻控制器、LVDS 接口控制器連接，時序控制器根據(jù)邏輯關(guān)系分別與時鐘發(fā)生器、1 控制器、偶場檢測器、 SDRAM-FIF0控制器、輸出FIFO讀控制器、LVDS接口控制器連接，偶場檢測器與I2C控制器、 輸入FIFO寫控制器連接，輸入FIFO寫控制器、亮度處理器、輸入FIFO模塊、SDRAM-FIFO控 制器、輸出FIFO模塊、輸出FIFO讀控制器順序逐級連接，輸出FIFO讀控制器和逐行掃描視 頻控制器、LVDS接口控制器連接。同時，時鐘發(fā)生器、1 控制器、時序控制器共用時鐘并與 晶體振蕩器連接，輸入FIFO寫控制器和1 控制器分別通過數(shù)據(jù)總線和控制總線與隔行視 頻輸入模塊連接，亮度處理器模塊與亮度控制模塊連接，SDRAM-FIF0控制器與SDRAM存儲 器連接，逐行掃描視頻控制器與逐行視頻輸出模塊連接，LVDS接口控制器與LVDS液晶屏邏 輯板接口模塊連接。晶體振蕩器為時鐘發(fā)生器、1 控制器、時序控制器提供時鐘；上電時， 時序控制器首先通知時鐘發(fā)生器、SDRAM-FIF0控制器進(jìn)行初始化，時鐘發(fā)生器產(chǎn)生可配置 型時鐘同步SDRAM-FIF0控制器、逐行掃描視頻控制器、LVDS接口控制器三個模塊的工作； 然后，I2C控制器識別隔行視頻輸入模塊內(nèi)的視頻格式信息，并對隔行視頻輸入模塊進(jìn)行配 置；完成配置后，時序控制器通知偶場檢測器向輸入FIFO寫控制器發(fā)出偶場標(biāo)志信號；同 時時序控制器根據(jù)1 控制器配置隔行視頻輸入模塊是否成功的情況來打開或關(guān)閉逐行掃 描視頻控制器和LVDS接口控制器的節(jié)能開關(guān)；輸入FIFO寫控制器收到偶場標(biāo)志信號后開 始將隔行視輸入模塊輸出且場序為偶場的隔行掃描視頻信號按行0、行2、行4……行1022， 且場序為奇場的隔行掃描視頻信號按行1、行3、行5……行1023(以1280 X IOM分辨率為 例)寫入輸入FIFO模塊；期間RGB數(shù)據(jù)需經(jīng)亮度處理器進(jìn)行亮度處理；SDRAM-FIF0控制器 從輸入FIFO模塊中按行地址0、行地址2、行地址4……行地址1022、行地址1、行地址3、行 地址5……行地址1023存儲在SDRAM存儲器，同時按行地址0、行地址1、行地址2……行地 址1022、行地址1023的順序從SDRAM存儲器讀出數(shù)據(jù)并寫到輸出FIFO模塊中；輸出FIFO 讀控制器將輸出FIFO模塊的數(shù)據(jù)分別發(fā)送到逐行掃描視頻控制器和LVDS接口控制器中； LVDS接口控制器根據(jù)LVDS液晶屏邏輯板接口模塊的要求提供控制邏輯和插入黑屏數(shù)據(jù)， 實現(xiàn)點對點的顯示驅(qū)動；逐行掃描視頻控制器提供點頻時鐘、水平同步、垂直同步和消隱信 號等輸出，與RGB數(shù)據(jù)總線一起驅(qū)動逐行掃描輸出模塊。 如圖3所示，亮度處理器包括RGB/YUV轉(zhuǎn)換器、計數(shù)器、乘法器和YUV/RGB轉(zhuǎn)換器。 RGB/YUV轉(zhuǎn)換器通過8位Y數(shù)據(jù)總線與乘法器連接，RGB/YUV轉(zhuǎn)換器通過8位U數(shù)據(jù)總線和 8位V數(shù)據(jù)總線與YUV/RGB轉(zhuǎn)換器連接，計數(shù)器可以是定時時間為125ms的計數(shù)器，計數(shù)器 與乘法器連接并每秒8次輸出8位亮度控制數(shù)據(jù)給乘法器，乘法器與YUV/RGB轉(zhuǎn)換器連接 并將Y數(shù)據(jù)和亮度控制數(shù)據(jù)相乘的結(jié)果高8位數(shù)據(jù)傳送給YUV/RGB轉(zhuǎn)換器。RGB/YUV轉(zhuǎn)換 器通過M位RGB數(shù)據(jù)總線與輸入FIFO寫控制器連接，計數(shù)器與亮度控制模塊連接并接收 亮度控制模塊產(chǎn)生的電壓和頻率信號，YUV/RGB轉(zhuǎn)換器與輸入FIFO模塊連接并輸出M位的 RGB數(shù)據(jù)總線給輸入FIFO模塊。亮度控制模塊根據(jù)電位器接口產(chǎn)生0 16384Hz的頻率信 號，計數(shù)器先將該頻率半分頻，在125ms周期內(nèi)的62. 5ms內(nèi)計數(shù)，采用9位飽和計數(shù)器，用 高8位的值表示亮度因子；RGB/YUV轉(zhuǎn)換器將各8位的RGB數(shù)據(jù)變換為8位亮度Y數(shù)據(jù)和 各8位的色度UV數(shù)據(jù)，色度數(shù)據(jù)不作處理直接送至YUV/RGB轉(zhuǎn)換器，8位的亮度Y數(shù)據(jù)與8
8位的亮度因子用乘法器相乘，輸出的高8位亮度數(shù)據(jù)送至YUV/RGB轉(zhuǎn)換器，通過YUV/RGB轉(zhuǎn) 換器還原成亮度受控的RGB數(shù)據(jù)。如圖4所示，SDRAM-FIF0控制器包括SDRAM時鐘、隔行SDRAM頁計數(shù)器、輸入隔行 掃描行計數(shù)器、隔行SDRAM行地址發(fā)生器、輸入FIFO讀控制器、SDRAM控制器、輸出FIFO寫 控制器、逐行SDRAM行地址發(fā)生器、輸出逐行掃描行計數(shù)器、逐行SDRAM頁計數(shù)器。SDRAM時 鐘與SDRAM-FIF0控制器中的其它所有模塊連接，為其它所有模塊提供同步時鐘；SDRAM控 制器采用突發(fā)全頁讀寫模式讀入來自輸入FIFO讀控制器的視頻數(shù)據(jù)，或?qū)⒁曨l數(shù)據(jù)寫到 輸出FIFO寫控制器，SDRAM控制器與隔行SDRAM行地址發(fā)生器、逐行SDRAM行地址發(fā)生器連 接；隔行SDRAM頁計數(shù)器與輸入隔行掃描行計數(shù)器連接；輸入隔行掃描行計數(shù)器還分別與 隔行SDRAM行地址發(fā)生器、輸入FIFO讀控制器連接；逐行SDRAM頁計數(shù)器與輸出逐行掃描 行計數(shù)器連接；輸出逐行掃描行計數(shù)器分別與逐行SDRAM行地址發(fā)生器、輸出FIFO寫控制 器連接。輸入FIFO讀控制器與輸入FIFO模塊連接，輸出FIFO寫控制器與輸出FIFO模塊 連接，SDRAM控制器還分別與時序控制器和SDRAM存儲器連接，SDRAM時鐘與時鐘發(fā)生器連 接。SDRAM時鐘與SDRAM-FIF0控制器中的其它所有模塊連接，為其它所有模塊提供同步時 鐘；SDRAM控制器接受時序控制器的通知進(jìn)行初始化，完成后進(jìn)入自動刷新周期；SDRAM控 制器采用突發(fā)全頁讀寫的方式，每次讀寫以一頁即256個字為單位進(jìn)行，對于1024X768分 辨率，一行有4頁，對于1280 X IOM分辨率，一行有5頁；以1280X1024分辨率為例，隔行 SDRAM頁計數(shù)器每計滿5頁，通知輸入隔行掃描行計數(shù)器加1，并通知輸入FIFO讀控制器從 輸入FIFO模塊中讀出一行數(shù)據(jù)；對于場序為偶場的隔行掃描視頻信號，隔行SDRAM行地址 發(fā)生器從行地址0開始，按行地址0、行地址2、行地址4……行地址1022將輸入FIFO模塊內(nèi) 的隔行掃描視頻信號寫入SDRAM存儲器；對于場序為奇場的隔行掃描視頻信號，隔行SDRAM 行地址發(fā)生器從行地址1開始，按行地址1、行地址3、行地址5……行地址1023將輸入FIFO 模塊內(nèi)的隔行掃描視頻信號寫入SDRAM存儲器；SDRAM控制器從輸入FIFO模塊中讀入隔行 掃描視頻信號寫頁期間，插入讀頁周期；逐行SDRAM頁計數(shù)器每計滿5頁，通知輸出逐行掃 描行計數(shù)器加1，并通知輸出FIFO寫控制器從SDRAM存儲器讀出一行數(shù)據(jù)，寫到輸出FIFO 模塊；逐行SDRAM行地址發(fā)生器根據(jù)輸出逐行掃描行計數(shù)器的每個計數(shù)按行地址0、行地址 1、行地址2……行地址1022、行地址1023的順序從SDRAM存儲器讀出隔行掃描視頻信號的 RGB數(shù)據(jù)。雖然以上描述了本發(fā)明的具體實施方式
，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這些 僅是舉例說明，在不背離本發(fā)明的原理和實質(zhì)的前提下，可以對這些實施方式做出多種變 更或修改。因此，本發(fā)明的保護(hù)范圍由所附權(quán)利要求書限定。
權(quán)利要求
1.一種針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在于，其包括隔行視頻輸入模塊，其從一個視頻輸入接口采樣隔行掃描視頻信號并進(jìn)行模擬/數(shù)字 轉(zhuǎn)化；FPGA模塊，其與隔行視頻輸入模塊連接并接收和處理經(jīng)過隔行視頻輸入模塊轉(zhuǎn)化的隔 行掃描視頻信號；SDRAM存儲器，其通過總線與FPGA模塊連接，其存儲隔行掃描視頻信號；亮度控制模塊，其與FPGA模塊連接并將一個電位器接口傳送來的亮度調(diào)整電壓進(jìn)行 電壓-頻率轉(zhuǎn)換后傳送給FPGA模塊；逐行視頻輸出模塊，其與FPGA模塊連接，將隔行掃描視頻信號去隔行后傳送至一個副 顯示器接口；LVDS液晶屏邏輯板接口模塊，其與FPGA模塊連接，將隔行掃描視頻數(shù)據(jù)去隔行后點對 點地驅(qū)動一個液晶面板接口；晶體振蕩器，其與FPGA模塊連接，并產(chǎn)生三路時鐘以同步SDRAM存儲器、逐行視頻輸出 模塊、LVDS液晶屏邏輯板接口模塊的工作；電源模塊，其分別與FPGA模塊、晶體振蕩器、SDRAM存儲器、隔行視頻輸入模塊、亮度控 制模塊、逐行視頻輸出模塊、LVDS液晶屏邏輯板接口模塊連接并提供模擬直流電源和數(shù)字 直流電源。
2.如權(quán)利要求1所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在 于，所述FPGA模塊包括時鐘發(fā)生器、1 控制器、時序控制器、偶場檢測器、輸入FIFO寫控制 器、亮度處理器、輸入FIFO模塊、SDRAM-FIF0控制器、輸出FIFO模塊、輸出FIFO讀控制器、 逐行掃描視頻控制器、LVDS接口控制器，時鐘發(fā)生器通過鎖相環(huán)產(chǎn)生不同頻率的時鐘并分 別與SDRAM-FIF0控制器、逐行掃描視頻控制器、LVDS接口控制器連接，時序控制器分別與 時鐘發(fā)生器、1 控制器、偶場檢測器、SDRAM-FIF0控制器、輸出FIFO讀控制器、LVDS接口控 制器連接，輸入FIFO寫控制器、亮度處理器、輸入FIFO模塊、SDRAM-FIF0控制器、輸出FIFO 模塊、輸出FIFO讀控制器順序逐級連接，輸出FIFO讀控制器和逐行掃描視頻控制器、LVDS 接口控制器連接，I2C控制器識別隔行視頻輸入模塊內(nèi)的隔行掃描視頻信號，時序控制器通 知偶場檢測器向輸入FIFO寫控制器發(fā)出偶場標(biāo)志信號，時序控制器根據(jù)1 控制器配置隔 行視頻輸入模塊的情況來打開或關(guān)閉逐行掃描視頻控制器和LVDS接口控制器的開關(guān)。
3.如權(quán)利要求2所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在 于，所述時鐘發(fā)生器同步SDRAM-FIF0控制器、逐行掃描視頻控制器、LVDS接口控制器的工 作。
4.如權(quán)利要求2所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在 于，所述時鐘發(fā)生器、1 控制器、時序控制器共用時鐘并與晶體振蕩器連接，輸入FIFO寫控 制器和1 控制器分別通過數(shù)據(jù)總線和控制總線與隔行視頻輸入模塊連接，亮度處理器模 塊還與亮度控制模塊連接，SDRAM-FIF0控制器還與SDRAM存儲器連接，逐行掃描視頻控制 器還與逐行視頻輸出模塊連接，LVDS接口控制器還與LVDS液晶屏邏輯板接口模塊連接。
5.如權(quán)利要求2所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在 于，所述亮度處理器包括RGB/YUV轉(zhuǎn)換器、計數(shù)器、乘法器和YUV/RGB轉(zhuǎn)換器，RGB/YUV轉(zhuǎn)換 器通過Y數(shù)據(jù)總線與乘法器連接，RGB/YUV轉(zhuǎn)換器通過U數(shù)據(jù)總線和V數(shù)據(jù)總線與YUV/RGB轉(zhuǎn)換器連接，計數(shù)器與乘法器連接并輸出亮度控制數(shù)據(jù)給乘法器，乘法器與YUV/RGB轉(zhuǎn)換 器連接，乘法器將亮度Y數(shù)據(jù)和亮度控制數(shù)據(jù)相乘的結(jié)果高八位數(shù)據(jù)傳送給YUV/RGB轉(zhuǎn)換
6.如權(quán)利要求5所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在 于，所述RGB/YUV轉(zhuǎn)換器還與輸入FIFO寫控制器連接，計數(shù)器還與亮度控制模塊連接并接 收亮度控制模塊產(chǎn)生的電壓和頻率信號，YUV/RGB轉(zhuǎn)換器還與輸入FIFO模塊連接。
7.如權(quán)利要求2所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在 于，所述SDRAM-FIF0控制器包括SDRAM時鐘、隔行SDRAM頁計數(shù)器、輸入隔行掃描行計數(shù) 器、隔行SDRAM行地址發(fā)生器、輸入FIFO讀控制器、SDRAM控制器、輸出FIFO寫控制器、逐行 SDRAM行地址發(fā)生器、輸出逐行掃描行計數(shù)器、逐行SDRAM頁計數(shù)器，SDRAM控制器與SDRAM 時鐘、隔行SDRAM行地址發(fā)生器、逐行SDRAM行地址發(fā)生器連接，隔行SDRAM頁計數(shù)器與輸 入隔行掃描行計數(shù)器連接，輸入隔行掃描行計數(shù)器還分別與隔行SDRAM行地址發(fā)生器、輸 入FIFO讀控制器連接，逐行SDRAM頁計數(shù)器與輸出逐行掃描行計數(shù)器連接，輸出逐行掃描 行計數(shù)器分別與逐行SDRAM行地址發(fā)生器、輸出FIFO寫控制器連接，SDRAM時鐘提供同步 時鐘，隔行SDRAM行地址發(fā)生器將隔行掃描視頻信號寫入SDRAM存儲器，逐行SDRAM行地址 發(fā)生器從SDRAM存儲器讀出隔行掃描視頻信號。
8.如權(quán)利要求7所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在 于，所述輸入FIFO讀控制器還與輸入FIFO模塊連接，輸出FIFO寫控制器還與輸出FIFO模 塊連接，SDRAM控制器還分別與時序控制器和SDRAM存儲器連接，SDRAM時鐘還與時鐘發(fā)生 器連接。
9.如權(quán)利要求7所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征在 于，所述SDRAM控制器采用突發(fā)頁讀寫的方式。
10.如權(quán)利要求1所述的針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其特征 在于，所述電位器接口傳送來的亮度調(diào)整電壓還傳送至一個液晶面板接口以調(diào)整背光亮度。
全文摘要
本發(fā)明公開了一種針對高分辨率隔行掃描視頻信號的液晶顯示驅(qū)動器，其包括隔行視頻輸入模塊，其從一個視頻輸入接口采樣隔行掃描視頻信號并進(jìn)行模擬/數(shù)字轉(zhuǎn)化；FPGA模塊，其與隔行視頻輸入模塊連接并接收經(jīng)過隔行視頻輸入模塊轉(zhuǎn)化的隔行掃描視頻信號；SDRAM存儲器，其通過總線與FPGA模塊連接并存儲隔行掃描視頻信號；亮度控制模塊，其與FPGA模塊連接；逐行視頻輸出模塊，其與FPGA模塊連；LVDS液晶屏邏輯板接口模塊，其與FPGA模塊連接；晶體振蕩器，其與FPGA模塊連接；電源模塊，其與FPGA模塊等連接并提供模擬直流電源和數(shù)字直流電源。本發(fā)明液晶顯示驅(qū)動器實現(xiàn)了高分辨率隔行掃描視頻信號在液晶顯示器上進(jìn)行點對點的顯示。
文檔編號G09G3/20GK102142236SQ20101010466
公開日2011年8月3日 申請日期2010年2月3日 優(yōu)先權(quán)日2010年2月3日
發(fā)明者胡志強(qiáng) 申請人:胡志強(qiáng)