專利名稱：液晶顯示設(shè)備及信號(hào)發(fā)送系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及可用作為用于驅(qū)動(dòng)液晶顯示面板的驅(qū)動(dòng)IC的集成電路，特別涉及根據(jù)顯示數(shù)據(jù)驅(qū)動(dòng)液晶顯示面板的數(shù)據(jù)總線的LCD數(shù)據(jù)驅(qū)動(dòng)器。
背景技術(shù)：
液晶顯示面板具有設(shè)置為矩陣形式的晶體管所構(gòu)成的像素，其具有在水平方向上延伸連接到像素晶體管的柵極的柵極總線，以及在垂直方向上延伸通過晶體管連接到像素電容器的數(shù)據(jù)總線。當(dāng)數(shù)據(jù)要被顯示在液晶顯示面板上時(shí)，柵極驅(qū)動(dòng)器一個(gè)接一個(gè)地順序驅(qū)動(dòng)?xùn)艠O總線，使得在被選擇的水平線上的晶體管導(dǎo)通。數(shù)據(jù)驅(qū)動(dòng)器把數(shù)據(jù)通過導(dǎo)通的晶體管寫入到所選擇的水平線上的像素中。
在常規(guī)結(jié)構(gòu)中，通常LCD數(shù)據(jù)驅(qū)動(dòng)器被共同連接到一條總線，用于傳輸顯示數(shù)據(jù)信號(hào)、時(shí)鐘信號(hào)等等。在這種情況中，信號(hào)線相互交叉，導(dǎo)致在一個(gè)所用的基板中提供大量的層面。為了減小基板的層面數(shù)目，LCD數(shù)據(jù)驅(qū)動(dòng)器可以被級(jí)聯(lián)，從而把給定的LCD驅(qū)動(dòng)器的數(shù)據(jù)輸出提供到位于下一級(jí)的下一個(gè)LCD數(shù)據(jù)驅(qū)動(dòng)器。
由于LCD驅(qū)動(dòng)器被串聯(lián)而沒有在所用的信號(hào)線之間相互交叉，因此該級(jí)聯(lián)結(jié)構(gòu)可以減少基板層面的數(shù)目。這提供以低成本制造該基板的基礎(chǔ)。
利用被設(shè)置為級(jí)聯(lián)的LCD數(shù)據(jù)驅(qū)動(dòng)器，到給定驅(qū)動(dòng)器設(shè)備的信號(hào)輸入導(dǎo)致該信號(hào)被通過輸出緩沖器提供到下一個(gè)驅(qū)動(dòng)器設(shè)備。由于在制造工藝中的變化導(dǎo)致信號(hào)的正躍變和負(fù)躍變?cè)诰彌_器中具有不同的延遲，從而輸出信號(hào)將具有與輸入信號(hào)略有不同的占空比。
當(dāng)具有類似的延遲特性的LCD數(shù)據(jù)驅(qū)動(dòng)器被級(jí)聯(lián)時(shí)，在每次信號(hào)通過一個(gè)LCD數(shù)據(jù)驅(qū)動(dòng)器時(shí)，該占空比誤差將被累積。在通過大量的驅(qū)動(dòng)器之后，該占空比誤差將達(dá)到不能夠被忽略的程度。例如在SXGA類型的LCD面板中，10個(gè)LCD數(shù)據(jù)驅(qū)動(dòng)器被級(jí)聯(lián)，從而占空比的累積誤差可能導(dǎo)致信號(hào)不能夠正確地傳輸。
相應(yīng)地，需要一種沒有占空比誤差的LCD數(shù)據(jù)驅(qū)動(dòng)器，并且需要一種使用這種LCD數(shù)據(jù)驅(qū)動(dòng)器的液晶顯示設(shè)備。

發(fā)明內(nèi)容
本發(fā)明的一般目的是提供一種能夠用作為L(zhǎng)CD數(shù)據(jù)驅(qū)動(dòng)器的集成電路，以及使用這種LCD數(shù)據(jù)驅(qū)動(dòng)器的液晶顯示設(shè)備，其基本上避免由于現(xiàn)有技術(shù)的限制和缺點(diǎn)所造成的一個(gè)或多個(gè)問題。
本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)將在下文的描述中給出，并且從該描述和附圖中將變得更加清楚，或者可以根據(jù)在說明書所提供的思想通過本發(fā)明的實(shí)踐而獲得。通過在說明書中采用這種完整、清楚、簡(jiǎn)明和確切的術(shù)語(yǔ)具體指出的LCD數(shù)據(jù)驅(qū)動(dòng)器，使得本領(lǐng)域的普通技術(shù)人員能夠?qū)崿F(xiàn)和獲得本發(fā)明的目的以及其它特點(diǎn)和優(yōu)點(diǎn)。
為了實(shí)現(xiàn)這些和其它優(yōu)點(diǎn)，并且根據(jù)在此體現(xiàn)和廣義描述的本發(fā)明的目的，本發(fā)明提供一種集成電路，其中包括第一信號(hào)反相開關(guān)電路，其接收從外部提供的信號(hào)作為第一輸入信號(hào)，然后在響應(yīng)開關(guān)信號(hào)的第一狀態(tài)在對(duì)該輸入信號(hào)邏輯反相之后輸出該第一輸入信號(hào)，并且響應(yīng)該開關(guān)信號(hào)的第二狀態(tài)直接輸出該第一輸入信號(hào)而不使其邏輯反相；信號(hào)處理電路，其根據(jù)第一信號(hào)反相開關(guān)電路的輸出執(zhí)行信號(hào)處理；以及第二信號(hào)反相開關(guān)電路，其接收通過信號(hào)處理電路的第一反相開關(guān)電路的輸出，作為第二輸入信號(hào)，然后響應(yīng)該開關(guān)信號(hào)的第二狀態(tài)，在對(duì)該輸入信號(hào)進(jìn)行邏輯反相之后輸出該第二輸入信號(hào)，以及響應(yīng)該開關(guān)信號(hào)的第一狀態(tài)直接輸出該第二輸入信號(hào)而不使其邏輯反相。
在具有上述集成電路的電路結(jié)構(gòu)的LCD數(shù)據(jù)驅(qū)動(dòng)器中，輸出信號(hào)的邏輯相對(duì)于輸入信號(hào)的邏輯被反相，從而消除由于正信號(hào)躍變的延遲與負(fù)信號(hào)躍變的延遲之間的時(shí)序差所造成的占空比誤差。即使當(dāng)數(shù)據(jù)驅(qū)動(dòng)IC被多級(jí)級(jí)聯(lián)設(shè)置時(shí)，可以避免由于信號(hào)傳輸所造成的占空比誤差的累積。這種邏輯反相響應(yīng)該開關(guān)信號(hào)，在內(nèi)部信號(hào)處理之前的信號(hào)級(jí)或者在內(nèi)部信號(hào)處理之后的信號(hào)級(jí)被有選擇地執(zhí)行，從而保證具有規(guī)則邏輯的信號(hào)被提供用于由內(nèi)部信號(hào)處理所使用。
另外，根據(jù)本發(fā)明的液晶顯示設(shè)備包括液晶顯示面板；柵極驅(qū)動(dòng)器，其驅(qū)動(dòng)所述液晶顯示面板的柵極總線；以及多個(gè)數(shù)據(jù)驅(qū)動(dòng)器，其被設(shè)置為級(jí)聯(lián)，并且驅(qū)動(dòng)所述液晶顯示面板的數(shù)據(jù)總線，其中每個(gè)所述數(shù)據(jù)驅(qū)動(dòng)器接收由級(jí)聯(lián)的前級(jí)提供的信號(hào)，并且在對(duì)其進(jìn)行邏輯反相之后把該信號(hào)傳送到級(jí)聯(lián)的后級(jí)。
另外，一種信號(hào)發(fā)送系統(tǒng)，其中包括被設(shè)置為級(jí)聯(lián)的多個(gè)集成電路，其中每個(gè)所述集成電路接收從級(jí)聯(lián)的前級(jí)提供的信號(hào)，并且在對(duì)其進(jìn)行邏輯反相之后，把該信號(hào)傳送到級(jí)聯(lián)的后級(jí)。
在上述該液晶顯示設(shè)備和信號(hào)發(fā)送系統(tǒng)中，輸出信號(hào)的邏輯被相對(duì)于輸入信號(hào)的邏輯反相，從而消除由于正信號(hào)躍變的延遲和負(fù)信號(hào)躍變的延遲之間的時(shí)序差所造成的占空比誤差。即使當(dāng)被用于提供多級(jí)電路時(shí)，也可以避免由于信號(hào)層傳輸所造成的占空比誤差的累積。
從下文結(jié)合附圖的詳細(xì)描述中，本發(fā)明的其它目的和特點(diǎn)將變得更加清楚。


圖1為示出應(yīng)用本發(fā)明的液晶顯示設(shè)備的結(jié)構(gòu)的一個(gè)例子的示意圖；圖2為示出數(shù)據(jù)驅(qū)動(dòng)器IC的結(jié)構(gòu)的一個(gè)例子的電路圖；圖3A和3B為用于說明偶數(shù)位置和奇數(shù)位置之間的差別的信號(hào)反相處理的示意圖；
圖4A和4B為示出當(dāng)時(shí)鐘信號(hào)通過多級(jí)級(jí)聯(lián)的數(shù)據(jù)驅(qū)動(dòng)IC傳輸時(shí)所觀察的占空比誤差的示意圖；圖5為示出數(shù)據(jù)驅(qū)動(dòng)IC的另一個(gè)結(jié)構(gòu)的例子的電路圖；圖6為示出根據(jù)本發(fā)明的信號(hào)反相開關(guān)電路的一個(gè)實(shí)施例的電路圖；以及圖7為示出根據(jù)本發(fā)明的信號(hào)反相開關(guān)電路的另一個(gè)實(shí)施例的電路圖。
具體實(shí)施例方式
在下文中，參照附圖描述本發(fā)明的實(shí)施例。
圖1為示出應(yīng)用本發(fā)明的液晶顯示設(shè)備的結(jié)構(gòu)的一個(gè)例子的示意圖。
圖1的液晶顯示設(shè)備包括級(jí)聯(lián)的LCD面板10、控制電路11、柵極驅(qū)動(dòng)器12以及多個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC13。
LCD面板10包括由設(shè)置為矩陣形式的晶體管(未示出)出構(gòu)成的像素，柵極總線在水平方向上從柵極驅(qū)動(dòng)器12延伸并且連接到像素晶體管的柵極，數(shù)據(jù)總線從數(shù)據(jù)驅(qū)動(dòng)器IC13在垂直方向上延伸并且通過晶體管連接到像素電容器。當(dāng)數(shù)據(jù)被顯示在LCD面板10上時(shí)，柵極驅(qū)動(dòng)器12一個(gè)接一個(gè)地順序驅(qū)動(dòng)?xùn)艠O總線，以使得在所選擇水平線上的晶體管導(dǎo)通。數(shù)據(jù)驅(qū)動(dòng)器IC13通過導(dǎo)通的晶體管把數(shù)據(jù)寫入在所選擇的水平線上的像素中。
控制電路11控制柵極驅(qū)動(dòng)器12和數(shù)據(jù)驅(qū)動(dòng)器IC13，以在LCD面板10上顯示數(shù)據(jù)?？刂齐娐?1把時(shí)鐘信號(hào)、數(shù)據(jù)信號(hào)和各種控制信號(hào)提供到數(shù)據(jù)驅(qū)動(dòng)器IC13，并且把時(shí)鐘信號(hào)和各種控制信號(hào)提供到柵極驅(qū)動(dòng)器12。
在根據(jù)本發(fā)明的液晶顯示設(shè)備中，數(shù)據(jù)驅(qū)動(dòng)器IC13被級(jí)聯(lián)，如圖1中所示。被提供到第一個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC13的信號(hào)然后被通過第一數(shù)據(jù)驅(qū)動(dòng)器IC13傳輸?shù)较乱粋€(gè)數(shù)據(jù)驅(qū)動(dòng)器IC13。然后，該信號(hào)被順序地從給定電路級(jí)處的數(shù)據(jù)驅(qū)動(dòng)器IC13提供到下一級(jí)處的數(shù)據(jù)驅(qū)動(dòng)器IC13。
在本發(fā)明中，每個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC13被構(gòu)造為使該信號(hào)的邏輯電平反相。在圖1中，信號(hào)邏輯被反相的方式在連接于數(shù)據(jù)驅(qū)動(dòng)器IC13之間的信號(hào)線15的上部示出。按照這種方式，每個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC13使該信號(hào)邏輯反相，從而消除由于該信號(hào)的正躍變和該信號(hào)的負(fù)躍變之間的延遲差所造成的占空比誤差。相應(yīng)地，即使當(dāng)數(shù)據(jù)驅(qū)動(dòng)器IC13被設(shè)置為形成多級(jí)級(jí)聯(lián)時(shí)，也可以消除通過信號(hào)傳輸所造成的占空比誤差的累積。
圖2為示出數(shù)據(jù)驅(qū)動(dòng)器IC13的結(jié)構(gòu)的一個(gè)例子。
圖2的數(shù)據(jù)驅(qū)動(dòng)器IC13包括輸入緩沖器21至23、信號(hào)反相開關(guān)電路24、時(shí)鐘控制電路25、數(shù)據(jù)控制電路26、反相器27、信號(hào)反相開關(guān)電路28、輸出緩沖器29和30、以及核心電路31。
在圖2的例子中所示的結(jié)構(gòu)僅僅使時(shí)鐘信號(hào)CLK的邏輯反相。信號(hào)反相開關(guān)電路24或者信號(hào)反相開關(guān)電路28之一使時(shí)鐘信號(hào)CLK反相。由一個(gè)偶數(shù)/奇數(shù)開關(guān)信號(hào)決定使用信號(hào)反相開關(guān)電路24和信號(hào)反相開關(guān)電路28中的哪一個(gè)來執(zhí)行反相處理。在級(jí)聯(lián)連接的數(shù)據(jù)驅(qū)動(dòng)器IC13中，奇數(shù)數(shù)據(jù)驅(qū)動(dòng)器IC13例如給出一個(gè)低電平的偶數(shù)/奇數(shù)開關(guān)信號(hào)，以及偶數(shù)數(shù)據(jù)驅(qū)動(dòng)器IC13例如從該基板給出一個(gè)電源電勢(shì)VDD。如圖1中所示，地電勢(shì)GND被從該基板提供到奇數(shù)數(shù)據(jù)驅(qū)動(dòng)器IC13作為偶奇開關(guān)信號(hào)，并且電源電勢(shì)VDD被從該基板提供到奇數(shù)數(shù)據(jù)驅(qū)動(dòng)器IC13。
當(dāng)輸入時(shí)鐘信號(hào)CLKin被表示為與正常邏輯反相的邏輯時(shí)，信號(hào)反相開關(guān)電路24使該邏輯反相，從而提供具有正常邏輯的時(shí)鐘信號(hào)CLK，用于時(shí)鐘控制電路25中。在信號(hào)反相開關(guān)電路28處沒有邏輯反相，從而被提供到后級(jí)的輸出時(shí)鐘信號(hào)CLKout具有與輸入時(shí)鐘信號(hào)CLKin的邏輯反相的邏輯。
當(dāng)輸入時(shí)鐘信號(hào)CLKin具有正常邏輯時(shí)，信號(hào)反相開關(guān)電路24不使該邏輯反相，從而提供具有正常邏輯的時(shí)鐘信號(hào)CLK，用于時(shí)鐘控制電路25中。在這種情況中，信號(hào)反相開關(guān)電路28使該邏輯反相，從而輸出到下一級(jí)的時(shí)鐘信號(hào)CLKout具有與輸入時(shí)鐘信號(hào)CLKin的邏輯反相的邏輯。
在下文中，將詳細(xì)描述數(shù)據(jù)驅(qū)動(dòng)器IC13的操作。
輸入緩沖器21接收來自前級(jí)的數(shù)據(jù)驅(qū)動(dòng)器IC13的時(shí)鐘信號(hào)CLKin。如果數(shù)據(jù)驅(qū)動(dòng)器IC13在該級(jí)聯(lián)中是第一驅(qū)動(dòng)器，則時(shí)鐘信號(hào)CLKin被從圖1的控制電路11提供。輸入緩沖器21把時(shí)鐘信號(hào)CLK提供到信號(hào)反相開關(guān)電路24。信號(hào)反相開關(guān)電路24進(jìn)一步通過輸入緩沖器23接收偶數(shù)/奇數(shù)開關(guān)信號(hào)。
信號(hào)反相開關(guān)電路24包括反相器41和開關(guān)42，并且響應(yīng)該偶數(shù)/奇數(shù)開關(guān)信號(hào)而切換開關(guān)42的連接，以選擇時(shí)鐘信號(hào)CLK或者從反相器41輸出的該時(shí)鐘信號(hào)CLK的反相信號(hào)。所選擇信號(hào)被提供到時(shí)鐘控制電路25。根據(jù)所接收的時(shí)鐘信號(hào)CLK，時(shí)鐘控制電路25產(chǎn)生時(shí)序控制信號(hào)，用于提供到數(shù)據(jù)控制電路26和核心電路31。
如圖1中所示，輸入緩沖器22接收來自前級(jí)的控制電路11或數(shù)據(jù)驅(qū)動(dòng)器IC13的數(shù)據(jù)信號(hào)DATAin，并且把數(shù)據(jù)信號(hào)DATA提供到數(shù)據(jù)控制電路26。響應(yīng)來自時(shí)鐘控制電路25的控制信號(hào)，數(shù)據(jù)控制電路26在內(nèi)部電阻器中存儲(chǔ)順序地從輸入緩沖器22提供的數(shù)據(jù)信號(hào)DATA。按照這種方式，數(shù)據(jù)驅(qū)動(dòng)器IC13的內(nèi)部電阻器存儲(chǔ)顯示數(shù)據(jù)的一部分水平周期，該部分對(duì)應(yīng)于由數(shù)據(jù)驅(qū)動(dòng)器IC13所覆蓋的顯示區(qū)域。
存儲(chǔ)在數(shù)據(jù)控制電路26中的顯示數(shù)據(jù)被提供到核心電路31。核心電路31包括一個(gè)鎖存電路，分級(jí)電勢(shì)產(chǎn)生電路，輸出緩沖器電路等等。核心電路31根據(jù)來自時(shí)鐘控制電路25的時(shí)序控制信號(hào)而工作，并且當(dāng)從數(shù)據(jù)控制電路26接收該顯示數(shù)據(jù)時(shí)，在鎖存電路中鎖存該顯示數(shù)據(jù)。存儲(chǔ)在鎖存電路中的顯示數(shù)據(jù)被提供到分級(jí)電勢(shì)產(chǎn)生電路。該分級(jí)電勢(shì)產(chǎn)生電路被提供有用于各個(gè)數(shù)據(jù)線的數(shù)模轉(zhuǎn)換電路，其把所接收的顯示數(shù)據(jù)從數(shù)字轉(zhuǎn)換為模擬，從而輸出模擬灰度級(jí)信號(hào)。該輸出緩沖器電路通過各個(gè)數(shù)據(jù)線從分級(jí)電勢(shì)產(chǎn)生電路接收該模擬灰度級(jí)信號(hào)，并且把所接收的模擬灰度級(jí)信號(hào)輸出到LCD面板10，作為用于驅(qū)動(dòng)數(shù)據(jù)線的驅(qū)動(dòng)信號(hào)。
時(shí)鐘控制電路25接收時(shí)鐘信號(hào)CLK或者來自信號(hào)反相開關(guān)電路24的反相信號(hào)，并且把這一信號(hào)原樣地提供給信號(hào)反相開關(guān)電路28。信號(hào)反相開關(guān)電路28進(jìn)一步接收通過輸入緩沖器23和反相器27的偶數(shù)/奇數(shù)開關(guān)信號(hào)的反相信號(hào)。信號(hào)反相開關(guān)電路28包括反相器43和開關(guān)44，并且響應(yīng)偶數(shù)/奇數(shù)開關(guān)信號(hào)的反相而切換開關(guān)44的連接，以選擇時(shí)鐘控制電路25的輸出或者時(shí)鐘控制電路25的輸出的反相信號(hào)。所選擇的信號(hào)然后被提供到輸出緩沖器29。輸出緩沖器29把所接收的信號(hào)提供到位于后級(jí)的數(shù)據(jù)驅(qū)動(dòng)器IC13，作為時(shí)鐘信號(hào)CLKout。
通過數(shù)據(jù)控制電路26的數(shù)據(jù)信號(hào)DATA被作為數(shù)據(jù)信號(hào)DATAout從輸出緩沖器30輸出到位于后級(jí)的數(shù)據(jù)驅(qū)動(dòng)器IC13。
圖3A和3B為用于說明偶數(shù)位置和奇數(shù)位置之間的差別的信號(hào)反相處理的示意圖。
圖3A示出在位于奇數(shù)級(jí)的數(shù)據(jù)驅(qū)動(dòng)器IC13中提供的信號(hào)傳播路徑。圖3B示出位于偶數(shù)級(jí)的數(shù)據(jù)驅(qū)動(dòng)器IC13中提供的信號(hào)傳播路徑。在圖3中，僅僅示出用于時(shí)鐘信號(hào)的信號(hào)傳播路徑，并且與數(shù)據(jù)信號(hào)相關(guān)的電路被省略。
在奇數(shù)級(jí)提供的數(shù)據(jù)驅(qū)動(dòng)器IC13中，輸入信號(hào)具有正常的邏輯。因此，如圖3A中所示，信號(hào)反相開關(guān)電路24不使該邏輯反相，而信號(hào)反相開關(guān)電路28使該邏輯反相。這使得根據(jù)常規(guī)邏輯信號(hào)控制在時(shí)鐘控制電路25中的信號(hào)成為可能，并且使得輸入到輸入緩沖器21的輸入信號(hào)與來自輸出緩沖器29的輸出信號(hào)之間反相。
在提供于偶數(shù)級(jí)的數(shù)據(jù)驅(qū)動(dòng)器IC13中，該輸入信號(hào)是正常邏輯的反相。因此，如圖3B中所示，信號(hào)反相開關(guān)電路24使該邏輯反相，而信號(hào)反相開關(guān)電路28不使該邏輯反相。這使得根據(jù)常規(guī)邏輯信號(hào)控制在時(shí)鐘控制電路25中的信號(hào)成為可能，并且使得輸入到輸入緩沖器21的輸入信號(hào)與來自輸出緩沖器29的輸出信號(hào)之間反相。
圖4A和4B為示出當(dāng)時(shí)鐘信號(hào)通過多級(jí)級(jí)聯(lián)的數(shù)據(jù)驅(qū)動(dòng)IC傳輸時(shí)所觀察的占空比誤差的示意圖。
圖4A示出輸入到現(xiàn)有的多級(jí)數(shù)據(jù)驅(qū)動(dòng)器IC的第一級(jí)的時(shí)鐘信號(hào)，并且進(jìn)一步示出從數(shù)據(jù)驅(qū)動(dòng)器IC的各個(gè)級(jí)輸出的時(shí)鐘信號(hào)。圖4B示出根據(jù)本發(fā)明輸入到多級(jí)數(shù)據(jù)驅(qū)動(dòng)器IC的第一級(jí)的時(shí)鐘信號(hào)，并且進(jìn)一步示出從數(shù)據(jù)驅(qū)動(dòng)器IC的各個(gè)級(jí)輸出的時(shí)鐘信號(hào)。在圖4A和4B中，輸出緩沖器被使用以在信號(hào)的負(fù)躍變中引入比信號(hào)的正躍變更長(zhǎng)的延遲。因此，在每個(gè)數(shù)據(jù)驅(qū)動(dòng)器IC中，輸出時(shí)鐘信號(hào)具有比輸入時(shí)鐘信號(hào)更寬的脈沖寬度。
如圖4A中所示，其中現(xiàn)有的數(shù)據(jù)驅(qū)動(dòng)器IC被串聯(lián)以形成多級(jí)，占空比誤差將在每一級(jí)中累積。結(jié)果，在最后一級(jí)的數(shù)據(jù)驅(qū)動(dòng)IC產(chǎn)生具有與輸入到第一級(jí)的具有50％的占空比的時(shí)鐘信號(hào)大不相同的波形。
如圖4B中所示，本發(fā)明的數(shù)據(jù)驅(qū)動(dòng)器IC13被串聯(lián)以形成多級(jí)，在每一級(jí)相互消除占空比誤差。因此，在最后一級(jí)的數(shù)據(jù)驅(qū)動(dòng)IC的輸出保持與輸入到第一級(jí)的具有50％的占空比的時(shí)鐘信號(hào)相類似的波型。
在根據(jù)本發(fā)明的數(shù)據(jù)驅(qū)動(dòng)器IC13中，輸出信號(hào)的邏輯被相對(duì)于輸入信號(hào)的邏輯反相，這使得消除由于正信號(hào)躍變和負(fù)信號(hào)躍變之間的延遲的差別所產(chǎn)生的占空比誤差相比抵消。因此，即使當(dāng)數(shù)據(jù)驅(qū)動(dòng)器IC13被級(jí)聯(lián)時(shí)，占空比誤差將不會(huì)通過信號(hào)傳輸而累積?？梢皂憫?yīng)在核心信號(hào)處理之前的電路級(jí)或者在核心信號(hào)處理之后的電路級(jí)的偶數(shù)/奇數(shù)開關(guān)信號(hào)而有選擇地執(zhí)行邏輯反相處理。
圖5為示出數(shù)據(jù)驅(qū)動(dòng)IC的另一個(gè)結(jié)構(gòu)的例子的電路圖。
圖5的數(shù)據(jù)驅(qū)動(dòng)器IC13A與圖2的數(shù)據(jù)驅(qū)動(dòng)器IC13不同之處在于提供一個(gè)信號(hào)反相開關(guān)電路32和信號(hào)反相開關(guān)電路33，用于使數(shù)據(jù)信號(hào)DATA反相。其它結(jié)構(gòu)與圖2的數(shù)據(jù)驅(qū)動(dòng)器IC13相同。
在圖5的例子中，不但時(shí)鐘信號(hào)CLK被邏輯反相，而且數(shù)據(jù)信號(hào)DATA也被邏輯反相。信號(hào)反相開關(guān)電路32或信號(hào)反相開關(guān)電路33之一使數(shù)據(jù)信號(hào)DATA反相。由偶數(shù)/奇數(shù)開關(guān)信號(hào)決定信號(hào)反相開關(guān)電路32和信號(hào)反相開關(guān)電路33中的哪一個(gè)電路被用于該反相處理。在級(jí)聯(lián)的數(shù)據(jù)驅(qū)動(dòng)器IC13A中，偶數(shù)數(shù)據(jù)驅(qū)動(dòng)器IC13A例如被給予一個(gè)高電平的偶數(shù)/奇數(shù)開關(guān)信號(hào)，并且奇數(shù)數(shù)據(jù)驅(qū)動(dòng)器IC13A例如被給予一個(gè)低電平的偶數(shù)/奇數(shù)開關(guān)信號(hào)。
當(dāng)數(shù)據(jù)信號(hào)DATAin被表示在被反相為正常邏輯的邏輯中時(shí)，信號(hào)反相開關(guān)電路32使該邏輯反相，從而提供具有正常邏輯的數(shù)據(jù)信號(hào)DATA用于在數(shù)據(jù)控制電路26中使用。在這種情況中，在信號(hào)反相開關(guān)電路33中沒有邏輯反相，從而被提供到后級(jí)的輸出數(shù)據(jù)信號(hào)DATAout具有與輸入數(shù)據(jù)信號(hào)DATAin相反的邏輯。
當(dāng)輸入數(shù)據(jù)信號(hào)DATAin具有正常邏輯時(shí)，信號(hào)反相開關(guān)電路32不使該邏輯反相，從而提供具有正常邏輯的數(shù)據(jù)信號(hào)DATA用于數(shù)據(jù)控制電路26中。在這種情況中，信號(hào)反相開關(guān)電路33使該邏輯反相，從而輸出到下一級(jí)的輸出數(shù)據(jù)信號(hào)DATAout具有與輸入數(shù)據(jù)信號(hào)DATAin相反的邏輯。
除了數(shù)據(jù)信號(hào)DATA的邏輯反相之外，圖5的數(shù)據(jù)驅(qū)動(dòng)器IC13A按照與圖2的數(shù)據(jù)驅(qū)動(dòng)器IC13相同的方式而工作，因此省略對(duì)它的描述。
如上文所述，在圖5的數(shù)據(jù)驅(qū)動(dòng)器IC13A中，相對(duì)于時(shí)鐘信號(hào)CLK的數(shù)據(jù)信號(hào)DATA，輸出信號(hào)的邏輯相對(duì)于輸入信號(hào)的邏輯反相，從而消除由于正信號(hào)躍變的延遲與負(fù)信號(hào)躍變的延遲之間的時(shí)序差所造成的占空比誤差。因此即使當(dāng)數(shù)據(jù)驅(qū)動(dòng)器IC13A被設(shè)置為多級(jí)級(jí)聯(lián)時(shí)，可以避免由于信號(hào)傳輸所造成的占空比誤差的累積。響應(yīng)偶數(shù)/奇數(shù)開關(guān)信號(hào)，在內(nèi)部信號(hào)處理之前的信號(hào)級(jí)或者在內(nèi)部信號(hào)處理之后的信號(hào)級(jí)執(zhí)行這種邏輯反相，從而保證具有正常邏輯的信號(hào)被提供用于由內(nèi)部信號(hào)處理所使用。
圖6為示出根據(jù)本發(fā)明的信號(hào)反相開關(guān)電路的一個(gè)實(shí)施例的電路圖。圖6中所示的信號(hào)反相開關(guān)電路可以被用作為圖2中的信號(hào)反相開關(guān)電路24和28，并且可以用作為圖5中的信號(hào)反相開關(guān)電路32和33。
圖6的信號(hào)反相開關(guān)電路包括反相器51和52以及傳輸門53和54。高電平的偶數(shù)/奇數(shù)開關(guān)信號(hào)(或者偶數(shù)/奇數(shù)開關(guān)信號(hào)的反相)使得傳輸門54導(dǎo)通，并且低電平的偶數(shù)/奇數(shù)開關(guān)信號(hào)(或者偶數(shù)/奇數(shù)開關(guān)信號(hào)的反相)使得傳輸門53導(dǎo)通。利用傳輸門54的導(dǎo)通狀態(tài)，信號(hào)IN通過傳輸門54，并且被輸出作為輸出信號(hào)OUT。利用傳輸門53的導(dǎo)通狀態(tài)，輸入信號(hào)IN被反相器51反相，并且通過傳輸門53，被輸出作為輸出信號(hào)OUT。
圖7為示出根據(jù)本發(fā)明的信號(hào)反相開關(guān)電路的另一個(gè)實(shí)施例的電路圖。圖7中所示的信號(hào)反相開關(guān)電路可以被用作為圖2中的信號(hào)反相開關(guān)電路24和28，并且可以用作為圖5中的信號(hào)反相開關(guān)電路32和33。
圖7的信號(hào)反相開關(guān)電路包括反相器61和62以及NAND門63至65。當(dāng)偶數(shù)/奇數(shù)開關(guān)信號(hào)(或者偶數(shù)/奇數(shù)開關(guān)信號(hào)的反相)為高電平時(shí)，輸入信號(hào)IN被NAND門64反相，并且進(jìn)一步被NAND門65所反相。因此，在這種情況中輸出信號(hào)OUT具有與輸入信號(hào)IN相同的邏輯。當(dāng)偶數(shù)/奇數(shù)開關(guān)信號(hào)(或者偶數(shù)/奇數(shù)開關(guān)信號(hào)的反相)為低電平時(shí)，從反相器61輸出的輸入信號(hào)IN的反相信號(hào)被NAND門63反相，并且進(jìn)一步被NAND門65所反相。因此，在這種情況中輸出信號(hào)OUT具有與輸入信號(hào)IN相反的邏輯。
按照這種方式，被用于本發(fā)明中的信號(hào)反相開關(guān)電路可以容易地作為基于傳輸門或組合邏輯電路的選擇器電路而實(shí)現(xiàn)。
根據(jù)本發(fā)明在級(jí)聯(lián)的信號(hào)傳輸路徑的信號(hào)邏輯反相不限液晶顯示設(shè)備的數(shù)據(jù)驅(qū)動(dòng)器。本發(fā)明的信號(hào)邏輯反相也可以應(yīng)用于任何系統(tǒng)，其中多個(gè)設(shè)備被級(jí)聯(lián)以使得信號(hào)通過該級(jí)聯(lián)傳輸。這可以避免在后續(xù)電路級(jí)中造成占空比誤差的累積。在這種系統(tǒng)中所用的設(shè)備可以被提供兩個(gè)信號(hào)反相開關(guān)電路，一個(gè)在輸入端，另一個(gè)在輸出端，從而獲得正確的信號(hào)反相。
另外，本發(fā)明不限于這些實(shí)施例，可以做出各種變型，而不脫離本本申請(qǐng)基于2002年1月29日遞交的日本在先申請(qǐng)No.2002-019518，其全部?jī)?nèi)部被包含于此以供參考。
權(quán)利要求
1.一種液晶顯示設(shè)備，其中包括液晶顯示面板；柵極驅(qū)動(dòng)器，其驅(qū)動(dòng)所述液晶顯示面板的柵極總線；以及多個(gè)數(shù)據(jù)驅(qū)動(dòng)器，其被設(shè)置為級(jí)聯(lián)，并且驅(qū)動(dòng)所述液晶顯示面板的數(shù)據(jù)總線，其中每個(gè)所述數(shù)據(jù)驅(qū)動(dòng)器接收由級(jí)聯(lián)的前級(jí)提供的信號(hào)，并且在對(duì)其進(jìn)行邏輯反相之后把該信號(hào)傳送到級(jí)聯(lián)的后級(jí)。
2.一種信號(hào)發(fā)送系統(tǒng)，其中包括被設(shè)置為級(jí)聯(lián)的多個(gè)集成電路，其中每個(gè)所述集成電路接收從級(jí)聯(lián)的前級(jí)提供的信號(hào)，并且在對(duì)其進(jìn)行邏輯反相之后，把該信號(hào)傳送到級(jí)聯(lián)的后級(jí)。
全文摘要
一種液晶顯示設(shè)備，其中包括液晶顯示面板；柵極驅(qū)動(dòng)器，其驅(qū)動(dòng)所述液晶顯示面板的柵極總線；以及多個(gè)數(shù)據(jù)驅(qū)動(dòng)器，其被設(shè)置為級(jí)聯(lián)，并且驅(qū)動(dòng)所述液晶顯示面板的數(shù)據(jù)總線，其中每個(gè)所述數(shù)據(jù)驅(qū)動(dòng)器接收由級(jí)聯(lián)的前級(jí)提供的信號(hào)，并且在對(duì)其進(jìn)行邏輯反相之后把該信號(hào)傳送到級(jí)聯(lián)的后級(jí)。一種信號(hào)發(fā)送系統(tǒng)，其中包括被設(shè)置為級(jí)聯(lián)的多個(gè)集成電路，其中每個(gè)所述集成電路接收從級(jí)聯(lián)的前級(jí)提供的信號(hào)，并且在對(duì)其進(jìn)行邏輯反相之后，把該信號(hào)傳送到級(jí)聯(lián)的后級(jí)。
文檔編號(hào)G02F1/133GK1707599SQ200510082348
公開日2005年12月14日 申請(qǐng)日期2003年1月10日 優(yōu)先權(quán)日2002年1月29日
發(fā)明者熊谷正雄, 福田英人, 鵜戶真也 申請(qǐng)人:富士通株式會(huì)社