專利名稱：一種像素結構及其檢修方法與制造方法
技術領域：
本發(fā)明涉及一種像素結構，特別是涉及一種能夠便于檢測是否有殘留多余的導電或半導體材料的像素結構。
背景技術：
一般而言，液晶面板主要包括濾光基板、陣列基板以及充填在濾光基板與陣列基板之間的液晶材料層。藉由控制陣列基板與濾光基板之間的電場，來扭轉(zhuǎn)液晶材料層中的液晶分子，改變光線在液晶面板中的行進方向，造成穿過濾光基板的光線亮度有所差異，而顯示出圖像。
請參閱圖1，其為液晶顯示器中陣列基板1的俯視示意圖。
陣列基板1上設置有多條掃描線10以及多條數(shù)據(jù)線11。這些掃描線10與這些數(shù)據(jù)線11相互行列交錯，將陣列基板1劃分成多個像素結構12，每一像素結構中皆設有薄膜晶體管121以及像素電極122。其中，薄膜晶體管121為一個三端子的開關元件，同時電連接掃描線10、數(shù)據(jù)線11以及像素電極122三者。依據(jù)掃描線10所輸入的電信號可用以開啟或是關閉薄膜晶體管121，而控制數(shù)據(jù)線11傳輸至像素電極122的電壓信號。
而值得注意的是，前述的掃描線10、數(shù)據(jù)線11、薄膜晶體管121、像素電極122等元件，皆是通過沉積及蝕刻等工藝，將各種所需材料，以預設的圖案，依次形成在陣列基板1上。而在這些元件的制作工藝中，偶會發(fā)生材料殘留在預設的圖案區(qū)域以外的情況，而造成不同型態(tài)的缺陷(Defect)。
舉例來說，如圖2所示，為一像素結構12的示意圖。其中，在制作薄膜晶體管121時，以非晶硅沉積于其柵極1211上，作為薄膜晶體管的溝道層1212，若有非晶硅沉積在預定位置以外時，則會在像素結構中，形成如圖2所示的殘留物13。
若當此殘留物位置為在跨數(shù)據(jù)線與像素電極的位置，此殘留物13與其上方的像素電極122會產(chǎn)生耦合電容，則當陣列基板1運作時掃描線10及數(shù)據(jù)線11皆會輸入電壓，數(shù)據(jù)線11的電壓會經(jīng)由此殘留物13與其上方的像素電極122產(chǎn)生的耦合電容影響像素電極122的正常運作造成點缺陷。
而如圖3所示，為另一像素結構的示意圖。其中，當沉積一金屬層在陣列基板上，形成多條掃描線10時，若有金屬沉積在預定位置以外時，則會在像素結構中形成殘留物13，例如圖3所示者。若此殘留物13恰好連接在二個掃描線10之間，則勢必會造成此二掃描線10的短路發(fā)生造成線缺陷。
因此，前述的殘留物往往是液晶面板造成缺陷的主因之一?，F(xiàn)行的測試方法，以電壓通入掃描線及數(shù)據(jù)線中，并測量各個像素電極電位值，比較是否有某一像素電極有特別異常的電位值。然而，此種測試方法，卻有極大的缺點尚待克服。以前述像素結構中具有耦合電容的情況來說，此耦合電容對于像素電極的電位值影響不大。換句話說，很難靈敏地偵測出具有耦合電容的像素電極，與不具有耦合電容的像素電極兩者的電位值差異，而無法判斷像素結構是否有多余的殘留物造成耦合電容。
若以前述像素結構中有殘留物，使二掃描線發(fā)生短路的情況來說，雖然通入電壓于掃描線及數(shù)據(jù)線后，若二掃描線之間發(fā)生短路，則連接于此掃描線所測的像素電極電位值都將為異常值，但是這些像素電極彼此之間的電位值相互差異卻不大。換句話說，雖然可判斷此二掃描線之間發(fā)生短路，卻難以判斷是何處的像素電極中具有殘留物，而造成此二掃描線發(fā)生短路。
因此，對此領域的設計業(yè)者或生產(chǎn)業(yè)者而言，如何有效的檢測出陣列基板上多余的殘留物，以克服殘留物所帶來的缺陷問題，已成為相關人士所致力的方向。

發(fā)明內(nèi)容
為此，本發(fā)明提出一種像素結構，可便于測試是否有殘留物以及殘留物的位置。
本發(fā)明的像素結構，包括了至少二條掃描線與至少二條數(shù)據(jù)線，這些掃描線與數(shù)據(jù)線彼此相交，而在這些掃描線與數(shù)據(jù)線的內(nèi)圍，形成了至少一個區(qū)間。
并且，本發(fā)明的像素結構還包括薄膜晶體管、保護層、缺陷檢測圖案以及像素電極。
薄膜晶體管設置于區(qū)間內(nèi)，電連接于兩條掃描線其中一條以及兩條數(shù)據(jù)線的其中的一條。
至少一保護層設置于陣列基板上，并覆蓋于這些掃描線、數(shù)據(jù)線以及薄膜晶體管上方，用以保護這些元件不受污染或損害。且保護層具有至少一開口。
至少一缺陷檢測圖案(defect detecting pattern)，設置于區(qū)間中，用以檢測其下方是否殘留有其它的導電或半導體材料所構成的殘留物存在。
至少一像素電極設置于保護層上，其通過開口電連接于薄膜晶體管。
藉由缺陷檢測圖案的設置，使其像素電極得以與缺陷檢測圖案下方可能的殘留物產(chǎn)生接觸。像素電極的電位值在進行電壓測試時，若接觸到殘留物，則會使所量得的電位值會受此殘留物影響而產(chǎn)生異常，而可判定此像素結構中有殘留物存在。
為使本發(fā)明的優(yōu)點及精神能更進一步的被揭示，茲配合附圖作一詳細說明如后。


圖1為液晶顯示器中陣列基板的俯視示意圖。
圖2為一像素結構的示意圖。
圖3為另一像素結構的示意圖。
圖4A為本發(fā)明的像素結構一優(yōu)選實施例的俯視示意圖。
圖4B為圖4A所示的沿A-A’剖面線的剖面示意圖。
圖4C為一像素結構的絕緣層表面具殘留物時的剖面示意圖。
圖4D為一像素結構的陣列基板表面具殘留物時的剖面示意圖。
圖5A～圖5F為本發(fā)明的像素結構中的缺陷檢測圖案的不同實施方式。
圖6為前述像素結構的檢測方法的流程示意圖。
圖7A至圖7C為本發(fā)明的像素結構，在各層膜間發(fā)生殘留時進行檢修的示意圖。
圖8為前述像素結構的制造方法的流程示意圖。
簡單符號說明1陣列基板26薄膜晶體管2像素結構27保護層3像素結構28缺陷檢測圖案10掃描線 29像素電極
11數(shù)據(jù)線 30殘留物12像素結構 261柵極121薄膜晶體管262絕緣層122像素電極 263溝道層13殘留物 264源極20陣列基板 265漏極21掃描線 271開口22數(shù)據(jù)線 1211柵極23區(qū)間 1212溝道層24光遮蔽圖案 W1切割路徑25共享線 W2切割路徑具體實施方式
請參閱圖4A及圖4B，其為本發(fā)明像素結構2一優(yōu)選實施例的俯視示意圖，及其沿A-A’剖面線的剖面示意圖。
如圖4A所示，在陣列基板20上設置了多條掃描線21與多條數(shù)據(jù)線22，這些掃描線21行列交錯于這些數(shù)據(jù)線22，而可區(qū)隔出多個像素結構2，每一像素結構2，由相鄰的二條掃描線21與相鄰的二條數(shù)據(jù)線22所區(qū)隔劃分而成。
換句話說，本發(fā)明的像素結構2，包括了至少二條掃描線21與至少二條數(shù)據(jù)線22，這些掃描線21與數(shù)據(jù)線22彼此相交，而在這些掃描線21與數(shù)據(jù)線22的內(nèi)圍，形成了至少一個區(qū)間23。
而在一優(yōu)選實施例中，此像素結構2還包括至少二光遮蔽圖案24以及一共享線25。各光遮蔽圖案24部份與像素電極部份重疊，且并不限定于各光遮蔽圖案24位于區(qū)間的何處，而本發(fā)明的優(yōu)選實施例，舉例而言可為各光遮蔽圖案24平行于各數(shù)據(jù)線22，用以減少像素結構2中的漏光現(xiàn)象(lightleak)。在其它不同的實施方式中，其也可為平行于各掃描線21；又或者，此像素結構2還包括至少三光遮蔽圖案24以及一共享線25。其中二個光遮蔽圖案24平行于各數(shù)據(jù)線22，另一光遮蔽圖案平行于各掃描線21的其中之一。而共享線25則設置于二掃描線22之間，可用以作為像素結構2中的儲存電容。
請一并參照圖4B。并且，本發(fā)明的像素結構2還包括薄膜晶體管26、保護層27、缺陷檢測圖案28以及像素電極29。
薄膜晶體管26設置于區(qū)間23內(nèi)，在本實施例中，以一背面溝道蝕刻結構(back-channel eteched，BCE)作為說明，在其它的實施例中，其也可為一蝕刻終止層結構(etched-stopper)、底柵結構(bottom-gate)、反轉(zhuǎn)式薄膜晶體管結構(inversed-TFT)或頂柵結構(top-gate)皆可適用之，當然，該薄膜晶體管結構的材料，可為一非晶硅、一微晶硅、一多晶硅或上述任意組合所形成的群組。且該薄膜晶體管可為N型晶體管(N-type)、P型晶體管(P-type)或混合型晶體管(如N型+P型)。該薄膜晶體管電連接于兩條掃描線其中一條，以及兩條數(shù)據(jù)線的其中的一條。
薄膜晶體管26具有柵極261、絕緣層262、溝道層263、源極264以及漏極265。其制作方法可于在沉積第一金屬層于陣列基板表面時，同時定義出掃描線21、光遮蔽圖案24、共享線25與薄膜晶體管的柵極261。并覆蓋絕緣層262于掃描線21、光遮蔽圖案24、共享線25與薄膜晶體管柵極261的上方，此絕緣層262可由至少一無機介電材料(如氧化硅(SixOy)，氮化硅(SixNz)，氮氧化硅(SixOyNz))、或至少一有機材料(如光致抗蝕劑、聚酯(polyester)或其它聚合物)或上述任意組合所形成的混合層。
并在絕緣層262上形成一半導體層(如非晶硅層以及摻雜層)，配置為薄膜晶體管的溝道層263。再沉積第二金屬層于溝道層262上方，同時定義出數(shù)據(jù)線22與薄膜晶體管26的源極264、漏極265?；蛘?，可于在沉積第一金屬層于陣列基板表面時，同時定義出掃描線21、共享線25與薄膜晶體管的柵極261。并覆蓋絕緣層262于掃描線21、共享線25與薄膜晶體管柵極261的上方。并在絕緣層262上形成一半導體層(如非晶硅層以及摻雜層)，配置為薄膜晶體管的溝道層263。再沉積第二金屬層于溝道層262上方，同時定義出數(shù)據(jù)線22與薄膜晶體管26的源極264、漏極265及光遮蔽圖案24。
保護層27設置于陣列基板上，并覆蓋于這些掃描線21、數(shù)據(jù)線22以及薄膜晶體管26上方，用以保護這些元件不受污染或損害?；蛘撸Ｗo層27設置于陣列基板上，并覆蓋于這些掃描線21、數(shù)據(jù)線22、薄膜晶體管26及光遮蔽圖案24上方，用以保護這些元件不受污染或損害。且保護層27具有至少一開口271。其中，該保護層可由至少一無機介電材料(如氧化硅(SixOy)，氮化硅(SixNz)，氮氧化硅(SixOyNz))、或至少一有機材料(如光致抗蝕劑、聚酯(polyester)或其它聚合物)或上述任意組合所形成的混合層。
缺陷檢測圖案28(defect detecting pattern)，設置于區(qū)間23中，用以檢測其下方是否殘留有其它的導電或半導體材料所構成的殘留物存在。如圖4A-4D所示，其為一設置于區(qū)間23中的孔洞。并進一步說明的是，此孔洞在本實施例中位于區(qū)間23的角落處，但其并不限于只可設置于在角落處，其可設置于區(qū)間23中任一位置，如區(qū)間23的中間區(qū)域，或是鄰近于薄膜晶體管26的位置或是非角落的其它位置。也就是說，只要能夠?qū)崿F(xiàn)本發(fā)明的實施例所述的功能，缺陷檢測圖案設置于區(qū)間中的位置并不限定于本實施所舉例的范例。
像素電極29設置于保護層27上，其通過開口271電連接于薄膜晶體管26。更進一步地說，柵極261電連接于兩條掃描線21其中一條，而源極264電連接于兩條數(shù)據(jù)線22其中一條，而像素電極29通過開口271電連接于薄膜晶體管26的漏極265。并且，像素電極29至少有一部份覆蓋缺陷檢測圖案28，也可能是全部覆蓋住缺陷檢測圖案28的。其中，像素電極，可由金屬(如鉬、鋁、銅、銀、鉻、...等)、金屬合金(如鋁鉬合金、鋁釹合金、鉬釹合金、...等)、金屬氧化物(如銦錫氧化物、銦鋅氧化物、鎘錫氧化物、...等)或上述任意組合所形成的混合層。
而在優(yōu)選的實施例中，為了能夠完整地檢測陣列基板表面是否有殘留物，因此形成前述的缺陷檢測圖案28時，可以蝕刻方式，挖穿保護層27與絕緣層262。
以圖4B所示者為例，若無殘留物殘留，則在挖穿保護層27與絕緣層262，形成缺陷檢測圖案28后，缺陷檢測圖案28將裸露出位于絕緣層262下方的陣列基板20。并在后續(xù)形成像素電極29于保護層27上時，像素電極29將穿過缺陷檢測圖案28與陣列基板20表面相接觸，其電位值并不受到影響。
而如圖4C所示者，在挖穿保護層27與絕緣層262，形成缺陷檢測圖案28時。若當缺陷檢測圖案28下方的絕緣層262表面有導電或半導體材料所構成的殘留物30(如非晶硅殘留物，或是第二金屬層所構成的殘留物)時，則在挖穿保護層27后，會露出殘留物30表面，無法繼續(xù)挖穿絕緣層262。當形成像素電極29于保護層27上時，像素電極29即會穿過缺陷檢測圖案28，與前述的殘留物30相接觸，產(chǎn)生電性上的連接。當像素結構中通入電壓時，若此殘留物帶有與像素電極不同的電壓或其與其它帶有不同電壓的結構有電容耦合，像素電極29即會受到此殘留物30的影響，而使其電位值發(fā)生異常。
而若如圖4D所示，像素結構中僅在陣列基板20表面有殘留物30(如第一金屬層所構成的殘留物)時，則在以蝕刻方式挖穿保護層27與絕緣層262后，缺陷檢測圖案28會露出殘留物30表面。當形成像素電極29于保護層27上時，像素電極29即會與前述的殘留物30相接觸，若此殘留物帶有與像素電極不同的電壓或其與其它帶有不同電壓的結構有電容耦合，則其電位值將受到影響發(fā)生異常。(圖4D中的像素電極需與殘留物接觸)。
當然，在其它實施例中，也可僅對絕緣層262上方的殘留物進行偵測，亦即是僅挖穿保護層27，以形成所需的缺陷檢測圖案28。若當絕緣層262上方有殘留物(如非晶硅殘留物，或是第二金屬層所構成的殘留物)時，則在形成像素電極29于保護層上時，像素電極29即會與前述的殘留物相接觸，而受到影響。
再行說明的是，前述的缺陷檢測圖案可視設計需求，決定其圖案型態(tài)以及所在位置，如圖4A所示，以一設置于區(qū)間角落的孔洞作為說明。其也可如圖5A所示，缺陷檢測圖案28可為四個孔洞，分別位于各光遮蔽圖案24的兩側(cè)。
或者，如圖5B所示，缺陷檢測圖案28可為多個孔洞，環(huán)繞于區(qū)間23的四周圍。
或者，如圖5C所示，缺陷檢測圖案28為二長條形溝槽，二長條形溝槽皆平行于且鄰近于些掃描線21的其中之一。當然，此二長條形溝槽也可皆平行于且鄰近于些數(shù)據(jù)線22的其中之一。
或者，如圖5D所示，缺陷檢測圖案28為二長條形溝槽，二長條形溝槽的其中之一平行于且鄰近于掃描線21的其中之一，另一長條形溝槽平行于且鄰近于數(shù)據(jù)線22的其中之一。
或者，如圖5E所示，缺陷檢測圖案28為一孔洞及二長條形溝槽。而此開口位置如前所述，可設于區(qū)間23中非角落的位置，而此二長條形溝槽皆平行于且鄰近于該些掃描線的其中之一。
又或者，如圖5F所示，缺陷檢測圖案28為一孔洞及二長條形溝槽，而此開口位置則可設于區(qū)間23中角落的位置，此二長條形溝槽的其中之一平行于且鄰近于掃描線21的其中之一，另一長條形溝槽平行于且鄰近于數(shù)據(jù)線22的其中之一。當然，也可視設計需求，缺陷檢測圖案28僅包括一開口以及一長條型溝槽，長條型溝槽平行于且鄰近于掃描線21或是數(shù)據(jù)線22。
此像素結構的設計可運用在諸如液晶面板、有機電致發(fā)光顯示面板等各式顯示面板中的陣列基板設計，以便于檢測像素結構中是否有殘留物。在此，即一并揭露對此像素結構的檢修方法，可如圖6所示的步驟進行。
S11通入一電壓于多個像素結構中。在優(yōu)選的實施例中，這些像素結構電連接于同一掃描線上。亦即是，以依次通入電壓至陣列基板上的每一掃描線的方式，一一對每一掃描線所包含的像素結構進行檢測。
S12測量前述的像素結構，以獲得該些像素結構的像素電極的電位值。
S13比較該些像素結構的像素電極的電位值，以獲得一電位值為異常的像素結構。
S14判斷該電位值為異常的像素結構殘留有一導電或半導體材料。而如前所述，若當缺陷檢測圖案下方有導電或半導體材料所構成的殘留物存在時，此像素結構中的像素電極，在通入電壓時，即會受到此殘留物的影響，而使其電位產(chǎn)生異常。
當對一陣列基板測試完成后，即可確定此陣列基板上的哪些像素結構有殘留物的存在，而可更進一步，以一顯微鏡觀察這些像素結構，以確定這些像素結構中的殘留物的正確位置，并以一激光切除該殘留物與其周圍元件的電連接，以使該測量點處的電位恢復正常。
為更進一步說明像素結構在各層膜間發(fā)生殘留時的檢修方法，請參閱圖7A至圖7C。
如圖7A所示，當沉積一第一金屬層在陣列基板上，以制作掃描線、共享線以及光遮蔽圖案時，可能會在非預定位置上有多余的殘留物。在像素結構2中，有第一金屬層所構成的殘留物30位于掃描線21與光遮蔽圖案24之間，而使兩者發(fā)生連接短路，進而使掃描線21也與共享線25發(fā)生短路。
但藉由缺陷檢測圖案28的設置，在后續(xù)工藝中，繼續(xù)沉積像素電極29時，像素電極29將覆蓋缺陷檢測圖案28，而與殘留物30相接觸。當同時輸入電壓至像素結構2與像素結構3時，其中像素結構2的像素電極的電位值，將遠低于像素結構3，而可判定像素結構2中有殘留物。而后以一顯微鏡觀察像素結構2，以確定殘留物的正確位置，并以一激光以切割路徑W1及W2加以切除，阻斷此殘留物30與掃描線21以及共享電極25之間的連接，藉此形成斷路狀態(tài)，并防止殘留物30通電產(chǎn)生耦合電容。
而如圖7B所示，當沉積一非晶硅層，以制作薄膜晶體管的溝道層時，同樣可能會在非預定位置上有多余的殘留，如圖所示，在像素結構2中，有非晶硅層所構成的殘留物30，而產(chǎn)生耦合電容。
但藉由缺陷檢測圖案28的設置，相似地，可使像素電極與殘留物相接觸。當同時輸入電壓至像素結構2與像素結構3時，其中像素結構2的像素電極的電位值，將遠低于像素結構3，而可判定像素結構2中有殘留物。而后以一顯微鏡觀察像素結構2，以確定殘留物的正確位置，并以一激光以切割路徑W1加以切除，防止殘留物通電產(chǎn)生耦合電容。其中，該顯微鏡可使用紅外線顯微鏡或其它類型的顯微鏡。
而如圖7C所示，當沉積一第二金屬層，以制作數(shù)據(jù)線與薄膜晶體管的源極、漏極時，同樣可能會在非預定位置上有多余的殘留，如圖所示，在像素結構2中，有第二金屬層所構成的殘留物30。此殘留物同樣可能與數(shù)據(jù)線產(chǎn)生連接，產(chǎn)生耦合電容?；蚴侨绫緢D所示，其連接在兩條數(shù)據(jù)線22之間造成短路。
但藉由缺陷檢測圖案的設置，相似地，可使像素電極與殘留物相接觸。當同時輸入電壓至像素結構2與像素結構3時，其中像素結構2的像素電極的電位值，將遠低于像素結構3，而可判定像素結構2中有殘留物。而后以一顯微鏡觀察像素結構2，以確定殘留物的正確位置，并以一激光以切割路徑W1及W2加以切除，阻斷此殘留物與兩條數(shù)據(jù)線之間的連接，藉此形成斷路狀態(tài)，并防止殘留物通電產(chǎn)生耦合電容。
此外，本發(fā)明在此一并揭露前述像素結構的制造方法，如圖8所示的步驟，包括S21形成至少二掃描線，于一陣列基板上。
S22形成至少二數(shù)據(jù)線，于該陣列基板上，且其與該些掃描線相交，用以形成至少一區(qū)間。
S23形成至少一薄膜晶體管，于該區(qū)間內(nèi)，且其電連接于該些掃描線的其中之一及該些數(shù)據(jù)線的其中之一。
S24形成至少一保護層，于該陣列基板上，并覆蓋該些掃描線、該些數(shù)據(jù)線及該薄膜晶體管，且該保護層具有至少一開口。
S25形成至少一缺陷檢測圖案(defect detect pattern)，于該區(qū)間中，用以檢測其下方是否殘留有其它的導電或半導體材料存在。
S26形成至少一像素電極，于該保護層上，且其通過該開口電連接于該薄膜晶體管。
綜上所述，本發(fā)明所提供的像素結構，可藉由缺陷檢測圖案的設置，使其像素電極與可能的殘留物產(chǎn)生接觸，并藉由測量哪些像素結構的電位值是異常的，而判定這些異常的像素結構在陣列基板上的位置，以利進行修補作業(yè)。
以上所述利用不同實施例以詳細說明本發(fā)明，其并非用以限制本發(fā)明的實施范圍，并且本領域技術人員皆能明了，適當做些微的修改仍不脫離本發(fā)明的精神及范圍。
權利要求
1.一種像素結構，包括至少二掃描線，設置于基板上；至少二數(shù)據(jù)線，設置于該基板上，且其與該些掃描線相交，用以形成至少一區(qū)間；至少一薄膜晶體管，設置于該區(qū)間內(nèi)，且其電連接于該些掃描線的其中之一及該些數(shù)據(jù)線的其中之一；至少一保護層，設置于該基板上，并覆蓋該些掃描線、該些數(shù)據(jù)線及該薄膜晶體管，且該保護層具有至少一開口；至少一缺陷檢測圖案，設置于該區(qū)間中，用以檢測其下方是否殘留有其它的導電或半導體材料存在；以及至少一像素電極，設置于該保護層上，且其通過該開口電連接于該薄膜晶體管。
2.如權利要求1所述的像素結構，其中，該薄膜晶體管具有一柵極、至少一絕緣層、一溝道層、一源極以及一漏極，該柵極電連接于該些掃描線的其中之一，而該源極電連接于該些數(shù)據(jù)線的其中之一，且該漏極電連接于該像素電極。
3.如權利要求1所述的像素結構，其中，該像素電極部份覆蓋該缺陷檢測圖案。
4.如權利要求1所述的像素結構，其中，該像素電極全部覆蓋該缺陷檢測圖案。
5.如權利要求1所述的像素結構，還包括至少二光遮蔽圖案，設置于該區(qū)間中。
6.如權利要求1所述的像素結構，其中，該缺陷檢測圖案為多個孔洞，位于該區(qū)間的角落處或區(qū)間中的其它位置。
7.如權利要求1所述的像素結構，其中，該缺陷檢測圖案為多個孔洞，環(huán)繞于該區(qū)間。
8.如權利要求1所述的像素結構，其中，該缺陷檢測圖案為至少二長條形溝槽，平行于且鄰近于該些掃描線的其中之一或平行于且鄰近于該些數(shù)據(jù)線的其中之一。
9.如權利要求1所述的像素結構，其中，該缺陷檢測圖案為至少二長條形溝槽，該些長條形溝槽的其中之一平行于且鄰近于該些掃描線的其中之一，另一該些長條形溝槽平行于且鄰近于該些數(shù)據(jù)線的其中之一。
10.如權利要求5所述的像素結構，其中，該缺陷檢測圖案為多個孔洞，分別位于各該光遮蔽圖案的兩側(cè)。
11.如權利要求1所述的像素結構，其中，該缺陷檢測圖案為至少一孔洞及至少一長條形溝槽，其中，該開口位于該區(qū)間中的任何位置或位于該區(qū)間的角落處，該長條形溝槽平行于且鄰近于該些掃描線的其中之一或平行于且鄰近于該些數(shù)據(jù)線的其中之一。
12.如權利要求1所述的像素結構，還包括至少一共享線，設置于各該掃描線之間。
13.一種像素結構的檢修方法，用以對如權利要求1所述的像素結構加以檢修測試其缺陷所在位置，包括通入電壓于多個像素結構中；測量該些像素結構，以獲得該些像素結構的像素電極的電位值；比較該些像素結構的像素電極的電位值，以獲得電位值異常的像素結構；以及判斷該電位值為異常的像素結構殘留有導電材料。
14.如權利要求13所述的檢修方法，其中該些像素結構電連接于同一掃描線上。
15.如權利要求13所述的檢修方法，還包括以顯微鏡觀察該電位值異常的像素結構，以確定該像素結構中殘留物的正確位置。
16.如權利要求15所述的檢修方法，還包括以激光切除該導電材料與其周圍元件的電連接，以使該測量點處的電位恢復正常。
17.如權利要求15所述的檢修方法，還包括以激光切除該導電材料與其鄰近的掃描線兩者的電連接。
18.如權利要求15所述的檢修方法，還包括以激光切除該導電材料與其鄰近的數(shù)據(jù)線兩者的電連接。
19.一種像素結構的制造方法，包括在基板上形成至少二掃描線；在該基板上形成至少二數(shù)據(jù)線，且其與該些掃描線相交，用以形成至少一區(qū)間；在該區(qū)間內(nèi)形成至少一薄膜晶體管，其電連接于該些掃描線的其中之一及該些數(shù)據(jù)線的其中之一；在該基板上形成至少一保護層，其覆蓋該些掃描線、該些數(shù)據(jù)線及該薄膜晶體管，且該保護層具有至少一開口；在該區(qū)間中形成至少一缺陷檢測圖案，用以檢測其下方是否殘留有其它的導電或半導體材料存在；以及在該保護層上形成至少一像素電極，其通過該開口電連接于該薄膜晶體管。
20.如權利要求19所述的制造方法，其中，該薄膜晶體管具有柵極、至少一絕緣層、一溝道層、一源極以及一漏極，該柵極電連接于該些掃描線的其中之一，而該源極電連接于該些數(shù)據(jù)線的其中之一，且該漏極電連接于該像素電極。
21.如權利要求19所述的制造方法，其中，該像素電極部份覆蓋該缺陷檢測圖案。
22.如權利要求19所述的制造方法，其中，該像素電極全部覆蓋該缺陷檢測圖案。
23.如權利要求19所述的制造方法，還包括，在該區(qū)間中形成至少二光遮蔽圖案。
24.如權利要求19所述的制造方法，其中，該缺陷檢測圖案為多個孔洞，位于該區(qū)間的角落處或位于該區(qū)間的其它位置。
25.如權利要求19所述的制造方法，其中，該缺陷檢測圖案為多個孔洞，環(huán)繞于該區(qū)間。
26.如權利要求19所述的制造方法，其中，該缺陷檢測圖案為至少二長條形溝槽，平行于且鄰近于該些掃描線的其中之一或平行于且鄰近于該些數(shù)據(jù)線的其中之一。
27.如權利要求19所述的制造方法，其中，該缺陷檢測圖案為至少二長條形溝槽，該些長條形溝槽的其中之一平行于且鄰近于該些掃描線的其中之一，另一該些長條形溝槽平行于且鄰近于該些數(shù)據(jù)線的其中之一。
28.如權利要求19所述的制造方法，其中，該缺陷檢測圖案為多個孔洞，分別位于各該光遮蔽圖案的兩側(cè)。
29.如權利要求19所述的制造方法，其中，該缺陷檢測圖案為至少一孔洞及至少一長條形溝槽，其中，該開口位于該區(qū)間中的任何位置或位于該區(qū)間的角落處，該長條形溝槽平行于且鄰近于該些掃描線的其中之一或平行于且鄰近于該些數(shù)據(jù)線的其中之一。
30.如權利要求19所述的制造方法，還包括，在各該掃描線之間形成至少一其享線。
全文摘要
一種像素結構，包括至少二條掃描線與至少二條數(shù)據(jù)線，這些掃描線與數(shù)據(jù)線彼此相交，而在這些掃描線與數(shù)據(jù)線的內(nèi)圍，形成至少一個區(qū)間。并且，像素結構還包括薄膜晶體管、保護層、缺陷檢測圖案以及像素電極。像素電極設置于保護層上，其通過開口電連接于薄膜晶體管。缺陷檢測圖案(defect detecting pattern)，設置于區(qū)間中，用以檢測其下方是否有其它的導電或半導體材料所構成的殘留物存在。
文檔編號G09G3/20GK1862648SQ20061008454
公開日2006年11月15日 申請日期2006年5月25日 優(yōu)先權日2006年5月25日
發(fā)明者林裕新, 鄭仲志 申請人:友達光電股份有限公司