專利名稱：顯示器設(shè)備的驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示器設(shè)備的驅(qū)動(dòng)電路。
背景技術(shù)：
近些年來，平板顯示器，諸如有機(jī)發(fā)光二極管(“OLED”)顯示器、等離子顯示板(“PDP”)和液晶顯示器(“LCD”)已經(jīng)取代笨重且體大的陰極射線管(“CRT”)而被廣泛地開發(fā)使用。
PDP設(shè)備通過使用氣體放電所產(chǎn)生的等離子體來顯示字符或圖像。OLED顯示器設(shè)備通過將電場施加到特定的發(fā)光有機(jī)或高分子材料上來顯示字符或圖像。LCD設(shè)備通過將電場施加到設(shè)置在兩個(gè)面板之間的液晶層上并且通過調(diào)節(jié)(regulate)該電場的強(qiáng)度以調(diào)節(jié)穿過液晶層的光的透射率，來顯示圖像。
在平板顯示器之中，例如，LCD和OLED設(shè)備每一個(gè)都包括配有像素的平板組件，該像素包括開關(guān)元件和顯示信號(hào)線。LCD和OLED設(shè)備還包括柵極驅(qū)動(dòng)器，即，移位寄存器，其為顯示信號(hào)線的柵極線提供柵極信號(hào)以導(dǎo)通和關(guān)斷開關(guān)元件。
移位寄存器由多個(gè)級(jí)組成。每個(gè)級(jí)都包括多個(gè)晶體管，這些晶體管響應(yīng)于前一級(jí)和下一級(jí)的輸出來產(chǎn)生與多個(gè)時(shí)鐘信號(hào)的一個(gè)時(shí)鐘信號(hào)同步的輸出。
移位寄存器被集成在與開關(guān)元件一起形成的平板組件中。在此情況下，包括該級(jí)的每個(gè)晶體管都包含半導(dǎo)體層，該半導(dǎo)體層可由非晶硅或多晶硅材料構(gòu)成。例如，在非晶硅用于半導(dǎo)體層時(shí)，電阻接觸層和漏電極或源電極依次地形成在其上面，柵極絕緣層和柵電極依次地形成在其下面。當(dāng)將預(yù)定電壓施加于柵電極上時(shí)，半導(dǎo)體層中的形成(formation)使電流從漏電極流向源電極。
在一些情況下，當(dāng)移位寄存器工作較長時(shí)間時(shí)，每個(gè)晶體管的導(dǎo)電性可能會(huì)惡化，從而使該移位寄存器不能較好地工作。
更詳細(xì)地說，當(dāng)柵極電壓較低時(shí)，電子濃度會(huì)由于半導(dǎo)體層中不飽和鍵(dangling bond)的增加而降低，而當(dāng)柵極電壓較高時(shí)，電子濃度會(huì)由于其中電子移動(dòng)至半導(dǎo)體層下面的柵極絕緣層而被稱為隧道現(xiàn)象的產(chǎn)生而降低。這樣就會(huì)使在柵極絕緣層上的壓差增大，并因此就會(huì)使閾值電壓增大。因此，與柵極-源極電壓和閾值電壓之間的差值的平方成正比的漏極電壓的降低不會(huì)產(chǎn)生所需的輸出，并會(huì)使移位寄存器不能較好地工作。

發(fā)明內(nèi)容
本發(fā)明公開了一種能夠緩解這樣的傳統(tǒng)問題的顯示器設(shè)備的驅(qū)動(dòng)電路。
提供了一種用于包括相互連接的多個(gè)級(jí)并能夠順序地產(chǎn)生輸出信號(hào)的顯示器設(shè)備的驅(qū)動(dòng)電路，其中每個(gè)級(jí)都包括多個(gè)晶體管，其中每個(gè)晶體管都可以包括控制電極；形成在控制電極上的第一絕緣層；形成在第一絕緣層上的半導(dǎo)體層；輸入電極，該輸入電極的至少一部分被形成在半導(dǎo)體層上；輸出電極，該輸出電極的至少一部分被形成在半導(dǎo)體層上；以及形成在輸入和輸出電極上的第二絕緣層，其中半導(dǎo)體層與第一絕緣層的厚度比的范圍介于0.3至1.5之間。
半導(dǎo)體層與第一絕緣層的介電比可以小于1。
第一絕緣層上的電壓Vi和施加到控制電極上的電壓Vg的關(guān)系最好滿足Vi(t)=Vg[1-CiCSi+Ciexp(-tτ)],τ=(CSi+Ci)[1RSi+1Ri]-1,]]>這里，Csi和Rsi分別是半導(dǎo)體層的電容器和電阻，Ci和Ri分別是第一絕緣層的電容器和電阻，τ是時(shí)間常數(shù)。
每個(gè)晶體管還可以包括在半導(dǎo)體層和輸入電極之間或半導(dǎo)體層和輸出電極之間的電阻接觸。
電阻接觸與半導(dǎo)體層的電容器比最好大于0.5。
第一絕緣層上的電壓Vi和施加到控制電極的電壓Vg的關(guān)系最好滿足Vi(t)=Vg[1-CiCsi+CiCexCiCsi+CsiCex+CiCexexp(-tτ)],]]>τ=(Ci+Csi+Cex)(1Ri+1Rsi+1Rex)-1,]]>這里，Ci和Ri分別是第一絕緣層的電容器和電阻，Csi和Rsi分別是半導(dǎo)體層的電容器和電阻，Cex和Rex分別是電阻接觸的電容器和電阻，τ是時(shí)間常數(shù)。
在第一絕緣層上的電壓最好小于施加于控制電極上的電壓。
半導(dǎo)體層可以包括非晶硅。
柵極驅(qū)動(dòng)器可以被集成在顯示器設(shè)備上。


本發(fā)明的這些和其它特征、方案和效果在參考附圖閱讀下面的詳細(xì)描述時(shí)將會(huì)變得更好理解，其中圖1是根據(jù)本發(fā)明的顯示器設(shè)備的一個(gè)示范性實(shí)施例的方框圖；圖2說明根據(jù)本發(fā)明的液晶顯示器(LCD)的像素的結(jié)構(gòu)和等效電路圖的示范性實(shí)施例；圖3是根據(jù)本發(fā)明的柵極驅(qū)動(dòng)器的方框圖的示范性實(shí)施例；圖4是圖3中所示的用于柵極驅(qū)動(dòng)器的移位寄存器的第j級(jí)的示范性電路圖；圖5顯示圖3中所示的柵極驅(qū)動(dòng)器的波形圖；圖6是顯示器設(shè)備的薄膜晶體管陣列面板的示范性實(shí)施例的分布視圖；圖7是沿圖6中的線VII-VII’采用的薄膜晶體管陣列面板的截面視圖；圖8A和8B是圖4中所示的晶體管的示意性視圖；圖9是沿圖8A和8B中線IX-IX’采用的晶體管的截面視圖；圖10是圖9中所示的晶體管的區(qū)域A的等效視圖；圖11是說明圖4中所示的晶體管的幾個(gè)電壓的關(guān)系的表格；圖12A是說明作為溫度參數(shù)的電壓增益和脈寬的關(guān)系的曲線圖；圖12B是說明作為溫度參數(shù)的電壓增益和厚度比的關(guān)系的曲線圖；圖13A是說明作為脈寬參數(shù)的電壓增益和厚度比的關(guān)系的曲線圖；圖13B是說明作為介電比參數(shù)的電壓增益和厚度比的關(guān)系的曲線圖；圖14A是根據(jù)本發(fā)明的用于顯示器設(shè)備的驅(qū)動(dòng)電路的晶體管的另一個(gè)示范性實(shí)施例的截面視圖；圖14B是圖14A中所示的晶體管的區(qū)域A的示范性等效視圖；以及圖15A和15B是根據(jù)電阻接觸層與半導(dǎo)體層的介電比的電壓增益對(duì)時(shí)間的曲線的曲線圖。
具體實(shí)施例方式
現(xiàn)在，將參考附圖更加詳細(xì)地描述本發(fā)明，其中圖示的是本發(fā)明的示范性實(shí)施例。但是，本發(fā)明可以用很多不同的形式實(shí)現(xiàn)，而不應(yīng)該認(rèn)為是局限于這里所提出的實(shí)施例。
在附圖中，為了清楚起見，放大了層和區(qū)域的厚度，整個(gè)附圖中相同的參考標(biāo)號(hào)表示相同的部件。應(yīng)該明白當(dāng)部件，如層、膜、區(qū)域、襯底或面板被稱之為在另一個(gè)部件“上”時(shí)，它可能直接位于其它部件之上，或者也可以存在插入部件。與此相反，當(dāng)部件被稱之為“直接在另一個(gè)部件上面”時(shí)，沒有插入部件存在。
圖1說明顯示器設(shè)備的一個(gè)示范性實(shí)施例的方框圖，圖2說明液晶顯示器(LCD)的像素的結(jié)構(gòu)和等效電路圖的一個(gè)示范性實(shí)施例。
參考圖1，顯示器設(shè)備的示范性實(shí)施例包括平板組件300、柵極驅(qū)動(dòng)器400和與此相連接的數(shù)據(jù)驅(qū)動(dòng)器500、與數(shù)據(jù)驅(qū)動(dòng)器500相連接的灰度電壓發(fā)生器800、以及控制上述部件的信號(hào)控制器600。柵極驅(qū)動(dòng)器400、數(shù)據(jù)驅(qū)動(dòng)器500、信號(hào)控制器600、和灰度電壓發(fā)生器800可以是圖1中所示的分立設(shè)備，或者它們可組合成一個(gè)或多個(gè)設(shè)備。平板組件300包括多個(gè)顯示信號(hào)線G1-Gn和D1-Dm。平板組件還包括多個(gè)與顯示信號(hào)線G1-Gn和D1-Dm相連接的像素。在一個(gè)示范性實(shí)施例中，像素可以大致以矩陣結(jié)構(gòu)分布。平板組件300包括下面板100和上面板200。
現(xiàn)在轉(zhuǎn)向圖2，顯示信號(hào)線G1-Gn和D1-Dm被設(shè)置在下面板100上，并且包括可用于傳輸柵極信號(hào)(稱為掃描信號(hào))的柵極線G1-Gn和可用于傳輸數(shù)據(jù)信號(hào)的數(shù)據(jù)線D1-Dm。柵極線G1-Gn大致在行方向上延伸，且大致相互平行。同樣，數(shù)據(jù)線D1-Dm大致在列方向上延伸，且大致相互平行。
在一個(gè)示范性實(shí)施例中，每個(gè)像素都包括開關(guān)元件Q，它連接于之一柵極線G1-Gn之一；數(shù)據(jù)線D1-Dm之一；和像素電路PX。開關(guān)元件Q被設(shè)置在下面板100上，并且包括三個(gè)端子與柵極線G1-Gn之一連接的控制端；與數(shù)據(jù)線D1-Dm之一連接的輸入端；以及與像素電路PX連接的輸出端。
在有源矩陣LCD設(shè)備中，平板組件300包括下面板100、上面板200和設(shè)置在下面板100和上面板200之間的液晶(LC)層3。顯示信號(hào)線G1-Gn和D1-Dm和開關(guān)元件Q被設(shè)置在下面板100上。每個(gè)像素電路PX包括可與開關(guān)元件Q并聯(lián)的LC電容器CLC和存儲(chǔ)電容器CST。在一個(gè)可替換性的示范性實(shí)施例中，可省略存儲(chǔ)電容器CST。
LC電容器CLC由下面板100上的像素電極190、上面板200上的共用電極270和在像素電極190與共用電極270之間的作為介電質(zhì)的LC層3組成。像素電極190連接到開關(guān)元件Q。共用電極270可覆蓋上面板200的全部表面，并為其提供共用電壓。在一個(gè)可替換的示范性實(shí)施例中，像素電極190和共用電極270都可成形為條狀或帶狀，并可設(shè)置在下面板100上。
存儲(chǔ)電容器CST是LC電容器CLC的輔助電容器。存儲(chǔ)電容器CST包括像素電極190和分離的信號(hào)線(未示出)，其被設(shè)置在下面板100上，并與設(shè)置在像素電極190和分離信號(hào)線之間的絕緣體一起重疊像素電極190。存儲(chǔ)電容器CST被供有預(yù)定電壓，諸如共用電壓。在一個(gè)可替換性的示范性實(shí)施例中，存儲(chǔ)電容器CST包括像素電極190和稱為前柵極線的相鄰柵極線，其與設(shè)置在像素電極190和前柵極線之間的絕緣體一起重疊像素電極190。
對(duì)于彩色顯示器來說，每個(gè)像素唯一地表示三種原色紅色、綠色和藍(lán)色中的其中一種顏色。無論是空間分隔，其空間上表示三種原色，還是時(shí)間分隔，其時(shí)間上順序地表示三種原色，都可用于獲得所希望的顏色。圖2說明空間分隔的一個(gè)示范性實(shí)施例，其中每個(gè)像素包括表示面對(duì)像素電極190的上面板200的區(qū)域中三種原色之一的濾色器230。在一個(gè)可替換的示范性實(shí)施例中，濾色器230可被設(shè)置在下面板100上的像素電極190的上面或下面。
在一個(gè)示范性實(shí)施例中，一對(duì)用于極化光的偏振器(未圖示)被固定于平板組件300的上面板100和下面板200的外表面上。
現(xiàn)在轉(zhuǎn)向圖1，灰度電壓發(fā)生器800產(chǎn)生一組或兩組與像素的透射比(transmittance)相關(guān)的灰度電壓。在產(chǎn)生兩組灰度電壓時(shí)，一組中的灰度電壓相對(duì)于共用電壓具有正極性，而另一組中的灰度電壓相對(duì)于共用電壓具有負(fù)極性。當(dāng)產(chǎn)生其中一組灰度電壓時(shí)，灰度電壓相對(duì)于共用電壓可具有正極性或負(fù)極性。在一個(gè)示范性實(shí)施例中，柵極驅(qū)動(dòng)器400可被集成在平板組件300上。柵極驅(qū)動(dòng)器400合成(synthesize)柵極導(dǎo)通電壓Von和柵極關(guān)斷電壓Voff以產(chǎn)生提供給柵極線G1-Gn的柵極信號(hào)。柵極驅(qū)動(dòng)器可以是移位寄存器，且包括線中的多個(gè)級(jí)。在一個(gè)可替換的示范性實(shí)施例中，柵極驅(qū)動(dòng)器400可以是與平板組件300連接的分立設(shè)備。數(shù)據(jù)驅(qū)動(dòng)器500與平板組件300的數(shù)據(jù)線D1-Dm相連接，并將從灰度電壓發(fā)生器800供給的灰度電壓之中選擇的數(shù)據(jù)電壓提供給數(shù)據(jù)線D1-Dm。數(shù)據(jù)驅(qū)動(dòng)器500可被集成在平板組件300上，或者可以是與平板組件300相連接的分立設(shè)備(discrete device)。信號(hào)控制器600控制柵極驅(qū)動(dòng)器400和數(shù)據(jù)驅(qū)動(dòng)器500。
現(xiàn)在，將參考圖1更詳細(xì)地描述顯示器設(shè)備的操作。
信號(hào)控制器600被供有圖像信號(hào)R，G和B，以及用于控制圖像信號(hào)R，G和B的顯示的輸入控制信號(hào)。輸入控制信號(hào)包括，但不局限于，垂直同步信號(hào)Vsync、水平同步信號(hào)Hsync、主時(shí)鐘MCLK和數(shù)據(jù)使能信號(hào)DE。輸入控制信號(hào)可從外部圖形控制器(未圖示)中接收。信號(hào)控制器600通過處理圖像信號(hào)R，G和B產(chǎn)生柵極控制信號(hào)CONT1和數(shù)據(jù)控制信號(hào)CONT2以適用于平板組件300的操作。信號(hào)控制器600可響應(yīng)于輸入控制信號(hào)來產(chǎn)生柵極控制信號(hào)CONT1和數(shù)據(jù)控制信號(hào)CONT2。此外，信號(hào)控制器600將柵極控制信號(hào)CONT1提供給柵極驅(qū)動(dòng)器400，和將已處理的圖像信號(hào)DAT與數(shù)據(jù)控制信號(hào)CONT2提供給數(shù)據(jù)驅(qū)動(dòng)器500。
柵極控制信號(hào)CONT1包括，但不局限于，用于將幀的開始通知給柵極驅(qū)動(dòng)器的垂直同步起始信號(hào)STV、用于控制柵極導(dǎo)通電壓Von的輸出時(shí)間的柵極時(shí)鐘信號(hào)CPV、和用于限定柵極導(dǎo)通電壓Von的寬度的輸出使能信號(hào)OE，。數(shù)據(jù)控制信號(hào)CONT2包括，但不局限于，用于將水平周期的開始通知給數(shù)據(jù)驅(qū)動(dòng)器500的水平同步起始信號(hào)STH、用于指令數(shù)據(jù)驅(qū)動(dòng)器500將合適的數(shù)據(jù)電壓提供給數(shù)據(jù)線D1-Dm的負(fù)載信號(hào)LOAD或TP、和數(shù)據(jù)時(shí)鐘信號(hào)HCLK。數(shù)據(jù)控制信號(hào)CONT2還可包括反相控制信號(hào)RVS，用于反相數(shù)據(jù)電壓的極性(相對(duì)于共用電壓來說)。
在一個(gè)示范性的實(shí)施例中，數(shù)據(jù)驅(qū)動(dòng)器500從信號(hào)控制器600接收像素行的已處理圖像信號(hào)DAT，并將該已處理圖像信號(hào)DAT轉(zhuǎn)換為數(shù)據(jù)電壓。響應(yīng)于來自信號(hào)控制器600的數(shù)據(jù)控制信號(hào)CONT2從灰度電壓發(fā)生器800提供的灰度電壓之中進(jìn)行選擇該數(shù)據(jù)電壓。響應(yīng)于來自信號(hào)控制器600的柵極控制信號(hào)CONT1，柵極驅(qū)動(dòng)器400將柵極導(dǎo)通電壓Von施加到柵極線G1-Gn上，其導(dǎo)通與柵極線G1-Gn相連接的開關(guān)元件Q。
數(shù)據(jù)驅(qū)動(dòng)器500在開關(guān)元件Q的導(dǎo)通時(shí)間內(nèi)將數(shù)據(jù)電壓施加到對(duì)應(yīng)的數(shù)據(jù)線D1-Dm上(稱為“一個(gè)水平周期”或“1H”，并等于水平同步信號(hào)Hsync、數(shù)據(jù)使能信號(hào)DE、和柵極時(shí)鐘信號(hào)CPV的一個(gè)周期)。將數(shù)據(jù)電壓依次地通過導(dǎo)通開關(guān)元件Q提供給相應(yīng)的像素。施加于像素上的數(shù)據(jù)電壓和共用電壓之間的差值，被表示為LC電容器CLC的充電電壓，即像素電壓。液晶分子具有根據(jù)像素電壓的幅值的取向(orientation)，該取向確定穿過LC電容器CLC的光的偏振。此外，偏振器將光偏振轉(zhuǎn)換為透光比。
在一個(gè)示范性實(shí)施例中，通過重復(fù)進(jìn)行上述過程，所有柵極線G1-Gn在幀的期間被順序地提供有柵極導(dǎo)通電壓Von，從而將數(shù)據(jù)電壓施加到所有像素上。在圖1中所示的LCD設(shè)備中，在完成一個(gè)幀后下一個(gè)幀開始時(shí)，施加到數(shù)據(jù)驅(qū)動(dòng)器500上的反相控制信號(hào)RVS被控制來以使數(shù)據(jù)電壓的極性被反相(“幀反相”)。在一個(gè)可替換示范性實(shí)施例中，反相控制信號(hào)RVS可以被控制來使得正在一個(gè)幀中的數(shù)據(jù)線中流過的數(shù)據(jù)電壓的極性被反相(例如“行反相”、“點(diǎn)反相”)，或者一個(gè)包中的數(shù)據(jù)電壓的極性被反相(例如“列反相”、“點(diǎn)反相”)。
參考圖3-15B將更加詳細(xì)地描述顯示器設(shè)備的一個(gè)示范性實(shí)施例的柵極驅(qū)動(dòng)器400。
圖3說明根據(jù)本發(fā)明的柵極驅(qū)動(dòng)器400的方框圖的示范性實(shí)施例，圖4說明圖3中所示的柵極驅(qū)動(dòng)器400的移位寄存器的第j級(jí)的示范性電路圖，和圖5顯示圖3中所示的柵極驅(qū)動(dòng)器400的信號(hào)的波形圖。
參考圖3，柵極驅(qū)動(dòng)器400包括包含與柵極線G1-Gn連接的多個(gè)級(jí)410的移位寄存器。柵極驅(qū)動(dòng)器400被供有柵極關(guān)斷電壓Voff、時(shí)鐘信號(hào)CLK1和CLK2、和初始化信號(hào)INT。在一個(gè)示范性實(shí)施例中，柵極驅(qū)動(dòng)器400的級(jí)410可以被安置在一條線上。每個(gè)級(jí)410都包括置位端S、柵極關(guān)斷電壓端GV、一對(duì)時(shí)鐘端CK1和CK2、復(fù)位端R、柵極輸出端OUT1和進(jìn)位輸出端OUT2。在每個(gè)級(jí)410中，例如，第j級(jí)STj的置位端S被供有前一級(jí)STj-1的進(jìn)位輸出，即前一個(gè)進(jìn)位輸出，而其復(fù)位端被供有下一級(jí)STj+1的柵極輸出，即下一個(gè)柵極輸出Gout(j+1)。時(shí)鐘端CK1和CK2分別接收時(shí)鐘信號(hào)CLK1和CLK2，柵極電壓端GV接收柵極關(guān)斷電壓Voff，以及幀復(fù)位端FR接收初始化信號(hào)INT。柵極輸出端OUT1輸出柵極輸出Gout(j)，進(jìn)位輸出端OUT2輸出進(jìn)位輸出Cout(j)。左移位寄存器400的初始級(jí)ST1的S端被供有垂直同步起始信號(hào)STV，來取代前一個(gè)柵極輸出。此外，當(dāng)?shù)趈級(jí)的時(shí)鐘端CK1和CK2分別接收時(shí)鐘信號(hào)CLK1和CLK2時(shí)，第(j-1)級(jí)STj-1和第(j+1)級(jí)STj+1的時(shí)鐘端CK1接收時(shí)鐘信號(hào)CLK2，以及其時(shí)鐘端CK2接收時(shí)鐘信號(hào)CLK1。
在一個(gè)示范性實(shí)施例中，每個(gè)時(shí)鐘信號(hào)CLK1和CLK2是高間隔的柵極導(dǎo)通電壓Von和低間隔的柵極關(guān)斷電壓，以便驅(qū)動(dòng)像素的開關(guān)元件Q。但是，也可以設(shè)想高間隔和低間隔的電壓電平可以是任何合適的電壓。如圖6中所示，時(shí)鐘信號(hào)CLK1和CLK2的占空比和相差可以分別為50％和180度。還可以設(shè)想時(shí)鐘信號(hào)CLK1和CLK2的占空比和相差可以是其它合適的值。
現(xiàn)在轉(zhuǎn)向圖4，描述柵極驅(qū)動(dòng)器400的級(jí)410之一。級(jí)410包括輸入單元420、上拉驅(qū)動(dòng)單元430、下拉驅(qū)動(dòng)單元440和輸出單元450。上述單元420、430、440和450中的每個(gè)都包括至少一個(gè)NMOS晶體管，例如，T1-T14，其用作在每個(gè)晶體管的漏極和源極之間的導(dǎo)電通路，該每個(gè)晶體管受其柵極處的輸入控制。上拉驅(qū)動(dòng)單元430和輸出單元450還包括電容器C1-C3。可以設(shè)想NMOS晶體管可用PMOS晶體管代替，或可使用NMOS和PMOS晶體管的組合，電容器C1-C3可以是在制造過程中形成的柵極和漏極或者柵極和源極之間的寄生電容。
在一個(gè)示范性實(shí)施例中，輸入單元420包括三個(gè)串聯(lián)在置位端S和柵極電壓端GV之間的晶體管T11、T10和T5。晶體管T11和T5的柵極連接到時(shí)鐘端CK2，以及晶體管T10的柵極連接到時(shí)鐘端CK1。晶體管T11和晶體管T10之間的接觸點(diǎn)連接到觸頭J1，以及晶體管T10和晶體管T5之間的觸點(diǎn)連接到觸頭J2。
在一個(gè)示范性實(shí)施例中，上拉驅(qū)動(dòng)單元430包括連接在置位端S和觸頭J1之間的晶體管T4、連接在時(shí)鐘端CK1和觸頭J3之間的晶體管T12、以及連接在時(shí)鐘端CK1和觸頭J4之間的晶體管T7。晶體管T4具有與置位端S共接的柵極和漏極、以及連接到觸頭J1的源極，晶體管T12具有與時(shí)鐘端CK1共接的柵極和漏極、以及連接到觸頭J3的源極。晶體管T7具有連接到觸頭J3并通過電容器C1也連接到時(shí)鐘端CK1的柵極，以及連接到時(shí)鐘端CK1的漏極和連接到觸頭J4的源極。電容器C2連接在觸頭J3和觸頭J4之間。
在一個(gè)示范性實(shí)施例中，下拉驅(qū)動(dòng)單元440包括通過其源極被供有柵極關(guān)斷電壓Voff以輸出到觸頭J1-J4的晶體管T6、T9、T13、T8、T3和T2。晶體管T9的柵極和漏極分別連接到復(fù)位端R和觸頭J1。晶體管T13和T8的柵極被共接于觸頭J2，其漏極分別被共接于觸頭J3和J4。晶體管T3的柵極連接到觸頭J4，晶體管T2的柵極連接到復(fù)位端R，晶體管T3和T2的漏極共接于觸頭J2。晶體管T6的柵極、漏極和源極分別連接于幀復(fù)位端FR、觸頭J1和柵極電壓端GV。
在一個(gè)示范性實(shí)施例中，輸出單元450包括晶體管T1、T14和電容器C3。晶體管T1和T14的漏極和源極分別連接到時(shí)鐘端CK1和輸出端OUT1和OUT2，其柵極連接到觸頭J1。電容器C3連接在晶體管T1的柵極和漏極，即觸頭J1和觸頭J2之間。晶體管T1的源極還連接到觸頭J2。
還可設(shè)想級(jí)410的單元420、430、440和450可以用NMOS或PMOS晶體管以各種布置來構(gòu)成，圖示的示范性實(shí)施例僅僅是用于解釋性的目的。
現(xiàn)在轉(zhuǎn)向圖4-6，將更詳細(xì)地描述級(jí)410的操作。
為了描述方便，對(duì)應(yīng)于時(shí)鐘信號(hào)CLK1和CLK2的高電平的電壓被稱之為高電壓，而對(duì)應(yīng)于其低電平的電壓具有與柵極關(guān)斷電壓Voff相同的幅值，并被稱之為低電壓。應(yīng)該注意高和低電壓電平可被設(shè)定為任何合適的電平。
當(dāng)時(shí)鐘信號(hào)CLK2和前一個(gè)柵極輸出信號(hào)Gout(j-1)為高時(shí)，晶體管T11、T5及晶體管T4被導(dǎo)通。兩個(gè)晶體管T11和T4將高電壓傳送給觸頭J1，晶體管T5將低電壓傳輸給觸頭J2。因此，晶體管T1和T14就被導(dǎo)通，從而將時(shí)鐘信號(hào)CLK1傳送給輸出端OUT1和OUT2。由于觸頭J2和時(shí)鐘信號(hào)CLK1處的電壓為低，所以輸出電壓Gout(j)和Cout(j)就為低。同時(shí)，電容器C3充電一個(gè)與高電壓和低電壓的差相對(duì)應(yīng)的電壓值。在此情況下，時(shí)鐘信號(hào)CLK1和下一個(gè)柵極輸出Gout(j+1)就為低，觸頭J2處的電壓也為低，從而柵極與此連接的晶體管T10、T9、T12、T13、T8和T2就被關(guān)斷。
隨后，當(dāng)時(shí)鐘信號(hào)CLK2變低時(shí)，晶體管T11和T5就被關(guān)斷，而當(dāng)時(shí)鐘信號(hào)CLK1同時(shí)變高時(shí)，晶體管T1的輸出電壓和觸頭J2處的電壓就是高電壓。在此情況下，雖然將高電壓施加于晶體管T10的柵極上，但是由于其連接到觸頭J2的源極電壓也是高電壓，壓差就變?yōu)榱?，從而晶體管T10保持關(guān)斷。因此，觸頭J1處于浮動(dòng)狀態(tài)，以及觸頭J1的電壓的增加與電容器C3的電壓的增加同樣高。
另一種選擇方案是，當(dāng)時(shí)鐘信號(hào)CLK1和觸頭J2是高電壓時(shí)，晶體管T12、T13和T8就被關(guān)斷。因此，晶體管T12和晶體管T13被串接在高電壓和低電壓之間，因此觸頭J3處的電壓變?yōu)樵趦蓚€(gè)晶體管T12和T13導(dǎo)通時(shí)在歐姆狀態(tài)下通過電阻劃分的電壓值。在此情況下，當(dāng)晶體管T13導(dǎo)通時(shí)歐姆狀態(tài)下的電阻被設(shè)定為遠(yuǎn)大于晶體管T12的電阻，例如，是10,000倍時(shí)，觸頭J3處的電壓大致上為高電壓。因此，晶體管T7被導(dǎo)通而與晶體管T8串接，從而觸頭J4處的電壓變?yōu)閮蓚€(gè)晶體管T7和T8導(dǎo)通時(shí)在歐姆狀態(tài)下通過電阻劃分的電壓值。在此情況下，當(dāng)兩個(gè)晶體管T7和T8導(dǎo)通時(shí)在歐姆狀態(tài)下的電阻大致被設(shè)定為彼此相同時(shí)，觸頭J4處的電壓就變成近似為高電壓和低電壓的平均值。由于下一個(gè)柵極輸出Gout(j+1)仍然保持為低，所以晶體管T9和T2就被關(guān)斷。因此，輸出端OUT1和OUT2僅與時(shí)鐘信號(hào)CLK1連接，并斷開低電壓以輸出高電壓。
此外，電容器C1和C2充電至與在它們端部產(chǎn)生的壓差相對(duì)應(yīng)的電壓，觸頭J3處的電壓小于觸頭J5的電壓。
繼續(xù)參考圖4，當(dāng)下一個(gè)柵極輸出Gout(j+1)和時(shí)鐘信號(hào)CLK2變低而時(shí)鐘信號(hào)CLK1變高時(shí)，晶體管T9和T2就被導(dǎo)通，并將低電壓傳送給觸頭J1和J2。此時(shí)，觸頭J1處的電壓降低至低電壓，而電容器C3進(jìn)行放電。需要一定數(shù)量的時(shí)間直到電容器C3放電完畢以及觸頭J1處的電壓變?yōu)榈碗妷簽橹?。因此，兩個(gè)晶體管T1和T14在下一個(gè)柵極輸出Gout(j+1)變?yōu)楦吆缶捅粚?dǎo)通一會(huì)兒，由此輸出端OUT1和OUT2連接到時(shí)鐘信號(hào)CLK1以輸出低電壓。當(dāng)觸頭J1處的電壓由于電容器C3的完全放電而達(dá)到低電壓時(shí)，晶體管T14就通過將輸出端OUT2與時(shí)鐘信號(hào)CLK1斷開而被關(guān)斷，以及進(jìn)位輸出Cout(j)處于浮動(dòng)狀態(tài)，并保持為低。同時(shí)，輸出端OUT1通過晶體管T2連接到低電壓，而不管晶體管T1的關(guān)斷狀態(tài)，并輸出低電壓。
在晶體管T12和T13關(guān)斷時(shí)，觸頭J3就處于浮動(dòng)狀態(tài)。由于觸頭J5處的電壓低于觸頭J4處的電壓，觸頭J3處的電壓通過電容器C1仍然低于觸頭J5處的電壓，因此晶體管T7就被關(guān)斷。同時(shí)，晶體管T8就被關(guān)斷，觸頭J4的電壓下降，以此晶體管T3保持關(guān)斷。此外，晶體管T10連接?xùn)艠O時(shí)鐘信號(hào)CLK1的低電壓，觸頭J2的電壓為低，因此晶體管T10保持關(guān)斷。由于晶體管T12和T7由于時(shí)鐘信號(hào)CLK1的高電壓而被導(dǎo)通，因此觸頭J4的電壓的升高就會(huì)導(dǎo)通晶體管T3，晶體管T3將低電壓傳輸給觸頭J2，輸出端OUT1繼續(xù)輸出低電壓。即使下一個(gè)柵極輸出Gout(j+1)為低，觸頭J2的電壓也會(huì)變?yōu)榈碗妷骸?br> 此外，晶體管T10的柵極連接到時(shí)鐘信號(hào)CLK1的高電壓和觸頭J2的電壓是低電壓，因此晶體管T10就被導(dǎo)通，并將觸頭J2的電壓傳送給觸頭J1。另一方面，兩個(gè)晶體管T1和T14的漏極連接到時(shí)鐘端CK1以繼續(xù)被提供時(shí)鐘信號(hào)CLK1。在具體的示范性實(shí)施例中，晶體管T1相對(duì)于其余晶體管來說被形成得較大些，以此其柵極和漏極之間的寄生電容就比較大以使漏極的電壓變化可影響柵極電壓。因此，柵極電壓由于晶體管T1的柵極和漏極之間的寄生電容器存在會(huì)在時(shí)鐘信號(hào)CLK1的高電壓時(shí)升高而導(dǎo)通晶體管T1。在此情況下，它防止晶體管T1導(dǎo)通以使晶體管T1的柵極電壓通過將觸頭J2的低電壓傳送給觸頭J1而保持低電壓。觸頭J1的電壓保持低電壓直到前一個(gè)進(jìn)位輸出Cout(j-1)變?yōu)楦唠妷簽橹?，觸頭J2的電壓通過晶體管T3為低電壓。這就是在時(shí)鐘信號(hào)CLK1為高而時(shí)鐘信號(hào)CLK2為低時(shí)的情況，在時(shí)鐘信號(hào)CLK1為低而時(shí)鐘信號(hào)CLK2為高時(shí)，觸頭J2的電壓通過晶體管T5變?yōu)榈碗娢弧?br> 此外，晶體管T6被供有從最后虛擬級(jí)(未圖示)輸出的初始化信號(hào)INT以將柵極關(guān)斷電壓Voff傳送給觸頭J1，從而再次將觸頭J1的電壓設(shè)定為低電壓。
通過上述過程，每個(gè)級(jí)410響應(yīng)于前一個(gè)進(jìn)位信號(hào)Cout(j-1)和下一個(gè)柵極輸出Gout(j+1)產(chǎn)生與時(shí)鐘信號(hào)CLK1和CLK2同步的進(jìn)位信號(hào)Cout(j)和柵極輸出Gout(j)。也可以考慮各種可替換性結(jié)構(gòu)的晶體管能夠?qū)崿F(xiàn)與圖4中所示的結(jié)構(gòu)相同的效果，圖4僅僅表示級(jí)410的一個(gè)示范性實(shí)施例。
在一個(gè)可替換的示范性實(shí)施例中，柵極驅(qū)動(dòng)器400可被集成在平板組件300的端緣上，現(xiàn)在將參考圖6-9進(jìn)行詳細(xì)的描述。
圖6是顯示器設(shè)備的薄膜晶體管陣列平板的像素的一個(gè)示范性實(shí)施例的分布視圖，和圖7是沿圖6中的線VII-VII’剖開的薄膜晶體管陣列平板的截面圖。圖8A和8B說明圖4中示出的柵極驅(qū)動(dòng)器級(jí)的晶體管的示范性結(jié)構(gòu)的示例，和圖9是沿圖8A和8B中的線IX-IX’剖開的晶體管的截面視圖。
參考圖6-9，多個(gè)柵極線121和多個(gè)柵極電極GT被形成在絕緣襯底110和GLS上。柵極線121大致在橫向上延伸至柵極驅(qū)動(dòng)器400以傳送柵極信號(hào)。每個(gè)柵極線121的一部分形成柵電極124，而其另一部分形成下突的突緣(projection)127。每個(gè)柵極線121進(jìn)一步包括用于接觸另一層或驅(qū)動(dòng)電路的端部(未圖示)。
柵極線121和柵極電極GT是由包括但不局限于，含鋁金屬，如鋁和鋁合金；含銀金屬，如銀和銀合金；含銅金屬，如銅和銅合金；含錳金屬，如錳和錳合金；鎘；鈦或鉭材料制成。柵極線121可具有多層結(jié)構(gòu)，包括兩個(gè)具有不同物理特性的膜。兩個(gè)膜中的其中之一可由低阻性金屬制成，這些低阻性金屬包括，但不局限于，含鋁金屬，含銀金屬，含銅金屬，它們用于減小柵極線121和柵極電極GT上的信號(hào)延遲或電壓降。另一個(gè)膜可由包括，但不局限于，含錳金屬，鎘，鈦，或鉭材料制成，這些材料具有良好的物理、化學(xué)特性以及具有與其它材料，如銦錫氧化物(ITO)和銦鋅氧化物(IZO)電接觸特性。這兩個(gè)膜的組合的例子是下鎘膜和上鋁(合金)膜，下鋁(合金)膜和上錳(合金)膜。但是，還可以考慮兩個(gè)膜可由不同的金屬或?qū)w形成。
在一個(gè)示范性實(shí)施例中，柵極線121和柵極電極GT的側(cè)邊相對(duì)于產(chǎn)生傾斜角度的襯底表面而傾斜。傾斜角度的范圍大約介于20度至80度之間。柵極絕緣層140和GI可由氮化硅(SiNx)形成，并形成在柵極線121和柵極電極GT上。半導(dǎo)體條151和半導(dǎo)體島SI可由氫化非晶硅(a-Si)形成，并形成在柵極絕緣層140和GI上。每個(gè)半導(dǎo)體條151大致在長度方向(longitudinal)上延伸，并設(shè)有分支向柵電極124的多個(gè)突緣154。半導(dǎo)體島SI位于柵電極GT上。
多個(gè)歐姆接觸條和島161、165、OC1和OC2可由硅化物或重?fù)诫sN型雜質(zhì)如磷的n+氫化a-Si制成。多個(gè)歐姆接觸條和島161、165、OC1和OC2可形成在半導(dǎo)體條151和半導(dǎo)體島SI上。每個(gè)歐姆接觸條161包括多個(gè)突緣163，突緣163和歐姆接觸島165可成對(duì)地位于半導(dǎo)體條151的突緣154上。此外，歐姆接觸島OC1和OC2成對(duì)地位于半導(dǎo)體島SI上。
半導(dǎo)體條151、半導(dǎo)體島SI、歐姆接觸條161和165及歐姆接觸島OC1和OC2的側(cè)邊相對(duì)于襯底表面而傾斜，且其傾斜角度的范圍介于30度至80度之間。多條數(shù)據(jù)線171、多個(gè)輸出電極175、多個(gè)存儲(chǔ)電容器導(dǎo)體177、多個(gè)漏電極DR和多個(gè)源電極SO形成在歐姆接觸161、165、OC1和OC2及柵極絕緣層140和GI上。
數(shù)據(jù)線171大致在長度方向上延伸以傳輸數(shù)據(jù)電壓且與柵極線121相交。每個(gè)數(shù)據(jù)線171包括多個(gè)突向輸出電極175的輸入電極173。每對(duì)輸入和輸出電極173和175相分隔，且相對(duì)于柵極線124被彼此相對(duì)設(shè)置。此外，漏電極DR和源電極SO也分隔，且相對(duì)于柵極電極GT被彼此相對(duì)設(shè)置。
在圖8A中所示的晶體管中，多個(gè)分支象梳子一樣在長度方向上延伸以形成漏電極DR，以及多個(gè)分支被插在漏電極DR之間以形成源電極SO。在圖8B中所示的晶體管中，與大板一樣的每個(gè)分支形成漏電極DR和源電極SO。
控制電極124、輸入電極173和輸出電極175與半導(dǎo)體條151的突緣154一起形成具有溝道的TFT，該溝道被形成在位于輸入電極173和輸出電極175之間的突緣154上。同樣，柵電極GT、漏電極DR和源電極SO與半導(dǎo)體島一起形成TFT，該TFT是柵極驅(qū)動(dòng)器400的晶體管T1-T14，它們具有在漏電極DR和源電極SO之間的半導(dǎo)體島SI中形成的溝道。在圖8A中所示的晶體管中，源電極SO和漏電極DR被交替設(shè)置，因此在它們之間形成的溝道形狀為U型。
源電極SO與插入柵極絕緣層GI的柵電極GT相重疊以形成柵極驅(qū)動(dòng)器400的電容器C3的部件。此外，存儲(chǔ)電容器導(dǎo)體177與柵極線121的突緣127相重疊。
數(shù)據(jù)線171、輸出電極175、存儲(chǔ)電容器導(dǎo)體177、漏電極DR和源電極SO可由難熔金屬制成，該難熔金屬包括，但不局限于，鎘，錳，鈦，鉭或其合金。此外，它們可具有包括低阻膜(未圖示)和良好接觸膜(未圖示)的多層結(jié)構(gòu)。多層結(jié)構(gòu)的例子是包括下鎘膜和上鋁(合金)膜的雙層結(jié)構(gòu)，下錳(合金)膜和上鋁(合金)膜的雙層結(jié)構(gòu)，以及下錳膜、中間鋁膜和上錳膜的三層結(jié)構(gòu)。但是，還可以考慮數(shù)據(jù)線171、輸出電極175、存儲(chǔ)電容器導(dǎo)體177、漏電極DR、及源電極SO可由各種其它合適的材料制成。
在一個(gè)示范性實(shí)施例中，數(shù)據(jù)線171、輸出電極175、存儲(chǔ)電容器導(dǎo)體177、漏電極DR、以及源電極SO設(shè)有傾斜的邊緣輪廓，且其傾斜角度的范圍大約介于30度至80度之間。歐姆接觸161、165、OC1和OC2被插入在低層半導(dǎo)體151和SI及疊加導(dǎo)體171和175之間，漏電極DR和源電極SO及歐姆接觸161、165、OC1和OC2可被用來減少接觸電阻。
鈍化層180和PA形成在數(shù)據(jù)線171、輸出電極175、存儲(chǔ)電容器導(dǎo)體177、漏電極DR、源電極SO、半導(dǎo)體151和SI的暴露部分上。鈍化層180可由無機(jī)絕緣體形成，該無機(jī)絕緣體包括，但不局限于，氮化硅或氧化硅，和具有良好平坦特性的光電有機(jī)材料形成，或者由低介電絕緣材料形成，該低介電絕緣材料具有低于4.0的介電常數(shù)，諸如通過等離子增強(qiáng)化學(xué)氣相沉積(PECVD)形成的a-Si:C:O和a-Si:O:F。鈍化層180可具有包括下無機(jī)膜和上有機(jī)膜的雙層結(jié)構(gòu)以使它可利用有機(jī)膜，并它可保護(hù)半導(dǎo)體條151的暴露部分。鈍化層180具有多個(gè)接觸孔182、185和187，它們分別暴露數(shù)據(jù)線171的端部179、輸出電極175和其部分。
多個(gè)像素電極190和多個(gè)輔助觸點(diǎn)82形成在鈍化層180上，這些輔助觸點(diǎn)可由透明導(dǎo)體制成，該透明導(dǎo)體包括，但不局限于，ITO或IZO或者反射導(dǎo)體，諸如Ag或Al。
像素電極190物理和電氣上與輸出電極175電連接，存儲(chǔ)電容器導(dǎo)體177穿過接觸孔185和187以使像素電極190接收來自輸出電極175的數(shù)據(jù)電壓。像素電極190被供有數(shù)據(jù)電壓以產(chǎn)生與共用電極270相協(xié)調(diào)的電場，該共用電極270被供有數(shù)據(jù)電壓。所產(chǎn)生的電場確定液晶層3中的液晶分子的定位。
如參考圖2所述，像素電極190和共用電極270形成液晶存儲(chǔ)電容器CLC，其用于存儲(chǔ)關(guān)斷TFT后的外加電壓。存儲(chǔ)電容器CST提高了存儲(chǔ)電容器的電壓，并通過像素電極190重疊前一個(gè)柵極線121而實(shí)現(xiàn)。存儲(chǔ)電容器CST的電容量通過在柵極線121處設(shè)置突緣127以增加重疊區(qū)域而被提高。此外，存儲(chǔ)電容器CST的電容量可通過在鈍化層180的下面設(shè)置存儲(chǔ)電容器導(dǎo)體177以縮短端子之間的距離而提高，該存儲(chǔ)電容器導(dǎo)體177連接像素電極190和重疊突緣127。在一個(gè)可替換性示范性實(shí)施例中，像素電極190重疊柵極線121和數(shù)據(jù)線171以增大孔徑比。
輔助觸點(diǎn)82通過接觸孔182連接到數(shù)據(jù)線171的暴露端部179。輔助觸點(diǎn)82保護(hù)暴露端部179，并且補(bǔ)充端部179和外部設(shè)備之間的粘合。
像素電極190可由透明導(dǎo)電聚合物制成。對(duì)于反射LCD來說，像素電極190可由不透明的反射金屬制成。在這些情況下，輔助觸點(diǎn)82可由與像素電極190不同的材料制成，該像素電極190包括，但不局限于，ITO或IZO。
現(xiàn)在轉(zhuǎn)向圖10-15，將詳細(xì)地描述根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的顯示器設(shè)備的驅(qū)動(dòng)電路的示范性實(shí)施例。
圖10說明圖9中所示的晶體管的剖視圖中區(qū)域A的等效電路圖，是在沒有形成歐姆觸點(diǎn)OC1和OC2時(shí)的等效電路圖。
如圖9所示，一部分柵電極GT、柵極絕緣層GI和半導(dǎo)體層SI相互重疊。柵電極GT和半導(dǎo)體SI通過插入柵極絕緣層GI重疊以形成電容器C4，柵極絕緣層GI和漏電極DR或源電極SO通過插入半導(dǎo)體SI重疊以形成電容器C5。此外，柵極絕緣層GI和半導(dǎo)體層SI具有電阻率(resistivity)，其標(biāo)號(hào)分別用“R1”和“R2”表示。區(qū)域A分享柵極絕緣層GI，且圖示為在柵電極GI和源電極SO或漏電極DR之間平行形成的等效電路。
施加于柵電極GT上的電壓被稱之為柵極電壓Vg，施加于漏電極DR或源電極SO上的電壓為了計(jì)算的方便被假定為大約零伏，施加在柵極絕緣層GI上的電壓Vi用等式1表示Vi(t)=Vg[1-CiCSi+Ciexp(-tτ)],τ=(CSi+Ci)(1RSi+1Ri)-1---(1)]]>這里，Csi和Ci表示兩個(gè)電容器C4和C5的電容量，Rsi和Ri分別表示電阻R1和R2的阻值，τ表示時(shí)間常數(shù)。
柵極絕緣層GI上的電壓Vi是時(shí)間的函數(shù)，在兩個(gè)電容器C4和C5上產(chǎn)生的電壓Vg被劃分，在電容器C4上產(chǎn)生的電壓值被定義為初始值Vi(0)，在電容器C5上產(chǎn)生的電壓值被定義為終值Vi(∞)，以此獲得電壓Vi。此外，時(shí)間常數(shù)τ是等效電阻和等效電容的乘積。等效電容通過相加兩個(gè)電容而獲得，等效電阻是通過使每個(gè)電阻的倒數(shù)和再進(jìn)行倒數(shù)而獲得的。
同時(shí)，電容Csi和Ci及電阻Rsi和Ri用等式2表示。
CSi,i=ϵSi,itSi,i·W·OLd,RSi,i=ρSi,i·tSi,iW·OLd---(2)]]>這里Xsi，i共同表示Xsi和Xi，εsi，i和tsi，i表示半導(dǎo)體層SI和柵極絕緣層GI的電介質(zhì)和厚度。此外，ρsi，i表示半導(dǎo)體層SI和柵極絕緣層GI的電阻率，W表示溝道的寬度，OLd表示區(qū)域A的重疊長度。
在此情況下，指數(shù)函數(shù)中的系數(shù)[Ci/(Csi+Ci)]和等式1和2中的時(shí)間常數(shù)τ表示半導(dǎo)體層SI與柵極絕緣層GI的厚度和介電比，用等式3和4表示如下CiCSi+Ci=(tSiti)(ϵSiϵi)+(tSiti)---(3)]]>τ=ϵSiρSi·1(tSiti)·(ϵSiϵi)+(tSiti)1+(ρSiρi)·(tSiti)---(4)]]>在等式4中，電阻率ρsi與溫度成反比而變化，且因此時(shí)間常數(shù)τ具有取決于溫度的值。
在等式1中，兩邊都除以與輸入電壓相對(duì)應(yīng)的柵極電壓Vg，因此左側(cè)是對(duì)應(yīng)于電壓增益的函數(shù)。電壓增益的函數(shù)被稱之為“F(VG)”，等式3中的指數(shù)函數(shù)的系數(shù)被稱之為“E1”，除了等式4中電阻率ρsi之外的其余部分被稱之為“E2”，給出如下F(VG)=1-E1exp(-tτ),τ=ρsi·E2---(5)]]>這里E1和E2是常數(shù)或變量。
現(xiàn)在轉(zhuǎn)向圖11，一個(gè)表格用于說明圖4中所示的晶體管T1-T14和開關(guān)元件Q的幾個(gè)電壓特性。晶體管T1-T14和Q被顯示在第一列中，以及高電壓和低電壓被顯示在第二列中。漏極電壓被顯示在第三列中，在柵極和漏極之間的電壓差被顯示在第四列中，幀的高壓比被顯示在第五列中，閾值電壓的變化量被顯示在最后一列中。
高電壓是柵極電壓Vg的最大電壓。幀的高電壓比是高電壓施加于幀的晶體管的柵極上多長時(shí)間。例如，在如圖4所示的晶體管T5中，晶體管T5的柵極連接到時(shí)鐘信號(hào)CLK2，它的占空比為50％，因此其柵極連接到時(shí)鐘信號(hào)CLK2為幀的半個(gè)周期。所以，高電壓比為0.5。
此外，在高溫如60度或以上運(yùn)行2000小時(shí)的每個(gè)晶體管T1-T14中的閾值電壓的變化量用伏特V作為單位。在此情況下，晶體管T3、T5、T10和T11相對(duì)較大，并且超過10V的閾值電壓變化量對(duì)在級(jí)410的運(yùn)行中產(chǎn)生的誤差有幫助。如上所述，這樣的閾值電壓具有會(huì)隨著柵極絕緣層GI上的電壓Vi成比例地增加的趨勢(shì)，因此最好降低柵極絕緣層GI上的電壓Vi。
現(xiàn)在轉(zhuǎn)向圖12A-13B，用電壓增益表示為脈寬或厚度比的函數(shù)的曲線作為參考用于解釋本發(fā)明的示范性實(shí)施例。圖12A和12B使用溫度，圖13A使用脈寬，圖13B使用介電比作為參數(shù)。此外，長度軸表示圖示為百分?jǐn)?shù)(％)的電壓增益，溫度分為兩個(gè)條件如25度和60度。25度條件對(duì)應(yīng)于室溫，60度條件對(duì)應(yīng)于由于顯示器的工作而產(chǎn)生的溫升。脈寬是柵極電壓的高間隔的寬度，半導(dǎo)體層SI與絕緣層GI的介電比和厚度比分別是εsi/εi和tsi/ti。
參考圖12A，當(dāng)半導(dǎo)體層SI的電阻率ρsi在25度時(shí)為4×1010Ωm，半導(dǎo)體層SI的電阻率ρsi在60度時(shí)為2×109Ωm，時(shí)間常數(shù)τ是每個(gè)溫度的常數(shù)，而且E1和E2為恒定介電比和厚度比的常數(shù)。在此情況下，對(duì)應(yīng)于時(shí)間的脈寬變化在每個(gè)溫度下給出了曲線a和b。60度的時(shí)間常數(shù)大約是25度時(shí)的20倍，因此，60度時(shí)的曲線較快地達(dá)到100％。換句話說，柵極絕緣層GI上的電壓Vi在60度時(shí)較快地達(dá)到柵極電壓Vg。圖12A中所示的60Hz的幀頻率被轉(zhuǎn)換為時(shí)間為0.016秒的周期。圖示的是電壓Vi在60度時(shí)比25度時(shí)達(dá)到柵極電壓Vg的時(shí)間要快。
參考圖12B，電阻率ρsi與圖12A所示的相同，但是由于E1和E2包括厚度比，它們不是常數(shù)而是厚度比的函數(shù)，時(shí)間常數(shù)不是常量而是厚度比的函數(shù)。在此情況下，脈寬，即，等式5中的t，被限定為0.01，厚度比的變化給出在兩個(gè)溫度時(shí)的曲線。在25度時(shí)的曲線b’有規(guī)律地下降，但是在60度時(shí)的曲線a’下降至一定程度后，再上升。
參考圖13A，圖示的是取決于脈寬的四條曲線c、d、e和f。四條曲線c、d、e和f是在脈寬分別是0.001秒、0.005秒、0.01秒和0.05秒時(shí)的圖形。如上所述，脈寬不大于幀的時(shí)間，因此曲線f是可忽略的。曲線c有規(guī)律地下降，曲線d下降至一定程度后保持恒定值，曲線e有規(guī)律地下降后再上升，取決于厚度比的增加。
曲線c表示0.001秒的最小脈寬，但是脈寬甚至比它更小。例如，柵極線的數(shù)量是100時(shí)，脈寬為0.016秒，相當(dāng)于被100所除的幀變?yōu)?H，其脈寬小于曲線c的最小脈寬。但是，由于柵極電壓Vg對(duì)應(yīng)于2H或更小，至多如圖4所述，因此脈寬甚至小于0.001秒。因此，脈寬小于0.001秒的曲線可被形成在曲線c的下面。
參考圖13B，曲線h、i、j和k是根據(jù)介電比顯示的，曲線h、i、j和k表示在介電比為1/4至1和時(shí)間為0.01秒時(shí)根據(jù)厚度比的變化量。厚度比范圍介于0.3至1.5之間。在此情況下，半導(dǎo)體層SI太薄而不能形成厚度比小于0.3的溝道，但是正相反，在大于1.5的厚度比時(shí)，柵極絕緣層GI的感光性提高以能擴(kuò)大漏電流，而且柵極絕緣層GI太薄而會(huì)受到損壞。
曲線h連續(xù)下降穿過厚度比1，曲線i下降至厚度比0.8，然后平穩(wěn)上升，曲線j下降至厚度比0.5，然后平穩(wěn)上升，曲線k下降至厚度比在0.2和0.3之間，然后上升。在此情況下，在厚度比范圍為0.3-1.5時(shí)介電比最好小于1。在介電比大于1時(shí)，電壓增益在厚度比范圍為0.3-1.5時(shí)連續(xù)增加，結(jié)果是電壓Vi升高。
正如本領(lǐng)域技術(shù)人員所知，材料的介電性在一定范圍內(nèi)通過氣體處理，如等離子、氫氣和氦氣等可以發(fā)生改變。
現(xiàn)在轉(zhuǎn)向圖14A-15B，將更詳細(xì)地描述另一個(gè)示范性實(shí)施例。圖14A表示顯示器設(shè)備的驅(qū)動(dòng)電路的晶體管的示范性實(shí)施例的剖視圖，其顯示了歐姆接觸的形成，圖14B是圖14A所示的晶體管的區(qū)域A的等效電路，圖15A和15B是說明在變化的介電比時(shí)電壓增益對(duì)時(shí)間的曲線圖。
圖14A和14B大致與圖9和10相似，因此就省略了其解釋。但是，在圖14B中通過歐姆接觸EX增加了電容器C6和電阻R3。然后，柵極絕緣層GI上的電壓Vi重寫如下Vi(t)=Vg[1-CiCsi+CiCexCiCsi+CsiCex+CiCex·exp(-tτ)],---(6)]]>τ=(Ci+Csi+Cex)(1Ri+1RSi+1Rex)-1]]>這里，Ci，Csi和Cex分別表示電容器C4，C5和C6的電容量，Ri，Rsi和Rex分別表示電阻R1，R2和R3的阻值。
電阻值Ri和電容值Ci分別設(shè)定為7.7×1012Ω和0.0079pF，半導(dǎo)體層SI的電阻值Rsi和電容值Csi分別設(shè)定為1.7×1012Ω和0.024pF，歐姆接觸EX的電阻值Rex設(shè)定為1.7×1012Ω。同時(shí)，電容量Cex在圖15A和圖15B中分別設(shè)定為0.012pF(比Cex/Csi＝0.5)和0.24pF(比Cex/Csi＝10)，然后執(zhí)行SPICE模擬?？v軸代表圖示為百分?jǐn)?shù)的電壓增益，橫軸代表時(shí)間。在此情況下，執(zhí)行模擬，限定柵極電壓Vg的脈寬為0.05秒，其超過幀的時(shí)間。但是，即使在0.05秒以下的時(shí)間進(jìn)行這些模擬時(shí)，脈寬也與此相同。
如圖15A和15B所示，正如大家所知電壓增益不會(huì)超過50％，因?yàn)殡娙荼菴ex/Csi增大時(shí)，電壓增益就會(huì)減小。
電容比Cex/Csi可以通過重疊區(qū)域或厚度進(jìn)行調(diào)節(jié)，如從等式2所了解的。但是，厚度調(diào)節(jié)可在半導(dǎo)體SI對(duì)柵極絕緣層GI的厚度比為0.3-1.5的范圍內(nèi)進(jìn)行。
如上所述，半導(dǎo)體層SI對(duì)柵極絕緣層GI的厚度比tsi/ti或介電比εsi/εi被調(diào)節(jié)以減小柵極絕緣層GI上的電壓Vi，以此防止閾值電壓增加。此外，歐姆接觸Ex對(duì)半導(dǎo)體層SI的電容比Cex/Csi被調(diào)節(jié)以減小電壓Vi。因此，能夠提供一種具有較長驅(qū)動(dòng)時(shí)間的高可靠性的顯示器設(shè)備的驅(qū)動(dòng)電路。
雖然參考較佳實(shí)施例已經(jīng)詳細(xì)描述了本發(fā)明，但是應(yīng)該明白本發(fā)明并不局限于公開的實(shí)施例，相反，可以認(rèn)為本發(fā)明覆蓋了包含在所附權(quán)利要求的精神和范圍內(nèi)的各種變化和等效結(jié)構(gòu)。
權(quán)利要求
1.一種顯示器設(shè)備的驅(qū)動(dòng)電路，包括多個(gè)相互連接的級(jí)，并順序地產(chǎn)生輸出信號(hào)，其中每個(gè)級(jí)都包括多個(gè)晶體管，其中每個(gè)晶體管都包括控制電極；形成在控制電極上的第一絕緣層；形成在第一絕緣層上的半導(dǎo)體層；輸入電極，該輸入電極的至少一部分形成在半導(dǎo)體層上；輸出電極，該輸出電極的至少一部分形成在半導(dǎo)體層上；以及形成在輸入和輸出電極上的第二絕緣層，其中半導(dǎo)體層與第一絕緣層的厚度比的范圍介于0.3至1.5之間。
2.如權(quán)利要求1所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，半導(dǎo)體層與第一絕緣層的介電比小于1。
3.如權(quán)利要求2所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，第一絕緣層上的電壓Vi和施加于控制電極的電壓Vg的關(guān)系滿足Vi(t)=Vg[1-CiCSi+Ciexp(-tτ)],]]>τ=(CSi+Ci)(1RSi+1Ri)-1,]]>這里，Csi和Rsi分別是半導(dǎo)體層的電容和電阻，Ci和Ri分別是第一絕緣層的電容和電阻，τ是時(shí)間常數(shù)。
4.如權(quán)利要求1所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，每個(gè)晶體管還都包括在半導(dǎo)體層和輸入電極之間的歐姆接觸。
5.如權(quán)利要求4所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，歐姆接觸與半導(dǎo)體層的電容比大于0.5。
6.如權(quán)利要求1所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，每個(gè)晶體管還都包括在半導(dǎo)體層和輸出電極之間的歐姆接觸。
7.如權(quán)利要求6所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，歐姆接觸與半導(dǎo)體層的電容比大于0.5。
8.如權(quán)利要求6所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，第一絕緣層上的電壓Vi和施加于控制電極上的電壓Vg的關(guān)系滿足Vi(t)=Vg[1-CiCsi+CiCexCiCsi+CsiCex+CiCexexp(-tτ)],]]>τ=(Ci+Csi+Cex)(1R1+1Rsi+1Rex)-1,]]>這里，Ci和Ri分別是第一絕緣層的電容和電阻，Csi和Rsi分別是半導(dǎo)體層的電容和電阻，Cex和Rex分別是歐姆接觸的電容和電阻，τ是時(shí)間常數(shù)。
9.如權(quán)利要求8所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，在第一絕緣層上的電壓小于施加于控制電極上的電壓。
10.如權(quán)利要求3所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，在第一絕緣層上的電壓小于施加于控制電極上的電壓。
11.如權(quán)利要求10所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，半導(dǎo)體層包括非晶硅。
12.如權(quán)利要求11所述的顯示器設(shè)備的驅(qū)動(dòng)電路，其中，柵極驅(qū)動(dòng)器被集成在該顯示器設(shè)備上。
全文摘要
一種顯示器設(shè)備的驅(qū)動(dòng)電路包括多個(gè)相互連接的級(jí)，并順序地產(chǎn)生輸出信號(hào)，其中每個(gè)級(jí)都包括多個(gè)晶體管，其中每個(gè)晶體管都包括控制電極；形成在控制電極上的第一絕緣層；形成在第一絕緣層上的半導(dǎo)體層；輸入電極，該輸入電極的至少一部分形成在半導(dǎo)體層上；輸出電極，該輸出電極的至少一部分形成在半導(dǎo)體層上；以及形成在輸入和輸出電極上的第二絕緣層，其中半導(dǎo)體層與第一絕緣層的厚度比的范圍介于0.3至1.5之間。
文檔編號(hào)G09G3/20GK1755763SQ200510106
公開日2006年4月5日 申請(qǐng)日期2005年8月19日 優(yōu)先權(quán)日2004年8月19日
發(fā)明者李鐘煥, 金圣萬, 孔香植 申請(qǐng)人:三星電子株式會(huì)社