亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

阻抗變換電路、驅(qū)動(dòng)電路及控制方法

文檔序號(hào):2618124閱讀:292來源:國知局
專利名稱:阻抗變換電路、驅(qū)動(dòng)電路及控制方法
技術(shù)領(lǐng)域
本發(fā)明涉及一種阻抗變換電路、驅(qū)動(dòng)電路及阻抗變換電路的控制方法。
背景技術(shù)
眾所周知,作為在手機(jī)等電子設(shè)備中使用的液晶面板(廣義上為電光學(xué)裝置),有簡單矩陣方式的液晶面板、薄膜晶體管(ThinFilm Transistor下面,簡稱為TFT)等使用開關(guān)元件的有源矩陣液晶面板。
簡單矩陣方式與有源矩陣方式相比,容易實(shí)現(xiàn)低耗電化,但是,難以多色化和動(dòng)畫顯示。另一方面,有源矩陣方式易于多色化和動(dòng)畫顯示,但是,難以實(shí)現(xiàn)低耗電化。
近年來,在手機(jī)等便攜電子設(shè)備中,為了提供高品質(zhì)的圖像,多色化、動(dòng)畫顯示的需求增加。因此,代替至今使用的簡單矩陣方式的液晶面板,使用有源矩陣方式的液晶面板。
并且,在有源矩陣方式的液晶面板中,在驅(qū)動(dòng)該液晶面板的數(shù)據(jù)線的數(shù)據(jù)驅(qū)動(dòng)器(廣義上為驅(qū)動(dòng)電路)中,優(yōu)選設(shè)置作為輸出緩沖器的阻抗變換電路。阻抗變換電路包括運(yùn)算放大器,通過高的驅(qū)動(dòng)能力,可以向數(shù)據(jù)線穩(wěn)定供應(yīng)電壓。
該阻抗變換電路將對應(yīng)于灰階數(shù)據(jù)(廣義上為數(shù)據(jù))的灰階電壓提供給數(shù)據(jù)線。此時(shí),從預(yù)先生成的多個(gè)灰階電壓中選擇對應(yīng)于灰階數(shù)據(jù)的灰階電壓,輸入該灰階電壓的阻抗變換電路驅(qū)動(dòng)數(shù)據(jù)線。
這樣,在每條數(shù)據(jù)線上設(shè)置驅(qū)動(dòng)數(shù)據(jù)線的阻抗變換電路。因此,如圖22所示,在數(shù)據(jù)線的排列方向設(shè)置多個(gè)阻抗變換電路。
在圖22中,基準(zhǔn)電壓生成電路800生成對應(yīng)于6位的灰階數(shù)據(jù)的多個(gè)灰階電壓V0~V63?;鶞?zhǔn)電壓生成電路800,將系統(tǒng)電源電壓VDD和系統(tǒng)接地電源電壓VSS之間的電壓通過電阻元件進(jìn)行分壓,生成多個(gè)灰階電壓V0~V63。
將這樣生成的多個(gè)灰階電壓V0~V63提供給各個(gè)阻抗變換電路,因此,被提供多個(gè)灰階電壓的灰階電壓信號(hào)線組延伸配置在數(shù)據(jù)線的排列方向。各個(gè)阻抗變換電路的輸入與灰階數(shù)據(jù)對應(yīng)地電連接在灰階電壓信號(hào)線組的任一個(gè)。
但是,為了使液晶面板的顯示圖像高品質(zhì)化,需要多灰階化。該多灰階化表示增加灰階電壓的種類。即,表示圖22的灰階電壓信號(hào)線組的信號(hào)線數(shù)增加。因此,如果進(jìn)行多灰階化,那么圖22的灰階電壓信號(hào)線組的布線區(qū)域?qū)挾萕D逐漸變大。
例如,當(dāng)每1位的灰階數(shù)據(jù)為6位的時(shí)候(64灰階的情況),考察布線區(qū)域?qū)挾萕D。例如,在圖23(B)示出的情況下,各個(gè)灰階電壓信號(hào)線被交替地設(shè)置在一層布線層、兩層布線層上,以便鄰接的灰階電壓信號(hào)線的布線間電容最小。此時(shí),如圖23(A)所示,各條信號(hào)線的寬度為1.25μm,設(shè)計(jì)標(biāo)準(zhǔn)上的布線間距為0.3μm。此時(shí),布線區(qū)域?qū)挾萕D約為100μm(1.25μm×64+0.3μm×63)。因此,增加每1點(diǎn)的灰階數(shù)據(jù)的位數(shù),例如增加至256灰階的時(shí)候,布線區(qū)域?qū)挾萕D約達(dá)到400μm。
這樣,灰階電壓信號(hào)線組的布線區(qū)域隨著按數(shù)據(jù)線的排列方向延伸,其寬度伴隨多灰階化變大?;译A電壓信號(hào)線組的布線區(qū)域在數(shù)據(jù)驅(qū)動(dòng)器的全部面積中所占的比例高。因此,伴隨多灰階化,灰階電壓信號(hào)線組的布線區(qū)域所占的比例越來越高,設(shè)計(jì)面積的增加導(dǎo)致高成本化。
專利文獻(xiàn)1特開2003-233354號(hào)公報(bào)發(fā)明內(nèi)容鑒于上述的技術(shù)問題,本發(fā)明的目的是提供一種維持灰階數(shù)的同時(shí)減少灰階電壓信號(hào)線數(shù)的阻抗變換電路、驅(qū)動(dòng)電路及阻抗變換電路的控制方法。
為了解決上述問題,本發(fā)明涉及一種阻抗變換電路,其用于輸出對應(yīng)于(j+k)(j、k是正整數(shù))位的灰階數(shù)據(jù)的電壓,將從2j種電壓中根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)選擇的電壓作為輸入電壓接受;將改變該輸入電壓的電位的2k種電壓中對應(yīng)于所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)的電壓作為輸出電壓輸出。
在本發(fā)明中,將對應(yīng)于(j+k)位的灰階數(shù)據(jù)的高位j位的數(shù)據(jù)的2j種電壓中的任一個(gè)作為輸入電壓接受,阻抗變換電路以該輸入電壓為基準(zhǔn),從2k種電壓中將對應(yīng)于灰階數(shù)據(jù)的低位k位的電壓作為輸出電壓輸出。因此,可以從2j種灰階電壓中選擇輸入電壓。這樣,可以維持灰階數(shù)的同時(shí)減少灰階電壓信號(hào)線數(shù),因此,可以減少應(yīng)該生成的灰階電壓的種類。并且,可以減少生成的灰階電壓被提供的灰階電壓信號(hào)線數(shù),縮小布線區(qū)域?qū)挾取F浣Y(jié)果,可以降低灰階電壓信號(hào)線組的布線區(qū)域所占的比例。也就是說,即使灰階數(shù)變大,也可以使適用阻抗變換電路的數(shù)據(jù)驅(qū)動(dòng)器的基片面積小,實(shí)現(xiàn)低成本化。
另外,根據(jù)本發(fā)明的阻抗變換電路,包括運(yùn)算放大器,所述運(yùn)算放大器的輸入被提供所述輸入電壓,所述運(yùn)算放大器與電壓輸出器連接;以及輸出電壓設(shè)定電路,其根據(jù)所述灰階數(shù)據(jù)的最低位的數(shù)據(jù)預(yù)充電或放電所述運(yùn)算放大器的輸出;其中,在所述輸出電壓設(shè)定電路預(yù)充電或放電所述運(yùn)算放大器的輸出之后,所述運(yùn)算放大器將以所述輸入電壓為基準(zhǔn)所述運(yùn)算放大器的死區(qū)寬度不同的電壓作為所述輸出電壓輸出。
另外,根據(jù)本發(fā)明的阻抗變換電路,所述運(yùn)算放大器包括第一導(dǎo)電型差動(dòng)放大電路,其具有第一導(dǎo)電型的第一差動(dòng)晶體管對,各個(gè)晶體管的源極被提供來自第一電流源的電流的同時(shí),所述輸入電壓和所述輸出電壓被提供給各個(gè)晶體管的柵極;以及第一電流反射鏡電路,其生成所述第一差動(dòng)晶體管對的各個(gè)晶體管的漏極電流;第二導(dǎo)電型差動(dòng)放大電路,其具有第二導(dǎo)電型的第二差動(dòng)晶體管對,各個(gè)晶體管的源極被提供來自第二電流源的電流的同時(shí),所述輸入電壓和所述輸出電壓被提供給各個(gè)晶體管的柵極;以及第二電流反射鏡電路,其生成所述第二差動(dòng)晶體管對的各個(gè)晶體管的漏極電流;以及輸出電路,其具有第二導(dǎo)電型的第一驅(qū)動(dòng)晶體管,其柵極電壓根據(jù)輸入側(cè)晶體管的漏極電壓被控制,所述輸入側(cè)晶體管是在構(gòu)成所述第一差動(dòng)晶體管對的晶體管中柵極被提供所述輸入電壓的晶體管;以及第一導(dǎo)電型的第二驅(qū)動(dòng)晶體管,其柵極電壓根據(jù)輸入側(cè)晶體管的漏極電壓被控制,所述輸入側(cè)晶體管是在構(gòu)成所述第二差動(dòng)晶體管對的晶體管中柵極被提供所述輸入電壓的晶體管;其中,所述第一驅(qū)動(dòng)晶體管和第二驅(qū)動(dòng)晶體管的漏極之間互相連接,并將該連接節(jié)點(diǎn)的電壓作為所述輸出電壓輸出;所述第一差動(dòng)晶體管對的所述輸入側(cè)晶體管的電流驅(qū)動(dòng)能力被設(shè)定為比構(gòu)成所述第一差動(dòng)晶體管對的另一個(gè)晶體管的輸出側(cè)晶體管的電流驅(qū)動(dòng)能力小;所述第二差動(dòng)晶體管對的所述輸入側(cè)晶體管的電流驅(qū)動(dòng)能力被設(shè)定為比構(gòu)成所述第二差動(dòng)晶體管對的另一個(gè)晶體管的輸出側(cè)晶體管的電流驅(qū)動(dòng)能力小。
本發(fā)明所涉及的運(yùn)算放大器,本來將運(yùn)算放大器設(shè)計(jì)為沒有輸出死區(qū)。但是,在本發(fā)明中,故意采用存在死區(qū)的構(gòu)成,通過積極利用該死區(qū),用簡單的結(jié)構(gòu),對于一個(gè)輸入電壓可以輸出2種輸出電壓。因此,通過將這種阻抗變換電路適用于數(shù)據(jù)驅(qū)動(dòng)器的阻抗變換裝置,可以將應(yīng)該生成的灰階電壓的種類削減至二分之一。
另外,根據(jù)本發(fā)明的阻抗變換電路,包括運(yùn)算放大器,所述運(yùn)算放大器的輸入被提供所述輸入電壓,并規(guī)定對應(yīng)于所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù)的死區(qū)寬度,所述運(yùn)算放大器與電壓輸出器連接;以及輸出電壓設(shè)定電路,其根據(jù)所述灰階數(shù)據(jù)的所述低k位中的最高位的數(shù)據(jù)預(yù)充電或放電所述運(yùn)算放大器的輸出;在所述輸出電壓設(shè)定電路預(yù)充電或放電所述運(yùn)算放大器的輸出之后,所述運(yùn)算放大器將對于所述輸入電壓所述運(yùn)算放大器的死區(qū)寬度不同的電壓作為所述輸出電壓輸出。
另外,根據(jù)本發(fā)明的阻抗變換電路,所述運(yùn)算放大器包括第一導(dǎo)電型差動(dòng)放大電路,其具有第一導(dǎo)電型的第一差動(dòng)晶體管對,各個(gè)晶體管的源極被提供來自第一電流源的電流的同時(shí),所述輸入電壓和所述輸出電壓被提供給各個(gè)晶體管的柵極;以及第一電流反射鏡電路,其生成所述第一差動(dòng)晶體管對的各個(gè)晶體管的漏極電流;第二導(dǎo)電型差動(dòng)放大電路,其具有第二導(dǎo)電型的第二差動(dòng)晶體管對,各個(gè)晶體管的源極被提供來自第二電流源的電流的同時(shí),所述輸入電壓和所述輸出電壓被提供給各個(gè)晶體管的柵極;以及第二電流反射鏡電路,其生成所述第二差動(dòng)晶體管對的各個(gè)晶體管的漏極電流;以及輸出電路,其具有第二導(dǎo)電型的第一驅(qū)動(dòng)晶體管,其柵極電壓根據(jù)輸入側(cè)晶體管的漏極電壓被控制,所述輸入側(cè)晶體管是在構(gòu)成所述第一差動(dòng)晶體管對的晶體管中柵極被提供所述輸入電壓的晶體管;以及第一導(dǎo)電型的第二驅(qū)動(dòng)晶體管,其柵極電壓根據(jù)輸入側(cè)晶體管的漏極電壓被控制,所述輸入側(cè)晶體管是在構(gòu)成所述第二差動(dòng)晶體管對的晶體管中柵極被提供所述輸入電壓的晶體管;其中,所述第一驅(qū)動(dòng)晶體管和第二驅(qū)動(dòng)晶體管的漏極之間互相連接,并將該連接節(jié)點(diǎn)的電壓作為所述輸出電壓輸出;所述第一差動(dòng)晶體管對的所述輸入側(cè)晶體管的第一輸入側(cè)電流驅(qū)動(dòng)能力被設(shè)定為比構(gòu)成所述第一差動(dòng)晶體管對的另一個(gè)晶體管的輸出側(cè)晶體管的第一輸出側(cè)電流驅(qū)動(dòng)能力小的同時(shí),通過根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù)改變所述第一輸入側(cè)和輸出側(cè)電流驅(qū)動(dòng)能力的差,改變所述死區(qū)寬度;所述第二差動(dòng)晶體管對的所述輸入側(cè)晶體管的第二輸入側(cè)電流驅(qū)動(dòng)能力被設(shè)定為比構(gòu)成所述第二差動(dòng)晶體管對的另一個(gè)晶體管的輸出側(cè)晶體管的第二輸出側(cè)電流驅(qū)動(dòng)能力小的同時(shí),通過根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù)改變所述第二輸入側(cè)和輸出側(cè)電流驅(qū)動(dòng)能力的差,改變所述死區(qū)寬度。
根據(jù)本發(fā)明的阻抗變換電路,通過基于灰階數(shù)據(jù)改變構(gòu)成差動(dòng)晶體管對的電流驅(qū)動(dòng)能力的差,可以改變死區(qū)寬度,用簡單的結(jié)構(gòu),對于一個(gè)輸入電壓可以輸出4種以上電壓。這樣,可以使適用該阻抗變換電路的數(shù)據(jù)驅(qū)動(dòng)器的基片面積更小,進(jìn)一步實(shí)現(xiàn)低成本化。
另外,根據(jù)本發(fā)明的阻抗變換電路,所述第一導(dǎo)電型差動(dòng)放大電路,包括第一輔助晶體管,所述第一輔助晶體管的柵極被提供所述輸入電壓;根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù),在所述第一差動(dòng)晶體管對的輸入側(cè)晶體管的源極和漏極之間電連接或電切斷所述第一輔助晶體管的源極或漏極。
另外,根據(jù)本發(fā)明的阻抗變換電路,所述第二導(dǎo)電型差動(dòng)放大電路包括第二輔助晶體管,所述第二輔助晶體管的柵極被提供所述輸入電壓;根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù),在所述第二差動(dòng)晶體管對的輸入側(cè)晶體管的源極和漏極之間電連接或電切斷所述第二輔助晶體管的源極或漏極。
另外,根據(jù)本發(fā)明的阻抗變換電路,所述第一導(dǎo)電型差動(dòng)放大電路包括第三輔助晶體管,所述第三輔助晶體管的柵極被提供所述輸出電壓;根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù),在所述第一差動(dòng)晶體管對的輸出側(cè)晶體管的源極和漏極之間電連接或電切斷所述第三輔助晶體管的源極或漏極。
另外,根據(jù)本發(fā)明的阻抗變換電路,所述第二導(dǎo)電型差動(dòng)放大電路包括第四輔助晶體管,所述第四輔助晶體管的柵極被提供所述輸出電壓;根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù),在所述第二差動(dòng)晶體管對的輸出側(cè)晶體管的源極和漏極之間電連接或電切斷所述第四輔助晶體管的源極或漏極。
在本發(fā)明中,設(shè)置有輔助晶體管,其基于灰階數(shù)據(jù)的低(k-1)位的數(shù)據(jù),與構(gòu)成差動(dòng)晶體管對的晶體管中的任一個(gè)并列連接或切斷,輸入電壓或輸出電壓成為柵極電壓。這樣,容易改變構(gòu)成差動(dòng)晶體管對的兩個(gè)晶體管的電流驅(qū)動(dòng)能力的差。因此,用簡單的結(jié)構(gòu),可以提供對于一個(gè)輸入電壓可以輸出4種以上電壓的阻抗變換電路。
另外,根據(jù)本發(fā)明的阻抗變換電路,所述輸出電壓設(shè)定電路,當(dāng)處于預(yù)充電狀態(tài)時(shí),將所述運(yùn)算放大器的輸出設(shè)定為電位比所述輸入電壓高的預(yù)充電電壓;當(dāng)處于放電狀態(tài)時(shí),將所述運(yùn)算放大器的輸出設(shè)定為電位比所述輸入電壓低的放電電壓。
另外,本發(fā)明涉及一種驅(qū)動(dòng)電路,用于驅(qū)動(dòng)具有多條掃描線和多條數(shù)據(jù)線以及由掃描線和數(shù)據(jù)線規(guī)定的多個(gè)像素電極的電光學(xué)裝置,其特征在于,包括電壓選擇電路,其將從2j種電壓中根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)選擇的電壓作為所述輸入電壓輸出;上述任一個(gè)阻抗變換電路;將所述輸出電壓提供給所述多條數(shù)據(jù)線中的任一個(gè)。
另外,本發(fā)明還涉及一種驅(qū)動(dòng)電路,用于驅(qū)動(dòng)電光學(xué)裝置,所述電光學(xué)裝置具有多條掃描線、多條數(shù)據(jù)線、以及由所述多條掃描線和所述多條數(shù)據(jù)線規(guī)定的多個(gè)像素電極,其特征在于,包括電壓選擇電路,其將從2j種電壓中根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)選擇的電壓作為所述輸入電壓輸出;上述任一個(gè)阻抗變換電路;在驅(qū)動(dòng)期間的起始的第一期間中,所述輸出電壓設(shè)定電路預(yù)充電或放電所述運(yùn)算放大器的輸出;在所述驅(qū)動(dòng)期間的所述第一期間后的第二期間中,所述運(yùn)算放大器將所述輸出電壓提供給所述多條數(shù)據(jù)線中的任一個(gè)。
另外,本發(fā)明所涉及的驅(qū)動(dòng)電路,還包括基準(zhǔn)電壓發(fā)生電路,其生成將第一電源電壓和第二電源電壓之間的電壓進(jìn)行分壓的2j種電壓。
根據(jù)本發(fā)明,可以提供維持灰階數(shù)的同時(shí)減少灰階電壓信號(hào)線數(shù)的阻抗變換電路。因此,可以減小驅(qū)動(dòng)電路的基片面積,實(shí)現(xiàn)該驅(qū)動(dòng)電路的低成本化。
本發(fā)明涉及一種阻抗變換電路的控制方法,用于輸出對應(yīng)于p位的灰階數(shù)據(jù)的電壓,其中p為大于等于2的正整數(shù),根據(jù)所述灰階數(shù)據(jù)的最低位的數(shù)據(jù)預(yù)充電或放電運(yùn)算放大器的輸出,其中,將從2p種電壓中根據(jù)所述灰階數(shù)據(jù)的高(p-1)位的數(shù)據(jù)選擇的電壓作為輸入電壓提供給所述運(yùn)算放大器的輸入,所述運(yùn)算放大器與電壓輸出器連接;之后,所述運(yùn)算放大器輸出對于所述輸入電壓所述運(yùn)算放大器的死區(qū)寬度不同的電壓。
本發(fā)明還涉及一種阻抗變換電路的控制方法,用于輸出對應(yīng)于(j+k)位的灰階數(shù)據(jù)的電壓,其中j、k為正整數(shù),根據(jù)所述灰階數(shù)據(jù)的低k位中的最高位的數(shù)據(jù)預(yù)充電或放電運(yùn)算放大器的輸出,其中,將從2j種電壓中根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)選擇的電壓作為輸入電壓提供給所述運(yùn)算放大器的輸入,所述運(yùn)算放大器與電壓輸出器連接;之后,所述運(yùn)算放大器將以所述輸入電壓為基準(zhǔn)死區(qū)寬度不同的電壓作為輸出電壓輸出,所述死區(qū)寬度對應(yīng)于所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù)。


圖1示出了適用本實(shí)施例的阻抗變換電路的液晶裝置的框圖。
圖2示出了圖1的數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成例的框圖。
圖3示出了圖1的掃描驅(qū)動(dòng)器的構(gòu)成例的框圖。
圖4示出了根據(jù)本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器的要部的構(gòu)成例的構(gòu)成圖。
圖5示出了每1點(diǎn)的灰階數(shù)據(jù)的構(gòu)成例的說明圖。
圖6示出了根據(jù)本實(shí)施例的阻抗變換電路的動(dòng)作的一例的示意圖。
圖7示出了根據(jù)本實(shí)施例的阻抗變換電路的動(dòng)作的其他例的示意圖。
圖8示出了根據(jù)本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器的灰階特性的一例的示意圖。
圖9示出了根據(jù)本發(fā)明的第一構(gòu)成例的阻抗變換電路的構(gòu)成概要框圖。
圖10示出了圖9的阻抗變換電路的動(dòng)作例的時(shí)序圖。
圖11示出了根據(jù)本實(shí)施形式的第一構(gòu)成例的運(yùn)算放大器的構(gòu)成例的電路圖。
圖12示出了被放電時(shí)的第一構(gòu)成例的運(yùn)算放大器以及輸出電壓設(shè)定電路的構(gòu)成的示意圖。
圖13示出了圖12的運(yùn)算放大器的輸出電壓的動(dòng)作波形的一例的示意圖。
圖14示出了被預(yù)充電時(shí)的第一構(gòu)成例的運(yùn)算放大器以及輸出電壓設(shè)定電路的構(gòu)成的示意圖。
圖15示出了圖14的運(yùn)算放大器的輸出電壓的動(dòng)作波形的一例的示意圖。
圖16示出了根據(jù)本發(fā)明的第二構(gòu)成例的阻抗變換電路的構(gòu)成概要框圖。
圖17示出了圖16的阻抗變換電路的動(dòng)作例的時(shí)序圖。
圖18示出了根據(jù)本實(shí)施形式的第二構(gòu)成例的運(yùn)算放大器的構(gòu)成例的電路圖。
圖19示出了k為2時(shí)的開關(guān)元件的控制例的說明圖。
圖20示出了第二構(gòu)成例的變形例的運(yùn)算放大器的構(gòu)成例的電路圖。
圖21示出了k為2時(shí)的開關(guān)元件的控制例的說明圖。
圖22示出了各個(gè)阻抗變換電路的配置方向和數(shù)據(jù)線的排列方向之間的關(guān)系的說明圖。
圖23(A)、(B)示出了灰階電壓信號(hào)線組的配線區(qū)域的說明圖。
具體實(shí)施例方式
以下,參照附圖對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明。以下說明的實(shí)施例并不是對權(quán)利要求范圍內(nèi)所述的本發(fā)明內(nèi)容的不當(dāng)限定。還有,以下說明的結(jié)構(gòu)的全部未必是本發(fā)明必需的結(jié)構(gòu)要件。
1.液晶裝置圖1示出了適用本實(shí)施例的阻抗變換電路的液晶裝置的框圖。
該液晶裝置(廣義上為顯示裝置)510包括液晶面板(廣義上為顯示面板)512、數(shù)據(jù)驅(qū)動(dòng)器(數(shù)據(jù)線驅(qū)動(dòng)電路)520、掃描驅(qū)動(dòng)器(掃描線驅(qū)動(dòng)電路)530、控制器540、以及電源電路542。液晶裝置510沒有必要包括所有這些電路框,而可以省略其中一部分電路框。
在此,液晶面板(廣義上為顯示面板,電光學(xué)裝置)512包括多條掃描線(狹義上為柵極線);多條數(shù)據(jù)線(狹義上為源極線);以及多個(gè)像素電極,其由多條掃描線及多條數(shù)據(jù)線所特定。此時(shí),在數(shù)據(jù)線上連接薄膜晶體管TFT(Thin Film Transistor,廣義上為開關(guān)元件),并在該TFT上連接像素電極,這樣可以構(gòu)成有源矩陣型的液晶裝置。
更具體地,液晶面板512形成在有源矩陣襯底(例如,玻璃襯底)上。在該有源矩陣襯底上設(shè)置有多個(gè)排列在圖1的Y方向上并分別向X方向延伸的掃描線G1~GM(M為大于等于2的自然數(shù));以及多個(gè)排列在X方向上并分別向Y方向延伸的數(shù)據(jù)線S1~SN(N為大于等于2的自然數(shù))。另外,在對應(yīng)于掃描線GK(1≤K≤M,K為自然數(shù))和數(shù)據(jù)線SL(1≤L≤N,L為自然數(shù))的交叉點(diǎn)的位置,設(shè)置有薄膜晶體管TFTKL(廣義上為開關(guān)元件)。
TFTKL的柵極電極與掃描線GK連接,TFTKL的源極電極與數(shù)據(jù)線SL連接,TFTKL的漏極電極與像素電極PEKL連接。該像素電極PEKL和對置電極(公共電極)VCOM之間,形成有液晶電容CLKL(液晶元件)以及輔助電容CSKL,該對置電極夾著液晶元件(廣義上為電光學(xué)物質(zhì))與像素電極PEKL對置。并且,在形成TFTKL、像素電極PEKL等的有源矩陣襯底和形成對置電極VCOM的對置襯底之間封入液晶,根據(jù)像素電極PEKL與對置電極VCOM之間的施加電壓,改變像素的透過率。
并且,提供給對置電極VCOM的公共電壓,由電源電路542生成。另外,對置電極VCOM不需要形成在整個(gè)對置襯底上,而可以形成帶狀,以對應(yīng)于各條掃描線。
數(shù)據(jù)驅(qū)動(dòng)器520,基于灰階數(shù)據(jù)驅(qū)動(dòng)液晶面板512的數(shù)據(jù)線S1~SN。另一方面,掃描驅(qū)動(dòng)器530依次掃描液晶面板512的掃描線G1~GM。
控制器540根據(jù)由未圖示的中央處理器(Central ProcessingUnit)等主機(jī)設(shè)定的內(nèi)容,控制數(shù)據(jù)驅(qū)動(dòng)器520、掃描驅(qū)動(dòng)器530、以及電源電路542。
更具體地,控制器540向數(shù)據(jù)驅(qū)動(dòng)器520和掃描驅(qū)動(dòng)器530提供例如由動(dòng)作模式的設(shè)定或在內(nèi)部生成的垂直同步信號(hào)或水平同步信號(hào),而對于電源電路542進(jìn)行對置電極VCOM的公共電壓的極性反轉(zhuǎn)時(shí)序的控制。
電源電路542基于從外部提供的基準(zhǔn)電壓,生成液晶面板512的驅(qū)動(dòng)所需的各種電壓、以及對置電極VCOM的公共電壓。
并且,在圖1中,液晶裝置510包含控制器540,但也可以將控制器540設(shè)置在液晶裝置510的外部?;蛘撸梢栽谝壕аb置510中同時(shí)包含控制器540和主機(jī)。另外,可以在液晶面板512上形成數(shù)據(jù)驅(qū)動(dòng)器520、掃描驅(qū)動(dòng)器530、控制器540、以及電源電路542中的一部分或全部。
1.1數(shù)據(jù)線驅(qū)動(dòng)電路圖2示出了圖1的數(shù)據(jù)驅(qū)動(dòng)器520的構(gòu)成例。
數(shù)據(jù)驅(qū)動(dòng)器520包括移位寄存器522、數(shù)據(jù)鎖存器524、線鎖存器526、基準(zhǔn)電壓生成電路527、DAC 528(數(shù)字一模擬變換電路,廣義上為電壓選擇電路)、輸出緩沖器529。
移位寄存器522與各條數(shù)據(jù)線對應(yīng)地設(shè)置,包含依次連接的多個(gè)觸發(fā)器。該移位寄存器522與時(shí)鐘信號(hào)CLK同步保持允許輸入輸出信號(hào)EIO,依次與時(shí)鐘信號(hào)CLK同步向鄰接的觸發(fā)器移位允許輸入輸出信號(hào)EIO。
從控制器540例如以18位(6位(灰階數(shù)據(jù))×3(RGB各色))單位,向數(shù)據(jù)鎖存器524輸入灰階數(shù)據(jù)(DIO)(廣義上為數(shù)字?jǐn)?shù)據(jù))。數(shù)據(jù)鎖存器524與在移位寄存器522的各個(gè)觸發(fā)器依次被移位的允許輸入輸出信號(hào)EIO同步,鎖存該灰階數(shù)據(jù)(DIO)。
線鎖存器526與控制器540提供的水平同步信號(hào)LP同步,將在數(shù)據(jù)鎖存器524被鎖存的一個(gè)水平掃描單位的灰階數(shù)據(jù)鎖存。
基準(zhǔn)電壓生成電路527生成各個(gè)基準(zhǔn)電壓(灰階電壓)對應(yīng)于各個(gè)灰階數(shù)據(jù)的多個(gè)基準(zhǔn)電壓(灰階電壓)。基準(zhǔn)電壓生成電路527包含伽馬校正電阻,并將伽馬校正電阻兩端的電壓通過電阻元件分壓的電壓作為灰階電壓輸出。因此,可以通過改變電阻元件的電阻比,實(shí)現(xiàn)調(diào)整對應(yīng)于灰階數(shù)據(jù)的灰階電壓的所謂的伽馬校正。
DAC 528生成應(yīng)該提供給各條數(shù)據(jù)線的模擬灰階電壓。具體地,DAC 528從在基準(zhǔn)電壓生成電路527生成的多個(gè)灰階電壓中,基于來自線鎖存器526的數(shù)字灰階數(shù)據(jù)(數(shù)字?jǐn)?shù)據(jù)),選擇任一個(gè)灰階電壓,作為對應(yīng)于數(shù)字灰階數(shù)據(jù)的(數(shù)字?jǐn)?shù)據(jù))的模擬灰階電壓輸出。
輸出緩沖器529將來自DAC 528的灰階電壓進(jìn)行緩沖輸出至數(shù)據(jù)線,驅(qū)動(dòng)數(shù)據(jù)線。具體地,輸出緩沖器529包含設(shè)置在每個(gè)數(shù)據(jù)線的阻抗變換電路IPC1~I(xiàn)PCN,各個(gè)阻抗變換電路對來自DAC 528的灰階電壓進(jìn)行阻抗變換,輸出至各個(gè)數(shù)據(jù)線。各個(gè)阻抗變換電路由連接電壓輸出器的運(yùn)算放大器(op amp)構(gòu)成。
1.2掃描驅(qū)動(dòng)器圖3示出了圖1的掃描驅(qū)動(dòng)器530的構(gòu)成例。
掃描驅(qū)動(dòng)器530包含移位寄存器532、電平移位器534、以及輸出緩沖器536。
對應(yīng)于各個(gè)掃描線設(shè)置移位寄存器532,該移位寄存器532包括依次連接的多個(gè)觸發(fā)器。該移位寄存器532與時(shí)鐘信號(hào)CLK同步保持允許輸入輸出信號(hào)EIO,依次與時(shí)鐘信號(hào)CLK同步,向鄰接的觸發(fā)器移位允許輸入輸出信號(hào)EIO。在此,被輸入的允許輸入輸出信號(hào)EIO是從控制器540提供的垂直同步信號(hào)。
電平移位器534,將來自移位寄存器532的電壓的電平移位至根據(jù)液晶面板512的液晶元件和TFT的晶體管的能力(capacity)的電壓的電平。作為該電平,例如需要20V~50V的高的電平。
輸出緩沖器536將通過電平移位器534移位的掃描電壓進(jìn)行緩沖輸出至掃描線,驅(qū)動(dòng)掃描線。
2.阻抗變換電路通過使用根據(jù)本實(shí)施例的阻抗變換電路,可以在維持灰階數(shù)的同時(shí)削減灰階電壓信號(hào)線數(shù)。
圖4示出了根據(jù)本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器的要部的構(gòu)成例。但是,與圖2所示的數(shù)據(jù)驅(qū)動(dòng)器520相同的部分注上相同符號(hào),適當(dāng)?shù)厥÷粤苏f明。
基準(zhǔn)電壓生成電路527包含伽馬校正電阻。伽馬校正電阻,將系統(tǒng)電源電壓VDD(第一電源電壓)和系統(tǒng)接地電源電壓VSS(第二電源電壓)之間的電壓電阻分割的電壓作為灰階電壓VOS、VwS、...、VxS、...、VyS、VzS輸出。
向灰階電壓信號(hào)線GVL0、GVLw、...、GVLx、...、GVLy、GVLz,分別提供灰階電壓VOS、VwS、...、VxS、...、VyS、VzS。
DAC 528包含在每個(gè)數(shù)據(jù)線設(shè)置的第一~第N譯碼器DEC1~DECN。各個(gè)譯碼器將對應(yīng)于數(shù)據(jù)線的(j+k)(j、k是正整數(shù))位的灰階數(shù)據(jù)中的對應(yīng)于高位j位的數(shù)據(jù)的灰階電壓,從灰階電壓VOS、VwS、...、VxS、...、VyS、VzS中選擇。例如,各個(gè)譯碼器由所謂的ROM構(gòu)成,基于灰階數(shù)據(jù)的高位j位的數(shù)據(jù)以及其反轉(zhuǎn)數(shù)據(jù),選擇任一個(gè)來自基準(zhǔn)電壓生成電路527的灰階電壓VOS、VwS、...、VxS、...、VyS、VzS。
輸出緩沖器529包含在每個(gè)數(shù)據(jù)線設(shè)置的阻抗變換電路IPC1~I(xiàn)PCN。向阻抗變換電路IPCh(1≤h≤N,h是整數(shù)),作為輸入電壓提供第h譯碼器DECh選擇的灰階電壓。即,向阻抗變換電路IPCh,作為輸入電壓提供從2j種類的電壓中基于灰階數(shù)據(jù)的高位j位的數(shù)據(jù)選擇的電壓。并且,該阻抗變換電路IPCh,將在改變該輸入電壓的電位的2k種類的電壓中對應(yīng)于灰階數(shù)據(jù)的低位k位的數(shù)據(jù)的電壓,作為輸出電壓輸出至數(shù)據(jù)線Sh。
這樣,連接在DAC 528的各個(gè)譯碼器的灰階電壓信號(hào)線組的信號(hào)線數(shù),在圖22中例如為2(j+k),而在本實(shí)施例中可以是2j。
在圖5中示出了每1點(diǎn)的灰階數(shù)據(jù)的構(gòu)成例。
在每個(gè)數(shù)據(jù)線生成圖5所示的灰階數(shù)據(jù)。并且,該灰階數(shù)據(jù)由6位構(gòu)成,將最高位作為D5,將最低位作為D0。通過具有這種構(gòu)成的灰階數(shù)據(jù),每1點(diǎn)可以表示64灰階。
在圖6中示出了根據(jù)本實(shí)施例的阻抗變換電路的動(dòng)作的一例。
在圖6中,示出圖4所示的阻抗變換電路例如在6位的灰階數(shù)據(jù)中將對應(yīng)于最低位1位的數(shù)據(jù)的電壓作為輸出電壓輸出時(shí)的動(dòng)作例。即,示出k為1的情況。此時(shí),圖4的阻抗變換電路,將21種類的電壓中的任一個(gè)作為輸出電壓輸出。
表示64灰階的時(shí)候,阻抗變換電路需要輸出灰階電壓V0~V63。此時(shí)阻抗變換電路的輸入電壓可以是灰階電壓VOS、V2S、V4S、...、V60S、V62S中的任一個(gè)。因此,在選擇阻抗變換電路的輸入電壓的譯碼器上,可以連接被提供灰階電壓VOS~V62S的灰階電壓信號(hào)線組。即,基準(zhǔn)電壓生成電路527生成的灰階電壓數(shù)可以是32。
在圖7中示出了根據(jù)本實(shí)施例的阻抗變換電路的動(dòng)作的其他例。
在圖7中,示出圖4所示的阻抗變換電路例如在6位的灰階數(shù)據(jù)中將對應(yīng)于低位2位的數(shù)據(jù)的電壓作為輸出電壓輸出時(shí)的動(dòng)作例。即,示出k為2的情況。此時(shí),圖4的阻抗變換電路,將22種類的電壓中的任一個(gè)作為輸出電壓輸出。
表示64灰階的時(shí)候,阻抗變換電路的輸入電壓可以是灰階電壓VOS、V4S、V8S、...、V56S、V60S中的任一個(gè)。因此,在選擇阻抗變換電路的輸入電壓的譯碼器,可以連接被提供灰階電壓VOS~V60S的灰階電壓信號(hào)線組。即,基準(zhǔn)電壓生成電路527生成的灰階電壓數(shù)可以是16。
在圖8中示出了根據(jù)本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器的灰階特性的一例。
在圖8中,示出了在根據(jù)本實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器520中適用進(jìn)行圖7所示的動(dòng)作的阻抗變換電路時(shí)的情況。此時(shí),維持作為橫軸的灰階數(shù)(=64)的同時(shí),削減作為縱軸的被提供給灰階電壓信號(hào)線組的灰階電壓數(shù)。
因此,阻抗變換電路,對應(yīng)于(j+k)位的灰階數(shù)據(jù),將2(j+k)種類的灰階電壓中的任一個(gè)提供給數(shù)據(jù)線。并且,阻抗變換電路輸出對應(yīng)于該灰階數(shù)據(jù)的低位k位的灰階電壓,因此,譯碼器只要從2j種類的灰階電壓中選擇灰階電壓就可以。因此,由于可以降低基準(zhǔn)電壓生成電路527生成的灰階電壓數(shù),可以削減灰階電壓信號(hào)線的數(shù),從而可以縮小圖4所示的布線區(qū)域?qū)挾萕D1。由于可以降低灰階電壓信號(hào)線組的布線區(qū)域所占的比例,因此,即使灰階數(shù)變大,也可以提供基片面積小的數(shù)據(jù)驅(qū)動(dòng)器。
2.1第一構(gòu)成例根據(jù)本發(fā)明的第一構(gòu)成例的阻抗變換電路實(shí)現(xiàn)k為1時(shí)的動(dòng)作。
在圖9中示出了根據(jù)本發(fā)明的第一構(gòu)成例的阻抗變換電路的構(gòu)成概要框圖。在圖9中,示出阻抗變換電路IPC1的構(gòu)成例,其他阻抗變換電路IPC2~I(xiàn)PCN的構(gòu)成也相同。
通過第一譯碼器DEC1選擇提供給阻抗變換電路IPC1的輸入電壓。第一譯碼器DEC1,基于灰階數(shù)據(jù)的高位5位的數(shù)據(jù)以及反轉(zhuǎn)數(shù)據(jù)從如上所述的基準(zhǔn)電壓生成電路527生成的32種類的灰階電壓VOS、V2S、...、V60S、V62S中選擇任一個(gè),作為阻抗變換電路IPC1的輸入電壓Vin輸出。
阻抗變換電路IPC1包含連接電壓輸出器的運(yùn)算放大器OP1和輸出電壓設(shè)定電路OVS1。向連接電壓輸出器的運(yùn)算放大器OP1的輸入,提供輸入電壓Vin。該運(yùn)算放大器OP1驅(qū)動(dòng)數(shù)據(jù)線S1。該連接電壓輸出器的運(yùn)算放大器OP1,以輸入電壓Vin為基準(zhǔn),將被稱為死區(qū)的預(yù)定電壓不同的電壓作為輸出電壓。并且,運(yùn)算放大器OP1基于節(jié)能(裝置)信號(hào),停止或開始其輸出的驅(qū)動(dòng)。
輸出電壓設(shè)定電路OVS1,將運(yùn)算放大器OP1的輸出,基于灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0,預(yù)充電或放電。在圖9中,當(dāng)被預(yù)充電的時(shí)候,將運(yùn)算放大器OP1的輸出作為預(yù)充電電壓設(shè)定為系統(tǒng)電源電壓VDD,當(dāng)被放電的時(shí)候,將運(yùn)算放大器OP1的輸出作為放電電壓設(shè)定為系統(tǒng)接地電源電壓VSS。在此,預(yù)充電電壓是比輸入電壓Vin高的電壓就可以。另外,放電電壓是比輸入電壓Vin低的電壓就可以。
輸出電壓設(shè)定電路OVS1包含預(yù)充電晶體管preTr和放電晶體管disTr。預(yù)充電晶體管preTr由p型金屬氧化膜半導(dǎo)體(Metal OxideSemiconductorMOS)晶體管構(gòu)成。向預(yù)充電晶體管preTr的源極提供預(yù)充電電壓,其漏極連接在運(yùn)算放大器OP1的輸出。向放電晶體管disTr的源極提供放電電壓,其漏極連接在運(yùn)算放大器OP1的輸出。
在圖9中,當(dāng)通過節(jié)能信號(hào)PS(或其反轉(zhuǎn)信號(hào)XPS)進(jìn)行運(yùn)算放大器OP1的輸出驅(qū)動(dòng)的停止控制的時(shí)候,作為節(jié)能信號(hào)PS和灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0的邏輯運(yùn)算結(jié)果的預(yù)充電控制信號(hào)PS被提供給預(yù)充電晶體管preTr的柵極。另外,作為節(jié)能信號(hào)PS和灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0的邏輯運(yùn)算結(jié)果的放電控制信號(hào)DS被提供給放電晶體管disTr的柵極。控制預(yù)充電晶體管preTr和放電晶體管disTr,使其源極·漏極之間不能同時(shí)成為導(dǎo)通狀態(tài)。
在圖10中示出了圖9的阻抗變換電路IPC 1的動(dòng)作例的時(shí)序圖。
在圖10中,將圖1的液晶面板512的一個(gè)水平掃描期間(廣義上為驅(qū)動(dòng)期間)作為1H。并且,在驅(qū)動(dòng)期間的開始的輸出設(shè)定期間(第一期間)中,運(yùn)算放大器OP1停止其輸出的驅(qū)動(dòng),輸出電壓設(shè)定電路OVS1預(yù)充電或放電運(yùn)算放大器OP1的輸出。更具體地,節(jié)能信號(hào)PS成為高電平,灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0為“0”的時(shí)候,輸出電壓設(shè)定電路OVS1放電運(yùn)算放大器OP1的輸出?;蛘?,節(jié)能信號(hào)PS成為高電平,灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0為“1”的時(shí)候,輸出電壓設(shè)定電路OVS1預(yù)充電運(yùn)算放大器OP1的輸出。
并且,在該驅(qū)動(dòng)期間中的輸出設(shè)定期間后的運(yùn)算放大器驅(qū)動(dòng)期間(第二期間),運(yùn)算放大器OP1開始其輸出的驅(qū)動(dòng),將與輸入電壓Vin相比運(yùn)算放大器OP1的死區(qū)寬度ΔVa(ΔVb)不同的電壓作為輸出電壓輸出。更具體地,節(jié)能信號(hào)PS成為低電平,從放電電壓改變,以輸入電壓Vin為基準(zhǔn)低死區(qū)寬度ΔVa的電壓作為輸出電壓輸出。
在圖11中示出了根據(jù)本實(shí)施形式的第一構(gòu)成例的運(yùn)算放大器OP1的構(gòu)成例的電路圖。在圖11中,除了運(yùn)算放大器OP1,還示出了輸出電壓設(shè)定電路OVS1的構(gòu)成。
例如,當(dāng)將輸入電壓Vin作為灰階電壓V4S的時(shí)候,被放電時(shí)將比灰階電壓V4S低死區(qū)寬度ΔVa的電壓作為灰階電壓V4輸出。另外,被預(yù)充電時(shí)將比灰階電壓V4S高死區(qū)寬度ΔVb的電壓作為灰階電壓V5輸出。
運(yùn)算放大器OP1包括p型(廣義上為第一導(dǎo)電型)差動(dòng)放大電路100、n型(廣義上為第二導(dǎo)電型)差動(dòng)放大電路110、以及輸出電路120。
p型差動(dòng)放大電路100包括p型第一差動(dòng)晶體管對DT1和第一電流反射鏡電路CM1。第一差動(dòng)晶體管對DT1具有p型MOS晶體管PT1、PT2。從第一電流源CS 1向晶體管PT1、PT2的源極提供恒流。第一電流源CS1由漏極連接在晶體管PT1、PT2的源極的p型MOS晶體管構(gòu)成,向該p型MOS晶體管的柵極提供預(yù)定的恒流生成用的參考電壓Vrefp。構(gòu)成第一電流源CS1的p型MOS晶體管的源極連接在第一電流源控制用的p型MOS晶體管CC1的漏極。向該晶體管CC1的源極提供系統(tǒng)電源電壓VDD,向柵極提供節(jié)能信號(hào)PS。通過使該晶體管CC1導(dǎo)通,可以生成第一電流源CS1的恒流,通過使該晶體管CC1斷開,可以停止生成第一電流源CS1的恒流。向晶體管PT1的柵極提供輸入電壓Vin。向晶體管PT2的柵極提供輸出電壓Vout1。
第一電流反射鏡電路CM1生成晶體管PT1、PT2的漏極電流更具體地,第一電流反射鏡電路CM1具有柵極共同連接的n型MOS晶體管NT1、NT2,向晶體管NT1、NT2的源極提供系統(tǒng)接地電源電壓VSS。晶體管NT1的漏極連接在晶體管PT1的漏極。晶體管NT2的漏極連接在晶體管PT2的漏極以及晶體管NT2的柵極。
n型差動(dòng)放大電路110包括n型第二差動(dòng)晶體管對DT2和第二電流反射鏡電路CM2。第二差動(dòng)晶體管對DT2具有n型MOS晶體管NT3、NT4。從第二電流源CS2向晶體管NT3、NT4的源極提供恒流。第二電流源CS2由漏極連接在晶體管NT3、NT4的源極的n型MOS晶體管構(gòu)成,向該n型MOS晶體管的柵極提供預(yù)定的恒流生成用的參考電壓Vrefn。構(gòu)成第二電流源CS2的n型MOS晶體管的源極連接在第二電流源控制用的n型MOS晶體管CC2的漏極。向該晶體管CC2的源極提供系統(tǒng)接地電源電壓VSS,向柵極提供節(jié)能信號(hào)PS的反轉(zhuǎn)信號(hào)XPS。通過使該晶體管CC2導(dǎo)通,可以生成第二電流源CS2的恒流,通過使該晶體管CC2斷開,可以停止生成第二電流源CS2的恒流。向晶體管NT3的柵極提供輸入電壓Vin。向晶體管NT4的柵極提供輸出電壓Vout1。
第二電流反射鏡電路CM2生成晶體管NT3、NT4的漏極電流更具體地,第二電流反射鏡電路CM2具有柵極共同連接的p型MOS晶體管PT3、PT4,向晶體管PT3、PT4的源極提供系統(tǒng)電源電壓VDD。晶體管PT3的漏極連接在晶體管NT3的漏極。晶體管PT4的漏極連接在晶體管NT4的漏極以及晶體管PT4的柵極。
輸出電路120包括第一驅(qū)動(dòng)晶體管Dtr1和第二驅(qū)動(dòng)晶體管Dtr2。并且,輸出電路120,第一和第二驅(qū)動(dòng)晶體管Dtr1、Dtr2的漏極之間連接在一起,將該連接節(jié)點(diǎn)的電壓作為輸出電壓Vout1輸出。
第一驅(qū)動(dòng)晶體管Dtr1由n型MOS晶體管構(gòu)成。向該n型MOS晶體管的源極提供系統(tǒng)接地電源電壓VSS。另外,該n型MOS晶體管的柵極電壓,基于構(gòu)成第一差動(dòng)晶體管對DT1的晶體管PT1(在構(gòu)成第一差動(dòng)晶體管對的晶體管中輸入電壓Vin被提供給柵極的輸入側(cè)晶體管)的漏極電壓被控制。在第一驅(qū)動(dòng)晶體管Dtr1的柵極上連接下拉n型MOS晶體管PD 1的漏極。向該晶體管PD1的源極提供系統(tǒng)接地電源電壓VSS,向柵極提供節(jié)能信號(hào)PS。因此,當(dāng)節(jié)能信號(hào)PS成為高電平的時(shí)候,固定第一驅(qū)動(dòng)晶體管Dtr1的柵極電壓,穩(wěn)定第一驅(qū)動(dòng)晶體管Dtr1的動(dòng)作。
第二驅(qū)動(dòng)晶體管Dtr2由p型MOS晶體管構(gòu)成。向該p型MOS晶體管的源極提供系統(tǒng)電源電壓VDD。另外,該p型MOS晶體管的柵極電壓,基于構(gòu)成第二差動(dòng)晶體管對DT2的晶體管NT3(在構(gòu)成第二差動(dòng)晶體管對的晶體管中輸入電壓Vin被提供給柵極的輸入側(cè)晶體管)的漏極電壓被控制。在第二驅(qū)動(dòng)晶體管Dtr2的柵極上連接上拉p型MOS晶體管PU1的漏極。向該晶體管PU1的源極提供系統(tǒng)電源電壓VDD,向柵極提供節(jié)能信號(hào)PS的反轉(zhuǎn)信號(hào)XPS。因此,當(dāng)節(jié)能信號(hào)PS的反轉(zhuǎn)信號(hào)XPS成為低電平的時(shí)候,固定第二驅(qū)動(dòng)晶體管Dtr2的柵極電壓,穩(wěn)定第二驅(qū)動(dòng)晶體管Dtr2的動(dòng)作。
并且,在第一差動(dòng)晶體管對DT1中,將作為輸入側(cè)晶體管的晶體管PT1的電流驅(qū)動(dòng)能力設(shè)置為比晶體管PT2(在構(gòu)成第一差動(dòng)晶體管對DT1的晶體管中的另一個(gè)晶體管即輸出側(cè)晶體管)的電流驅(qū)動(dòng)能力小。因此,當(dāng)晶體管PT1、PT2的柵極電壓相同的時(shí)候,晶體管PT2比晶體管PT1驅(qū)動(dòng)能力大。這種第一差動(dòng)晶體管對DT1,當(dāng)將晶體管的溝道寬度作為W、將晶體管的溝道長度作為L的時(shí)候,例如可以使晶體管PT1的W/L比晶體管PT2的W/L小。
同樣,在第二差動(dòng)晶體管對DT2中,作為輸入側(cè)晶體管的晶體管NT3的電流驅(qū)動(dòng)能力設(shè)置為比晶體管NT4(在構(gòu)成第二差動(dòng)晶體管對DT2的晶體管中的另一個(gè)晶體管即輸出側(cè)晶體管)的電流驅(qū)動(dòng)能力小。因此,當(dāng)晶體管NT3、NT4的柵極電壓相同的時(shí)候,晶體管NT4比晶體管NT3驅(qū)動(dòng)能力大。這種第二差動(dòng)晶體管對DT2,例如可以使晶體管NT3的W/L比晶體管NT4的W/L小。
這樣,可以使運(yùn)算放大器OP1的輸出電壓Vout1成為對于輸入電壓Vin只有死區(qū)不同的電壓。該死區(qū)的寬度對應(yīng)于構(gòu)成各個(gè)差動(dòng)晶體管對的晶體管之間的電流驅(qū)動(dòng)能力的差。
如上所述,連接電壓輸出器的運(yùn)算放大器包括差動(dòng)晶體管對。設(shè)計(jì)這種運(yùn)算放大器的時(shí)候,通常將構(gòu)成差動(dòng)晶體管對的兩個(gè)晶體管的電流驅(qū)動(dòng)能力設(shè)定為相同水平。這是由于需要通過消除運(yùn)算放大器的輸出的死區(qū)而在阻抗變換裝置中使輸入電壓和輸出電壓相同。
以圖11的p型差動(dòng)放大電路100的構(gòu)成為例,說明通常的設(shè)計(jì)例的動(dòng)作。在圖11的p型差動(dòng)放大電路100的通常的設(shè)計(jì)例中,晶體管PT1、PT2的電流驅(qū)動(dòng)能力相同。在圖11的n型差動(dòng)放大電路110的通常的設(shè)計(jì)例中,晶體管NT3、NT4的電流驅(qū)動(dòng)能力相同。
并且,如果輸入電壓Vin下降,輸出電壓Vout1也下降,如果輸入電壓Vin上升,輸出電壓Vout1也上升。并且,通過使晶體管PT1、PT2的電流驅(qū)動(dòng)能力相同,控制兩個(gè)晶體管的柵極電壓相同,輸入電壓Vin和輸出電壓Vout1變?yōu)橄嗤A硗?,通過使晶體管NT3、NT4的電流驅(qū)動(dòng)能力相同,控制兩個(gè)晶體管的柵極電壓相同,輸入電壓Vin和輸出電壓Vout1變?yōu)橄嗤?br> 與此相對,在第一構(gòu)成例中,使構(gòu)成第一差動(dòng)晶體管對DT1的兩個(gè)晶體管的電流驅(qū)動(dòng)能力不同的同時(shí),使構(gòu)成第二差動(dòng)晶體管對DT2的兩個(gè)晶體管的電流驅(qū)動(dòng)能力不同。
首先,參照圖12和圖13,對被放電時(shí)的運(yùn)算放大器OP1的動(dòng)作進(jìn)行說明。
圖12示出了被放電時(shí)的第一構(gòu)成例的運(yùn)算放大器OP1以及輸出電壓設(shè)定電路OVS1的構(gòu)成的示意圖。但是,與圖11的相同部分標(biāo)上相同符號(hào),適當(dāng)?shù)厥÷哉f明。
圖13示出了被放電時(shí)的第一構(gòu)成例的運(yùn)算放大器OP1的輸出電壓Vout1的動(dòng)作波形的一例。
在第一構(gòu)成例的p型差動(dòng)放大電路100中,晶體管PT1的電流驅(qū)動(dòng)能力比晶體管PT2的電流驅(qū)動(dòng)能力小。穩(wěn)定這些電流的是第一電流源CS1。將第一電流源CS1的電流值假設(shè)為20I,在平衡狀態(tài)下,晶體管PT1的漏極電流為8I、晶體管PT2的漏極電流為12I。
另一方面,在第一構(gòu)成例的n型差動(dòng)放大電路110中,晶體管NT3的電流驅(qū)動(dòng)能力比晶體管NT4的電流驅(qū)動(dòng)能力小。穩(wěn)定這些電流的是第二電流源CS2。將第二電流源CS2的電流值假設(shè)為20I,在平衡狀態(tài)下,晶體管NT3的漏極電流為8I、晶體管NT4的漏極電流為12I。
在此,假定根據(jù)放電控制信號(hào)DC,輸出電壓Vout1被設(shè)定為系統(tǒng)接地電源電壓VSS。此時(shí),在p型差動(dòng)放大電路100中,晶體管PT2的漏極電流例如增加為15I,晶體管PT1的漏極電流成為5I。但是,在第一電流鏡電路CM1中,由于晶體管NT1、NT2的漏極電流相同(15I),因此,從第一驅(qū)動(dòng)晶體管Dtr1的柵極引入電流10I而保持平衡。因此,第一驅(qū)動(dòng)晶體管Dtr1的柵極電壓下降,第一驅(qū)動(dòng)晶體管Dtr1被控制為斷開方向(控制為減少漏極電流)。
另一方面,在n型差動(dòng)放大電路110中,晶體管NT4的漏極電流例如減少為5I,晶體管NT3的漏極電流成為15I。但是,在第二電流鏡電路CM2中,由于晶體管PT3、PT4的漏極電流相同(5I),因此,從第二驅(qū)動(dòng)晶體管Dtr2的柵極引入電流10I而保持平衡。因此,第二驅(qū)動(dòng)晶體管Dtr2的柵極電壓下降,第二驅(qū)動(dòng)晶體管Dtr2被控制為導(dǎo)通方向(控制為增加漏極電流)。
此時(shí),通過第二電流鏡電路CM2,在晶體管NT3、NT4的漏極電流相同的狀態(tài)下穩(wěn)定。在此,晶體管NT3、NT4為n型MOS晶體管,晶體管NT3的電流驅(qū)動(dòng)能力比晶體管NT4的電流驅(qū)動(dòng)能力小。因此,在作為晶體管NT3的柵極電壓的輸入電壓Vin比作為晶體管NT4的柵極電壓的輸出電壓Vout高的狀態(tài)下穩(wěn)定。該輸入電壓Vin和輸出電壓Vout的差成為死區(qū)ΔVa。因此,如圖6所示,將輸入電壓Vin例如作為灰階電壓VOS的時(shí)候,將輸出電壓Vout1作為灰階電壓V1輸出。
下面,參照圖14和圖15,對被預(yù)充電時(shí)的運(yùn)算放大器OP1的動(dòng)作進(jìn)行說明。
圖14示出了被預(yù)充電時(shí)的第一構(gòu)成例的運(yùn)算放大器OP1以及輸出電壓設(shè)定電路OVS1的構(gòu)成的示意圖。但是,與圖11的相同部分標(biāo)上相同符號(hào),適當(dāng)?shù)厥÷哉f明。
圖15示出了被預(yù)充電時(shí)的第一構(gòu)成例的運(yùn)算放大器OP1的輸出電壓Vout1的動(dòng)作波形的一例。
在此,根據(jù)預(yù)充電控制信號(hào)PC,輸出電壓Vout1被設(shè)定為系統(tǒng)電源電壓VDD。此時(shí),在n型差動(dòng)放大電路110中,晶體管NT4的漏極電流例如增加為15I,晶體管NT3的漏極電流成為5I。但是,在第二電流鏡電路CM2中,由于晶體管PT3、PT4的漏極電流相同(15I),因此,從第二驅(qū)動(dòng)晶體管Dtr2的柵極引入電流10I而保持平衡。因此,第二驅(qū)動(dòng)晶體管Dtr2的柵極電壓上升,第二驅(qū)動(dòng)晶體管Dtr2被控制為斷開方向。
另一方面,在p型差動(dòng)放大電路100中,晶體管PT2的漏極電流例如減少為5I,晶體管PT1的漏極電流成為15I。但是,在第一電流鏡電路CM1中,由于晶體管NT1、NT2的漏極電流相同(5I),因此,從第一驅(qū)動(dòng)晶體管Dtr1的柵極引入電流10I而保持平衡。因此,第一驅(qū)動(dòng)晶體管Dtr1的柵極電壓上升,第一驅(qū)動(dòng)晶體管Dtr1被控制為導(dǎo)通方向。
此時(shí),通過第一電流鏡電路CM1,在晶體管PT1、PT2的漏極電流相同的狀態(tài)下穩(wěn)定。在此,晶體管PT1、PT2為p型MOS晶體管,晶體管PT1的電流驅(qū)動(dòng)能力比晶體管PT2的電流驅(qū)動(dòng)能力小。因此,在作為晶體管PT1的柵極電壓的輸入電壓Vin比作為晶體管PT2的柵極電壓的輸出電壓Vout低的狀態(tài)下穩(wěn)定。該輸入電壓Vin和輸出電壓Vout的差成為死區(qū)ΔVb。因此,如圖6所示,將輸入電壓Vin例如作為灰階電壓VOS的時(shí)候,將輸出電壓Vout1作為灰階電壓V0輸出。
如上所述,本來將運(yùn)算放大器設(shè)計(jì)為沒有輸出死區(qū)。但是,在第一構(gòu)成例的阻抗變換電路中,基于灰階數(shù)據(jù)的最低位的數(shù)據(jù)預(yù)充電或放電連接電壓輸出器的運(yùn)算放大器的輸出,將從2p(p為大于等于2的正整數(shù))種的電壓中基于灰階數(shù)據(jù)的高位(p-1)位的數(shù)據(jù)被選擇的電壓作為輸入電壓提供給該運(yùn)算放大器的輸入。之后,運(yùn)算放大器輸出與于輸入電壓相比死區(qū)不同的電壓。這樣,在第一構(gòu)成例的阻抗變換電路中,通過積極利用該死區(qū),對于一個(gè)輸入電壓可以輸出2種輸出電壓。通過將這種阻抗變換電路適用于數(shù)據(jù)驅(qū)動(dòng)器的阻抗變換裝置,可以將基準(zhǔn)電壓生成電路527生成的灰階電壓數(shù)削減至二分之一。
上述的“死區(qū)”與運(yùn)算放大器的一般的“輸入輸出偏移”相比具有如下所述的不同點(diǎn)?!拜斎胼敵銎啤笔怯捎诰w管的閾值的不均勻或構(gòu)成輸出電路的驅(qū)動(dòng)晶體管和構(gòu)成電流反射鏡電路的晶體管之間的不合適的尺寸而生成的。因此,即使存在“輸入輸出偏移”,以預(yù)充電電壓為基準(zhǔn)到達(dá)(achieve)的電壓和以放電電壓為基準(zhǔn)到達(dá)的電壓相同。與此相對,上述的“死區(qū)”是由于構(gòu)成差動(dòng)晶體管對的晶體管的電流驅(qū)動(dòng)能力的差而引起的,因此,以預(yù)充電電壓為基準(zhǔn)到達(dá)的電壓和以放電電壓為基準(zhǔn)到達(dá)的電壓不同。
2.2第二構(gòu)成例在圖16中示出了根據(jù)本發(fā)明的第二構(gòu)成例的阻抗變換電路的構(gòu)成概要框圖。在圖16中,示出阻抗變換電路IPC1的構(gòu)成例,其他阻抗變換電路IPC2~I(xiàn)PCN的構(gòu)成也相同。
第二構(gòu)成例的阻抗變換電路IPC1包含連接電壓輸出器的運(yùn)算放大器OP1和輸出電壓設(shè)定電路OVS1。向該運(yùn)算放大器OP1的輸入,提供輸入電壓Vin。并且,運(yùn)算放大器OP1的輸出基于灰階電壓的低位k位中低位(k-1)位的數(shù)據(jù)決定死區(qū)寬度。
輸出電壓設(shè)定電路OVS1,基于灰階數(shù)據(jù)的低位k位中最高位的數(shù)據(jù),預(yù)充電或放電運(yùn)算放大器OP1的輸出。例如假設(shè)k為2,基于灰階數(shù)據(jù)的低位2位中最高位的數(shù)據(jù)D1,預(yù)充電或放電。
并且,運(yùn)算放大器OP1停止其輸出的驅(qū)動(dòng),輸出電壓設(shè)定電路OVS1預(yù)充電或放電運(yùn)算放大器OP1的輸出。之后,運(yùn)算放大器OP1開始其輸出的驅(qū)動(dòng),將與輸入電壓Vin相比運(yùn)算放大器OP1的死區(qū)寬度不同的電壓作為輸出電壓輸出。
例如,假設(shè)j為4、k為2。此時(shí),在第一構(gòu)成例中,第一譯碼器DEC1從32種類的灰階電壓VOS、V2S、...、V60S、V62S中基于灰階數(shù)據(jù)的高位5位的數(shù)據(jù)選擇任一個(gè),作為阻抗變換電路IPC1的輸入電壓Vin輸出。而在第二構(gòu)成例中,第一譯碼器DEC1從16種類的灰階電壓VOS、V4S、...、V56S、V60S中基于灰階數(shù)據(jù)的高位4位的數(shù)據(jù)選擇任一個(gè),作為阻抗變換電路IPC1的輸入電壓Vin輸出。因此,在第二構(gòu)成例中,阻抗變換電路IPC1,在改變該輸入電壓Vin的電位的22種類的電壓中,將對應(yīng)于前灰階數(shù)據(jù)的低位2位的數(shù)據(jù)D1~D0的電壓作為輸出電壓Vout1輸出。
在圖16中,當(dāng)通過節(jié)能信號(hào)PS(或其反轉(zhuǎn)信號(hào)XPS)進(jìn)行運(yùn)算放大器OP1的輸出驅(qū)動(dòng)的停止控制的時(shí)候,作為節(jié)能信號(hào)PS和灰階數(shù)據(jù)的低位的數(shù)據(jù)D1的邏輯運(yùn)算結(jié)果的預(yù)充電控制信號(hào)PC被提供給預(yù)充電晶體管preTr的柵極。另外,作為節(jié)能信號(hào)PS和灰階數(shù)據(jù)的低位的數(shù)據(jù)D1的邏輯運(yùn)算結(jié)果的放電控制信號(hào)DC被提供給放電晶體管disTr的柵極??刂祁A(yù)充電晶體管preTr和放電晶體管disTr,使其源極·漏極之間不能同時(shí)成為導(dǎo)通狀態(tài)。
此時(shí),在運(yùn)算放大器OP1中,基于灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0決定死區(qū)的寬度。
并且,輸出電壓設(shè)定電路OVS1與圖9的相同,因此省略說明。
在這種第二構(gòu)成例中,與圖10示出的第一構(gòu)成例相同的時(shí)序動(dòng)作。
在圖17中示出了圖16的阻抗變換電路IPC1的動(dòng)作例的時(shí)序圖。
即,將圖1的液晶面板512的一個(gè)水平掃描期間(廣義上為驅(qū)動(dòng)期間)作為1H。并且,在驅(qū)動(dòng)期間的開始的輸出設(shè)定期間中,運(yùn)算放大器OP1停止其輸出的驅(qū)動(dòng),輸出電壓設(shè)定電路OVS1預(yù)充電或放電運(yùn)算放大器OP1的輸出。更具體地,節(jié)能信號(hào)PS成為高電平,灰階數(shù)據(jù)的低位的數(shù)據(jù)D1為“0”的時(shí)候,輸出電壓設(shè)定電路OVS1放電運(yùn)算放大器OP1的輸出。或者,節(jié)能信號(hào)PS成為高電平,灰階數(shù)據(jù)的最低位的數(shù)據(jù)D1為“1”的時(shí)候,輸出電壓設(shè)定電路OVS1預(yù)充電運(yùn)算放大器OP1的輸出。
并且,在該驅(qū)動(dòng)期間中的輸出設(shè)定期間后的運(yùn)算放大器驅(qū)動(dòng)期間,運(yùn)算放大器OP1開始其輸出的驅(qū)動(dòng),將與輸入電壓Vin相比運(yùn)算放大器OP1的死區(qū)寬度ΔVa1(ΔVb1)不同的電壓作為輸出電壓輸出。該死區(qū)寬度由灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0決定。
例如,當(dāng)將輸入電壓Vin作為灰階電壓V4S的時(shí)候,被放電時(shí)將比灰階電壓V4S低死區(qū)寬度ΔVa1的電壓作為灰階電壓V4輸出。另外,被預(yù)充電時(shí)將比灰階電壓V4S高死區(qū)寬度ΔVb1的電壓作為灰階電壓V5輸出。由于可以改變各個(gè)死區(qū)寬度,因此,可以將以預(yù)充電電壓為基準(zhǔn)在運(yùn)算放大器驅(qū)動(dòng)期間到達(dá)的輸出電壓Vout1成為2種,將以放電電壓為基準(zhǔn)在運(yùn)算放大器驅(qū)動(dòng)期間到達(dá)的輸出電壓Vout1成為2種。因此,以輸入電壓Vin為基準(zhǔn),可以輸出4種輸出電壓Vout1。
在圖18中示出了根據(jù)本實(shí)施形式的第二構(gòu)成例的運(yùn)算放大器OP1的構(gòu)成例的電路圖。在圖18中,除了運(yùn)算放大器OP1,還示出了輸出電壓設(shè)定電路OVS1的構(gòu)成。在圖18中,示出了k為2的情況。
運(yùn)算放大器OP1包括p型(第一導(dǎo)電型)差動(dòng)放大電路200、n型(第二導(dǎo)電型)差動(dòng)放大電路210、以及輸出電路120。輸出電路120與第一構(gòu)成例相同,因此省略說明。并且,在圖18中,與圖11的相同部分標(biāo)上相同符號(hào),適當(dāng)?shù)厥÷哉f明。
p型差動(dòng)放大電路200包括p型第一差動(dòng)晶體管對DT1和第一電流反射鏡電路CM1。第一差動(dòng)晶體管對DT1和第一電流反射鏡電路CM1與圖11相同,因此省略說明。
n型差動(dòng)放大電路210包括n型第二差動(dòng)晶體管對DT2和第二電流反射鏡電路CM2。第二差動(dòng)晶體管對DT2和第二電流反射鏡電路CM2與圖11相同,因此省略說明。
并且,設(shè)置第一差動(dòng)晶體管對DT1的晶體管PT1的電流驅(qū)動(dòng)能力(輸入側(cè)晶體管的第一輸入側(cè)電流驅(qū)動(dòng)能力)比晶體管PT2的電流驅(qū)動(dòng)能力(在構(gòu)成第一差動(dòng)晶體管對DT1的晶體管的另一個(gè)晶體管即輸出側(cè)晶體管的第一輸出側(cè)電流驅(qū)動(dòng)能力)小。另外,基于灰階數(shù)據(jù)的低位2(=k)位中低位1(=k-1)位的數(shù)據(jù),通過改變晶體管PT1、PT2的電流驅(qū)動(dòng)能力的差(第一輸入側(cè)以及輸出側(cè)電流驅(qū)動(dòng)能力的差),改變死區(qū)寬度。
同樣,設(shè)置第二差動(dòng)晶體管對DT2的晶體管NT3的電流驅(qū)動(dòng)能力(輸入側(cè)晶體管的第二輸入側(cè)電流驅(qū)動(dòng)能力)比晶體管NT4的電流驅(qū)動(dòng)能力(在構(gòu)成第二差動(dòng)晶體管對DT2的晶體管的另一個(gè)晶體管即輸出側(cè)晶體管的第二輸出側(cè)電流驅(qū)動(dòng)能力)小。另外,基于灰階數(shù)據(jù)的低位2(=k)位中低位1(=k-1)位的數(shù)據(jù),通過改變晶體管NT3、NT4的電流驅(qū)動(dòng)能力的差(第二輸入側(cè)以及輸出側(cè)電流驅(qū)動(dòng)能力的差),改變死區(qū)寬度。
因此,p型差動(dòng)放大電路200可以包括其柵極被輸入電壓Vin提供的p型MOS晶體管PT10(第一輔助晶體管)。晶體管PT10的源極或漏極,基于灰階數(shù)據(jù)的低位2(=k)位中低位1(=k-1)位的數(shù)據(jù),在晶體管PT1(第一差動(dòng)晶體管對DT1的輸入側(cè)晶體管)的源極·漏極之間電連接或電切斷。例如,可以通過開關(guān)元件SW1連接晶體管PT10的源極和晶體管PT1的源極。
在此,晶體管PT1的電流驅(qū)動(dòng)能力比晶體管PT2的電流驅(qū)動(dòng)能力小。因此,不管是導(dǎo)通或斷開開關(guān)元件SW1,輸入側(cè)的晶體管PT1、PT10的電流驅(qū)動(dòng)能力仍然比輸出側(cè)的晶體管PT2的電流驅(qū)動(dòng)能力小,但是,導(dǎo)通開關(guān)元件SW1的時(shí)候與斷開時(shí)相比,兩者的電流驅(qū)動(dòng)能力的差小。
另外,n型差動(dòng)放大電路210可以包括其柵極被輸入電壓Vin提供的n型MOS晶體管NT10(第二輔助晶體管)。晶體管NT10的源極或漏極,基于灰階數(shù)據(jù)的低位2(=k)位中低位1(=k-1)位的數(shù)據(jù),在晶體管NT3(第二差動(dòng)晶體管對DT2的輸入側(cè)晶體管)的源極·漏極之間電連接或電切斷。例如,可以通過開關(guān)元件SW2連接晶體管NT10的源極和晶體管NT3的源極。
在此,晶體管NT3的電流驅(qū)動(dòng)能力比晶體管NT4的電流驅(qū)動(dòng)能力小。因此,不管是導(dǎo)通或斷開開關(guān)元件SW2,輸入側(cè)的晶體管NT3、NT10的電流驅(qū)動(dòng)能力仍然比輸出側(cè)的晶體管NT4的電流驅(qū)動(dòng)能力小,但是,導(dǎo)通開關(guān)元件SW2的時(shí)候與斷開時(shí)相比,兩者的電流驅(qū)動(dòng)能力的差小。
并且,也可以在晶體管PT10和晶體管NT10中至少設(shè)置一個(gè)。
p型差動(dòng)放大電路200和n型差動(dòng)放大電路210的動(dòng)作分別在開關(guān)元件被導(dǎo)通或斷開的狀態(tài)下,與圖12~圖16中說明的第一構(gòu)成例相同,因此省略說明。
圖19示出了k為2時(shí)的開關(guān)元件SW1、SW2的控制例的說明圖。
此時(shí),開關(guān)元件SW1、SW2基于灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0被導(dǎo)通或斷開控制。通過如圖19所示的控制,可以改變構(gòu)成差動(dòng)晶體管對的兩個(gè)晶體管的電流驅(qū)動(dòng)能力的差。
并且,各個(gè)差動(dòng)放大電路可以對于輸入電壓Vin具有2種死區(qū)。因此,對于輸入電壓Vin的輸出電壓Vout1一共增加至4種,即從預(yù)充電電壓到達(dá)的輸出電壓Vout12種、從放電電壓到達(dá)的輸出電壓Vout12種。
并且,在圖18中,改變構(gòu)成差動(dòng)晶體管對的輸入側(cè)晶體管的電流驅(qū)動(dòng)能力,但并不限定于此。
圖20示出了第二構(gòu)成例的變形例的運(yùn)算放大器OP1的構(gòu)成例的電路圖。在圖20中,除了運(yùn)算放大器OP1還示出了輸出電壓設(shè)定電路OVS1的構(gòu)成。但是,在圖20中,與圖18的相同部分標(biāo)上相同符號(hào),適當(dāng)?shù)厥÷哉f明。在圖20中,示出了k為2的情況。
本變形例的運(yùn)算放大器OP1與第二變形例同樣,包括p型差動(dòng)放大電路300、n型差動(dòng)放大電路310、以及輸出電路120。輸出電路120與圖18示出的第二構(gòu)成例相同。
p型差動(dòng)放大電路300與圖18示出的p型差動(dòng)放大電路200的不同點(diǎn)是,省略作為第一輔助晶體管的晶體管PT10(以及開關(guān)元件SW3),而設(shè)置其柵極被輸出電壓Vout1提供的作為第三輔助晶體管的p型MOS晶體管PT20。晶體管PT20的源極或漏極,基于灰階數(shù)據(jù)的低位2(=k)位中低位1(=k-1)位的數(shù)據(jù),在晶體管PT2(第一差動(dòng)晶體管對DT1的輸出側(cè)晶體管)的源極·漏極之間電連接或電切斷。例如,可以通過開關(guān)元件SW3連接晶體管PT20的源極和晶體管PT2的源極。
在此,晶體管PT1的電流驅(qū)動(dòng)能力比晶體管PT2的電流驅(qū)動(dòng)能力小。因此,不管是導(dǎo)通或斷開開關(guān)元件SW3,輸入側(cè)的晶體管PT1的電流驅(qū)動(dòng)能力仍然比輸出側(cè)的晶體管PT2、PT20的電流驅(qū)動(dòng)能力小,但是,導(dǎo)通開關(guān)元件SW3的時(shí)候與斷開時(shí)相比,兩者的電流驅(qū)動(dòng)能力的差大。
n型差動(dòng)放大電路310與圖18示出的n型差動(dòng)放大電路210的不同點(diǎn)是,省略作為第二輔助晶體管的晶體管NT10(以及開關(guān)元件SW2),而設(shè)置其柵極被輸出電壓Vout1提供的作為第四輔助晶體管的n型MOS晶體管NT20。晶體管NT20的源極或漏極,基于灰階數(shù)據(jù)的低位2(=k)位中低位1(=k-1)位的數(shù)據(jù),在晶體管NT4(第二差動(dòng)晶體管對DT2的輸出側(cè)晶體管)的源極·漏極之間電連接或電切斷。例如,可以通過開關(guān)元件SW4連接晶體管NT20的源極和晶體管NT4的源極。
在此,晶體管NT3的電流驅(qū)動(dòng)能力比晶體管NT4的電流驅(qū)動(dòng)能力小。因此,不管是導(dǎo)通或斷開開關(guān)元件SW4,輸入側(cè)的晶體管NT3的電流驅(qū)動(dòng)能力仍然比輸出側(cè)的晶體管NT4、NT20的電流驅(qū)動(dòng)能力小,但是,導(dǎo)通開關(guān)元件SW4的時(shí)候與斷開時(shí)相比,兩者的電流驅(qū)動(dòng)能力的差大。
并且,在第二構(gòu)成例中通過第一和第二輔助晶體管、在第二構(gòu)成例的變形例中通過第三和第四輔助晶體管,使構(gòu)成各個(gè)差動(dòng)晶體管對的兩個(gè)晶體管的電流驅(qū)動(dòng)能力的差不同,但本發(fā)明并不限定于此。使用第一~第四輔助晶體管中的至少一個(gè),只要輸入側(cè)的晶體管的電流驅(qū)動(dòng)能力比輸出側(cè)的晶體管的電流驅(qū)動(dòng)能力小、并且使構(gòu)成各個(gè)差動(dòng)晶體管對的兩個(gè)晶體管的電流驅(qū)動(dòng)能力的差不同就可以。
圖21示出了k為2時(shí)的開關(guān)元件SW3、SW4的控制例的說明圖。
此時(shí),開關(guān)元件SW3、SW4,基于灰階數(shù)據(jù)的最低位的數(shù)據(jù)D0被導(dǎo)通、斷開控制。通過如圖21所示的控制,可以改變構(gòu)成差動(dòng)晶體管對的兩個(gè)晶體管的電流驅(qū)動(dòng)能力的差。
并且,各個(gè)差動(dòng)放大電路可以對于輸入電壓Vin具有2種死區(qū)。因此,對于輸入電壓Vin的輸出電壓Vout1一共增加至4種,即從預(yù)充電電壓到達(dá)的2種、從放電電壓到達(dá)的輸出電壓Vout12種。
如上所述,在第二構(gòu)成例以及其變形例的阻抗變換電路中,通過積極利用該死區(qū),對于一個(gè)輸入電壓可以輸出2種輸出電壓。通過將這種阻抗變換電路適用于數(shù)據(jù)驅(qū)動(dòng)器的阻抗變換裝置,可以將基準(zhǔn)電壓生成電路527生成的灰階電壓數(shù)削減至四分之一。
并且,在第二構(gòu)成例以及其變形例中,例如,k為3的時(shí)候,第一~第四輔助晶體管基于灰階數(shù)據(jù)的低位3位中低位2位的數(shù)據(jù)D1、D0被導(dǎo)通、斷開控制。并且,基于灰階數(shù)據(jù)的數(shù)據(jù)D2進(jìn)行預(yù)充電或放電。k為其他值的時(shí)候,同樣可以實(shí)現(xiàn)。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已,并不用于限制本發(fā)明,對于本領(lǐng)域的技術(shù)人員來說,本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi),所作的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。例如,本發(fā)明并不限定于適用于上述的液晶面板的驅(qū)動(dòng),也可以適用于電致彩色顯示器、等離子顯示裝置的驅(qū)動(dòng)。
另外,在本發(fā)明的從屬權(quán)利要求所涉及的發(fā)明中,可以省略從屬權(quán)利要求所屬的獨(dú)立權(quán)利要求的構(gòu)成要件的一部分。另外,可以將本發(fā)明的一個(gè)獨(dú)立權(quán)利要求所涉及的發(fā)明的要部從屬于其他獨(dú)立權(quán)利要求。
符號(hào)說明100、200、300p型差動(dòng)放大電路;110、210、310n型差動(dòng)放大電路;120輸出電路;510液晶裝置;512液晶面板;520數(shù)據(jù)驅(qū)動(dòng)器;522移位寄存器;524數(shù)據(jù)鎖存器;526線鎖存器;527基準(zhǔn)電壓生成電路;528DAC;529輸出緩沖器;530掃描驅(qū)動(dòng)器;540控制器;542電源電路;CM1第一電流反射鏡電路;CM2第二電流反射鏡電路;CS1第一電流源;CS2第二電流源;DC放電控制信號(hào);DEC1~DECN第1~第N譯碼器;DT1第一差動(dòng)晶體管對;DT2第二差動(dòng)晶體管對;Dtr1第一驅(qū)動(dòng)晶體管;Dtr2第二驅(qū)動(dòng)晶體管;DEC1~DECN第1~第N譯碼器;OP1運(yùn)算放大器;OVS1輸出電壓設(shè)定電路;PC預(yù)充電控制信號(hào);PS節(jié)能信號(hào);Vin輸入電壓;Vout1輸出電壓;VSS系統(tǒng)接地電源電壓;VDD系統(tǒng)電源電壓;XPS節(jié)能信號(hào)的反轉(zhuǎn)信號(hào);preTr預(yù)充電晶體管;disTr放電晶體管。
權(quán)利要求
1.一種阻抗變換電路,用于輸出對應(yīng)于(j+k)(j、k是正整數(shù))位的灰階數(shù)據(jù)的電壓,其特征在于將從2j種電壓中根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)選擇的電壓作為輸入電壓接受;將改變該輸入電壓的電位的2k種電壓中對應(yīng)于所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)的電壓作為輸出電壓輸出。
2.根據(jù)權(quán)利要求1所述的阻抗變換電路,其特征在于,包括運(yùn)算放大器,所述運(yùn)算放大器的輸入被提供所述輸入電壓,所述運(yùn)算放大器與電壓輸出器連接;以及輸出電壓設(shè)定電路,其根據(jù)所述灰階數(shù)據(jù)的最低位的數(shù)據(jù)預(yù)充電或放電所述運(yùn)算放大器的輸出;其中,在所述輸出電壓設(shè)定電路預(yù)充電或放電所述運(yùn)算放大器的輸出之后,所述運(yùn)算放大器將以所述輸入電壓為基準(zhǔn)所述運(yùn)算放大器的死區(qū)寬度不同的電壓作為所述輸出電壓輸出。
3.根據(jù)權(quán)利要求2所述的阻抗變換電路,其特征在于所述運(yùn)算放大器包括第一導(dǎo)電型差動(dòng)放大電路,其具有第一導(dǎo)電型的第一差動(dòng)晶體管對,各個(gè)晶體管的源極被提供來自第一電流源的電流的同時(shí),所述輸入電壓和所述輸出電壓被提供給各個(gè)晶體管的柵極;以及第一電流反射鏡電路,其生成所述第一差動(dòng)晶體管對的各個(gè)晶體管的漏極電流;第二導(dǎo)電型差動(dòng)放大電路,其具有第二導(dǎo)電型的第二差動(dòng)晶體管對,各個(gè)晶體管的源極被提供來自第二電流源的電流的同時(shí),所述輸入電壓和所述輸出電壓被提供給各個(gè)晶體管的柵極;以及第二電流反射鏡電路,其生成所述第二差動(dòng)晶體管對的各個(gè)晶體管的漏極電流;以及輸出電路,其具有第二導(dǎo)電型的第一驅(qū)動(dòng)晶體管,其柵極電壓根據(jù)輸入側(cè)晶體管的漏極電壓被控制,所述輸入側(cè)晶體管是在構(gòu)成所述第一差動(dòng)晶體管對的晶體管中柵極被提供所述輸入電壓的晶體管;以及第一導(dǎo)電型的第二驅(qū)動(dòng)晶體管,其柵極電壓根據(jù)輸入側(cè)晶體管的漏極電壓被控制,所述輸入側(cè)晶體管是在構(gòu)成所述第二差動(dòng)晶體管對的晶體管中柵極被提供所述輸入電壓的晶體管;其中,所述第一驅(qū)動(dòng)晶體管和第二驅(qū)動(dòng)晶體管的漏極之間互相連接,并將該連接節(jié)點(diǎn)的電壓作為所述輸出電壓輸出;所述第一差動(dòng)晶體管對的所述輸入側(cè)晶體管的電流驅(qū)動(dòng)能力被設(shè)定為比構(gòu)成所述第一差動(dòng)晶體管對的另一個(gè)晶體管的輸出側(cè)晶體管的電流驅(qū)動(dòng)能力?。凰龅诙顒?dòng)晶體管對的所述輸入側(cè)晶體管的電流驅(qū)動(dòng)能力被設(shè)定為比構(gòu)成所述第二差動(dòng)晶體管對的另一個(gè)晶體管的輸出側(cè)晶體管的電流驅(qū)動(dòng)能力小。
4.根據(jù)權(quán)利要求1所述的阻抗變換電路,其特征在于,包括運(yùn)算放大器,所述運(yùn)算放大器的輸入被提供所述輸入電壓,并規(guī)定對應(yīng)于所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù)的死區(qū)寬度,所述運(yùn)算放大器與電壓輸出器連接;以及輸出電壓設(shè)定電路,其根據(jù)所述灰階數(shù)據(jù)的所述低k位中的最高位的數(shù)據(jù)預(yù)充電或放電所述運(yùn)算放大器的輸出;在所述輸出電壓設(shè)定電路預(yù)充電或放電所述運(yùn)算放大器的輸出之后,所述運(yùn)算放大器將對于所述輸入電壓所述運(yùn)算放大器的死區(qū)寬度不同的電壓作為所述輸出電壓輸出。
5.根據(jù)權(quán)利要求4所述的阻抗變換電路,其特征在于所述運(yùn)算放大器包括第一導(dǎo)電型差動(dòng)放大電路,其具有第一導(dǎo)電型的第一差動(dòng)晶體管對,各個(gè)晶體管的源極被提供來自第一電流源的電流的同時(shí),所述輸入電壓和所述輸出電壓被提供給各個(gè)晶體管的柵極;以及第一電流反射鏡電路,其生成所述第一差動(dòng)晶體管對的各個(gè)晶體管的漏極電流;第二導(dǎo)電型差動(dòng)放大電路,其具有第二導(dǎo)電型的第二差動(dòng)晶體管對,各個(gè)晶體管的源極被提供來自第二電流源的電流的同時(shí),所述輸入電壓和所述輸出電壓被提供給各個(gè)晶體管的柵極;以及第二電流反射鏡電路,其生成所述第二差動(dòng)晶體管對的各個(gè)晶體管的漏極電流;以及輸出電路,其具有第二導(dǎo)電型的第一驅(qū)動(dòng)晶體管,其柵極電壓根據(jù)輸入側(cè)晶體管的漏極電壓被控制,所述輸入側(cè)晶體管是在構(gòu)成所述第一差動(dòng)晶體管對的晶體管中柵極被提供所述輸入電壓的晶體管;以及第一導(dǎo)電型的第二驅(qū)動(dòng)晶體管,其柵極電壓根據(jù)輸入側(cè)晶體管的漏極電壓被控制,所述輸入側(cè)晶體管是在構(gòu)成所述第二差動(dòng)晶體管對的晶體管中柵極被提供所述輸入電壓的晶體管;其中,所述第一驅(qū)動(dòng)晶體管和第二驅(qū)動(dòng)晶體管的漏極之間互相連接,并將該連接節(jié)點(diǎn)的電壓作為所述輸出電壓輸出;所述第一差動(dòng)晶體管對的所述輸入側(cè)晶體管的第一輸入側(cè)電流驅(qū)動(dòng)能力被設(shè)定為比構(gòu)成所述第一差動(dòng)晶體管對的另一個(gè)晶體管的輸出側(cè)晶體管的第一輸出側(cè)電流驅(qū)動(dòng)能力小的同時(shí),通過根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù)改變所述第一輸入側(cè)和輸出側(cè)電流驅(qū)動(dòng)能力的差,改變所述死區(qū)寬度;所述第二差動(dòng)晶體管對的所述輸入側(cè)晶體管的第二輸入側(cè)電流驅(qū)動(dòng)能力被設(shè)定為比構(gòu)成所述第二差動(dòng)晶體管對的另一個(gè)晶體管的輸出側(cè)晶體管的第二輸出側(cè)電流驅(qū)動(dòng)能力小的同時(shí),通過根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù)改變所述第二輸入側(cè)和輸出側(cè)電流驅(qū)動(dòng)能力的差,改變所述死區(qū)寬度。
6.根據(jù)權(quán)利要求5所述的阻抗變換電路,其特征在于所述第一導(dǎo)電型差動(dòng)放大電路,包括第一輔助晶體管,所述第一輔助晶體管的柵極被提供所述輸入電壓;根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù),在所述第一差動(dòng)晶體管對的輸入側(cè)晶體管的源極和漏極之間電連接或電切斷所述第一輔助晶體管的源極或漏極。
7.根據(jù)權(quán)利要求5或6所述的阻抗變換電路,其特征在于所述第二導(dǎo)電型差動(dòng)放大電路包括第二輔助晶體管,所述第二輔助晶體管的柵極被提供所述輸入電壓;根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù),在所述第二差動(dòng)晶體管對的輸入側(cè)晶體管的源極和漏極之間電連接或電切斷所述第二輔助晶體管的源極或漏極。
8.根據(jù)權(quán)利要求5所述的阻抗變換電路,其特征在于所述第一導(dǎo)電型差動(dòng)放大電路包括第三輔助晶體管,所述第三輔助晶體管的柵極被提供所述輸出電壓;根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù),在所述第一差動(dòng)晶體管對的輸出側(cè)晶體管的源極和漏極之間電連接或電切斷所述第三輔助晶體管的源極或漏極。
9.根據(jù)權(quán)利要求5或8所述的阻抗變換電路,其特征在于所述第二導(dǎo)電型差動(dòng)放大電路包括第四輔助晶體管,所述第四輔助晶體管的柵極被提供所述輸出電壓;根據(jù)所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù),在所述第二差動(dòng)晶體管對的輸出側(cè)晶體管的源極和漏極之間電連接或電切斷所述第四輔助晶體管的源極或漏極。
10.根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的阻抗變換電路,其特征在于所述輸出電壓設(shè)定電路,當(dāng)處于預(yù)充電狀態(tài)時(shí),將所述運(yùn)算放大器的輸出設(shè)定為電位比所述輸入電壓高的預(yù)充電電壓;當(dāng)處于放電狀態(tài)時(shí),將所述運(yùn)算放大器的輸出設(shè)定為電位比所述輸入電壓低的放電電壓。
11.一種驅(qū)動(dòng)電路,用于驅(qū)動(dòng)具有多條掃描線和多條數(shù)據(jù)線以及由掃描線和數(shù)據(jù)線規(guī)定的多個(gè)像素電極的電光學(xué)裝置,其特征在于,包括電壓選擇電路,其將從2j種電壓中根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)選擇的電壓作為所述輸入電壓輸出;權(quán)利要求1至10中任一項(xiàng)所述的阻抗變換電路;將所述輸出電壓提供給所述多條數(shù)據(jù)線中的任一個(gè)。
12.一種驅(qū)動(dòng)電路,用于驅(qū)動(dòng)電光學(xué)裝置,所述電光學(xué)裝置具有多條掃描線、多條數(shù)據(jù)線、以及由所述多條掃描線和所述多條數(shù)據(jù)線規(guī)定的多個(gè)像素電極,其特征在于,包括電壓選擇電路,其將從2j種電壓中根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)選擇的電壓作為所述輸入電壓輸出;權(quán)利要求2至10中任一項(xiàng)所述的阻抗變換電路;在驅(qū)動(dòng)期間的起始的第一期間中,所述輸出電壓設(shè)定電路預(yù)充電或放電所述運(yùn)算放大器的輸出;在所述驅(qū)動(dòng)期間的所述第一期間后的第二期間中,所述運(yùn)算放大器將所述輸出電壓提供給所述多條數(shù)據(jù)線中的任一個(gè)。
13.根據(jù)權(quán)利要求11或12所述的驅(qū)動(dòng)電路,其特征在于還包括基準(zhǔn)電壓發(fā)生電路,其生成將第一電源電壓和第二電源電壓之間的電壓進(jìn)行分壓的2j種電壓。
14.一種阻抗變換電路的控制方法,用于輸出對應(yīng)于p位的灰階數(shù)據(jù)的電壓,其中p為大于等于2的正整數(shù),其特征在于根據(jù)所述灰階數(shù)據(jù)的最低位的數(shù)據(jù)預(yù)充電或放電運(yùn)算放大器的輸出,其中,將從2p種電壓中根據(jù)所述灰階數(shù)據(jù)的高(p-1)位的數(shù)據(jù)選擇的電壓作為輸入電壓提供給所述運(yùn)算放大器的輸入,所述運(yùn)算放大器與電壓輸出器連接;之后,所述運(yùn)算放大器輸出對于所述輸入電壓所述運(yùn)算放大器的死區(qū)寬度不同的電壓。
15.一種阻抗變換電路的控制方法,用于輸出對應(yīng)于(j+k)位的灰階數(shù)據(jù)的電壓,其中j、k為正整數(shù),其特征在于根據(jù)所述灰階數(shù)據(jù)的低k位中的最高位的數(shù)據(jù)預(yù)充電或放電運(yùn)算放大器的輸出,其中,將從2j種電壓中根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)選擇的電壓作為輸入電壓提供給所述運(yùn)算放大器的輸入,所述運(yùn)算放大器與電壓輸出器連接;之后,所述運(yùn)算放大器將以所述輸入電壓為基準(zhǔn)死區(qū)寬度不同的電壓作為輸出電壓輸出,所述死區(qū)寬度對應(yīng)于所述灰階數(shù)據(jù)的所述低k位中的低(k-1)位的數(shù)據(jù)。
全文摘要
本發(fā)明提供一種可以在維持灰階數(shù)的同時(shí)削減灰階電壓信號(hào)線數(shù)的阻抗變換電路。該阻抗變換電路用于輸出對應(yīng)于(j+k)(j、k是正整數(shù))位的灰階數(shù)據(jù)的電壓,其將從文檔編號(hào)G09G3/20GK1734548SQ200510090008
公開日2006年2月15日 申請日期2005年8月9日 優(yōu)先權(quán)日2004年8月10日
發(fā)明者牧克彥 申請人:精工愛普生株式會(huì)社
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會(huì)獲得點(diǎn)贊!
1