專利名稱：顯示裝置及其控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及輸入數(shù)字影像數(shù)據(jù)的數(shù)字輸入顯示裝置，尤其涉及與輸入數(shù)字?jǐn)?shù)據(jù)不同周期抽樣的顯示裝置。
背景技術(shù)：
隨著數(shù)字靜態(tài)攝影機(Digital Still Camera DSC)及數(shù)字視頻攝影機(DVC)等的數(shù)字?jǐn)z影裝置的普及，作為該裝置使用的顯示器是采用小型液晶的顯示裝置(LCD)。而該顯示器是被要求為一種小型構(gòu)造且為高精細(xì)影像顯示者。
圖6為表示已有數(shù)字?jǐn)z影裝置構(gòu)成的方塊圖。是由攝影部1、數(shù)字信號處理器(Digital Signal Processor DSP)2、記憶媒體3、框內(nèi)存4、編碼器101、數(shù)字/模擬(D/A)、變換器102、模擬信號處理部(ASP)103、顯示器9等構(gòu)成。攝影部1是于內(nèi)部具電荷耦合組件(CCD)，而由CCD對應(yīng)于受光的景色輸出數(shù)字影像數(shù)據(jù)。DSP2對數(shù)字信號施以伽馬(gamma)修正等的預(yù)定處理，將處理后的數(shù)字影像數(shù)據(jù)輸于各部。復(fù)將保存于記憶媒體3及框內(nèi)存4的數(shù)字影像數(shù)據(jù)讀出后，輸出于編碼器101。記憶媒體3是內(nèi)裝閃存的卡片或磁帶，用于保存攝取的影像數(shù)據(jù)者?？騼?nèi)存4是為DSP2處理的數(shù)據(jù)予以暫時保存。編碼器101是將數(shù)字影像數(shù)據(jù)變換為NTSC或PAL等規(guī)格化的影像格式。D/A變換器102是將數(shù)字?jǐn)?shù)據(jù)變換為模擬數(shù)據(jù)后，輸出模擬影像數(shù)據(jù)。ASP103是為使模擬影像數(shù)據(jù)適合于顯示器9，而再度予以伽馬修正，若該顯示器9為LCD時，即為反轉(zhuǎn)驅(qū)動而將信號予以反轉(zhuǎn)，以將影像數(shù)據(jù)變換為最適電壓信號輸于顯示器9。顯示器9為LCD或EL顯示裝置，其為動態(tài)矩陣型時，內(nèi)裝有H掃描儀9a及V掃描儀9b，由DSP2對應(yīng)于輸出的攝影部1及記憶媒體3的影像數(shù)據(jù)，將影像顯示于顯示部9c。
近年來的DSC及DVC的CCD，因可攝影像素的急速增加而將數(shù)百萬像素配置成矩陣狀，依預(yù)定規(guī)格予依攝取影像數(shù)據(jù)。唯因為對應(yīng)數(shù)字?jǐn)z影裝置的小型化，表示該攝影像顯示器9的像素數(shù)通常為十萬個像素左右。復(fù)因攝取的影像數(shù)據(jù)，是知圖2(a)所示，該RGB各色雖多以COLUMN方向并排配置為條狀排列，而于顯示器9是以較少像素數(shù)顯示高精細(xì)影像，是如圖2(b)所示，多采用將該RGB各色于個別鄰接的行間，錯開預(yù)定間距，配置成三角排列。
此時，因須將輸入的影像數(shù)據(jù)對應(yīng)于顯示器的像素數(shù)，予以進(jìn)行隔區(qū)抽樣處理。唯于已有構(gòu)成是將數(shù)字影像數(shù)據(jù)先變換為模擬信號后，由ASP103將模擬影像數(shù)據(jù)對應(yīng)于顯示器9的像素數(shù)，以預(yù)定時序予以抽樣輸出。
但，處理模擬信號的電路通常具有雙極性晶體管，較由MOS晶體管構(gòu)成的數(shù)字電路需要較長期間的電路設(shè)計。且于雙極性晶體管的模擬電路，其消耗電力即較使用MOS晶體管的數(shù)字電路為大。
復(fù)于三角排列的顯示器顯示條狀排列數(shù)據(jù)時，可由比較圖2(a)及(b)而知，該奇數(shù)行顯示雖得以維持不變，但是該偶數(shù)行的顯示，因數(shù)據(jù)像素與顯示像素的位置不同，而無法進(jìn)行正確的顯示。

發(fā)明內(nèi)容
本發(fā)明是以提供一種不必使用ASP的DSC及DVC的顯示裝置為目的。
本發(fā)明也以提供一種于三角排列的顯示器，得以良好的再現(xiàn)性顯示條狀排列數(shù)據(jù)的顯示裝置為目的。
發(fā)明是有關(guān)于將第1周期輸入的具第1像素數(shù)的輸入數(shù)字影像數(shù)據(jù)，變換為以第2像素數(shù)在第2周期的輸出數(shù)字影像數(shù)據(jù)的顯示裝置及控制電路，且是將第1周期輸入的具第1像素數(shù)的輸入數(shù)字影像數(shù)據(jù)，變換為以第2像素數(shù)在第2周期的輸出數(shù)字影像數(shù)據(jù)的顯示裝置控制電路中，具有記憶上述第1周期輸入的上述輸入數(shù)字影像數(shù)據(jù)的內(nèi)存，及由該內(nèi)存讀出第2周期的輸出數(shù)字影像數(shù)據(jù)的讀出電路，而于上述內(nèi)存具有上述輸出影像數(shù)據(jù)的50個像素以下的容量為內(nèi)存容量。


圖1表示有關(guān)本發(fā)明實施形態(tài)的數(shù)字?jǐn)z影裝置的構(gòu)成方塊圖。
圖2表示條狀配列及三角配列的示意圖。
圖3表示影像數(shù)據(jù)及抽樣的時序概念圖。
圖4表示有關(guān)本發(fā)明實施形態(tài)的像素數(shù)調(diào)整電路的方塊圖。
圖5說明有關(guān)本發(fā)明實施形態(tài)的像素數(shù)調(diào)整電路動作的時序表。
圖6表示已有數(shù)字?jǐn)z影裝置的方塊圖。
符號的說明1攝影部 2 數(shù)字信號處理器(DSP)3記憶媒體 4 框內(nèi)存5像素數(shù)調(diào)整電路 6 內(nèi)存7數(shù)字信號處理器(DSP)8 放大器9顯示器 9aH掃描儀9b V掃描儀 9c顯示部51閂鎖電路 52乘算器53乘算器54加算器55系數(shù)選擇器56系數(shù)選擇器57選擇器58時序控制器59系數(shù)計算器101 編碼器102數(shù)字/模擬(D/A變換器) 103 模擬信號處理部(ASP)具體實施方式

圖1為表示有關(guān)本發(fā)明實施形態(tài)的數(shù)字?jǐn)z影裝置的構(gòu)成方塊圖。此裝置是由攝影部1、數(shù)字信號處理器(DSP)2、記憶媒體3、框內(nèi)存4、像素數(shù)調(diào)整電路5、內(nèi)存6、數(shù)字信號處理器(DSP)7、放大器8及顯示器9構(gòu)成。
攝影部1是于內(nèi)部具備CCD，對應(yīng)于景色輸出數(shù)字影像數(shù)據(jù)。DSP2，是對數(shù)字信號施以伽馬修正等的預(yù)定處理，將處理后的數(shù)字影像數(shù)據(jù)輸于各部，亦將保存于記憶媒體3及框內(nèi)存4的數(shù)字影像數(shù)據(jù)予以讀出后，輸出于像素數(shù)調(diào)整電路5。記憶媒體3是內(nèi)裝閃存的卡片或磁帶，用于保存攝取的影像數(shù)據(jù)?？騼?nèi)存4是為DSP2處理的數(shù)據(jù)予以暫時保存。像素數(shù)調(diào)整電路5是如后述方式，以預(yù)定時序抽樣數(shù)字影像數(shù)據(jù)，輸出對應(yīng)于顯示器9像素數(shù)的數(shù)字影像數(shù)據(jù)。內(nèi)存6為正反器，或行內(nèi)存(line memory)，可保持8位數(shù)據(jù)(1字符)10個字。DSP7是將由內(nèi)存6讀出的數(shù)據(jù)再度施加伽馬修正為適合顯示器9者。若顯示器9為LCD時，即為反轉(zhuǎn)驅(qū)動而將信號予以反轉(zhuǎn)，以將影像數(shù)據(jù)變換為最適影像數(shù)據(jù)。復(fù)將數(shù)字?jǐn)?shù)據(jù)變換為電位差1V的信號電壓而輸出。也就是說是將8位影像數(shù)據(jù)，以D/A變換為0至1V模擬電壓輸出。放大器8是將1V的DSP7的輸出放大為5V等適合于顯示器9的像素電壓。顯示器9為LCD或EL顯示裝置等的顯示裝置，若為動態(tài)矩陣型時，內(nèi)建有H掃描儀9a及V掃描儀9b，對應(yīng)于DSP2輸出的影像數(shù)據(jù)，將影像顯示于顯示部9c。
由攝影部1輸出，而由DSP2處理的數(shù)字影像數(shù)據(jù)，是為例如QVGA規(guī)格，每行具有RGB各320像素的數(shù)據(jù)。像素配置是序圖2(a)所示的條狀排列。而于記憶媒體3保存該規(guī)格數(shù)據(jù)。對此，顯示器9的像素數(shù)為每行各為RGB186個像素，合計為558個像素。且如圖2(b)所示，于其鄰接行的同色像素間相互偏移1.5個像素的配置成為三角排列(Delta arrangement)。為此，若需將DSP2輸出的數(shù)字影像數(shù)據(jù)顯示于顯示器9時，即須數(shù)字影像數(shù)據(jù)的320個像素數(shù)減少為約3/5的186個像素數(shù)。
QVGA的數(shù)字影像數(shù)據(jù)，是以頻率6.25MHz，周期160ns發(fā)送。而557個像素的顯示器即以頻率11.04MHz周期271ns抽樣。如上述，于信號發(fā)送頻率，與抽樣頻率不同的狀態(tài)下進(jìn)行抽樣作業(yè)，若抽樣時序重疊于數(shù)字?jǐn)?shù)據(jù)的變化點時，即無法獲得正常的抽樣，因而無法進(jìn)行正常的顯示器顯示。因此，于本實施形態(tài)中，是于RGB各色配置像素數(shù)調(diào)整電路5及內(nèi)存6。以下說明這些電路的動作像素數(shù)調(diào)整電路5是將5像素分?jǐn)?shù)字影像數(shù)據(jù)作成3像素分?jǐn)?shù)字影像數(shù)據(jù)予以輸出的電路。而于內(nèi)存6則暫時保存削減為3/5像素數(shù)的影像數(shù)據(jù)，且于顯示器9的最適頻率11.04MHz讀出該數(shù)據(jù)。
茲就像素數(shù)調(diào)整電路5詳述如下圖3為說明影像數(shù)據(jù)及選擇抽樣像素數(shù)方法的概念圖。影像數(shù)據(jù)是同步于數(shù)據(jù)時序予以輸入，周期為1t＝160ns，對應(yīng)于RGB各色的每一個1t，有8位料分別輸于像素數(shù)調(diào)整電路的55a、5b、5c。而于像素數(shù)調(diào)整電路5輸入5個像素的影像數(shù)據(jù)時，分別作成3個像素的影像數(shù)據(jù)，且抽樣時序是因奇數(shù)行(ODD)與偶數(shù)行(EVEN)的時序不同，故特于上段表示奇數(shù)行時序而于下段表示偶數(shù)行時序。
首先，就作成減少像素數(shù)數(shù)據(jù)有關(guān)的第1方法說明如下第1方法，是由5個像素的影像數(shù)據(jù)選擇最適數(shù)據(jù)予以抽樣為3個像素數(shù)據(jù)的隔區(qū)法。先由抽樣時序決定應(yīng)抽樣的數(shù)據(jù)，若輸入的影像數(shù)據(jù)為奇數(shù)行的B色時，該數(shù)據(jù)抽樣時序，是以(1)的時序輸入影像數(shù)據(jù)「1」的時，同時進(jìn)行第1次抽樣。然后即以5t/3的周期進(jìn)行抽樣作業(yè)。而奇數(shù)行的R色抽樣時序即較B色抽樣時序遲延1/3周期再開始其抽樣作業(yè)。也就是說R色抽樣是于遲延5t/3×1/3＝5t/9后，開始進(jìn)行第1次抽樣，之后，即以5t/3的周期進(jìn)行作業(yè)，奇數(shù)行的G色抽樣時序即較B色抽樣時序遲延2/3周期再開始。也就是說G色抽樣是于遲延5t/3×2/3＝10t/9后，開始抽樣，之后，亦以5t/3的周期進(jìn)行作業(yè)。唯因本實施形態(tài)的顯示器9為三角形排列，而該偶數(shù)行各色的抽樣時序是遲延奇數(shù)行各色抽樣時序1.5像素(亦即遲延5t/6)進(jìn)行抽樣。
因此，該單.偶數(shù)行各色的應(yīng)抽樣數(shù)據(jù)如下奇數(shù)行B色 數(shù)據(jù)1、2、4R色 數(shù)據(jù)1、3、4G色 數(shù)據(jù)2、3、5偶數(shù)行B色 數(shù)據(jù)1、3、5R色 數(shù)據(jù)2、4、5G色 數(shù)據(jù)1、2、4如上述，選擇抽樣數(shù)據(jù)后，數(shù)據(jù)時鐘由「H」轉(zhuǎn)換為「L」的時序時，予以抽樣后，輸出于內(nèi)存6。又因數(shù)據(jù)時鐘如圖5所示，是于各數(shù)據(jù)中間點由「H」轉(zhuǎn)換為「L」，因而，采用該數(shù)據(jù)時鐘的5個上升邊緣(edge)中的3個，即可如上述，選擇5個數(shù)據(jù)中的3個數(shù)據(jù)記憶于內(nèi)存6。顯示器9是將保存于內(nèi)存6的數(shù)據(jù)，以顯示器9特有周期依序讀出，予以顯示。如上，由內(nèi)存6的暫時保存，使于數(shù)據(jù)的變化點進(jìn)行抽樣，即可防止顯示的再現(xiàn)性下降。亦如上述，得對應(yīng)于顯示器9的抽樣時序，使選擇的數(shù)據(jù)為最適數(shù)據(jù)，即可抑制像質(zhì)劣化而顯示于顯示器9。
特別于將條狀排列的數(shù)據(jù)顯示于三角形排列的顯示器時，可使顯示器9得以由內(nèi)存6繼續(xù)其單純抽樣，即可顯示三角形排列的最適數(shù)據(jù)。如僅以偶數(shù)行亦無需進(jìn)行將抽樣時序遲延1.5像素等特殊動作，因而，得使用一般的泛用顯示器。
唯如上述，若將影像數(shù)據(jù)予以單純的隔時，該被隔數(shù)據(jù)將完全喪失，而有損傷原來影像的時候。尤系于顯示細(xì)縱線時，有于某行殘留縱線畫像，而于另一行中即間隔該畫像，或發(fā)生縱線間斷、輪廓混亂等所謂的「起毛」現(xiàn)像時。其次，就有關(guān)數(shù)據(jù)作成的第2方法說明于后是將2個影像數(shù)據(jù)以所定比例加算為新影像數(shù)據(jù)的方法。
首先，說明奇數(shù)行B色的數(shù)據(jù)作成法。奇數(shù)行B色的第1個數(shù)據(jù)是以與原數(shù)據(jù)的數(shù)據(jù)1同一時序抽樣，因而使用該數(shù)據(jù)1。而于5t/3后抽樣的第2個數(shù)據(jù)，是位于由數(shù)據(jù)2輸入之時(2)的2t/3后，且是于輸入數(shù)據(jù)3之時序(3)之t/3前者。因此，該第2個數(shù)據(jù)是對應(yīng)于該時序偏差，分別將加權(quán)指數(shù)乘于各數(shù)據(jù)，取其「和數(shù)」作成。指數(shù)是由時序的近方逐次加重，如于第2個數(shù)據(jù)，是加算數(shù)據(jù)2乘上1/3及數(shù)據(jù)3乘2/3的數(shù)據(jù)予以作成。同樣，第3個數(shù)據(jù)是位于時序(4)之t/3后，時序(5)之2t/3前，因而，加算數(shù)據(jù)4之2/3倍及數(shù)據(jù)5之1/3倍予以作成。總之，奇數(shù)行B色數(shù)據(jù)是以數(shù)據(jù)1至5的5個數(shù)據(jù)為基，由數(shù)據(jù)11/3(數(shù)據(jù)2)+2/3(數(shù)據(jù)3)2/3(數(shù)據(jù)4)+1/3(數(shù)據(jù)5)等3個數(shù)據(jù)作成后，予以輸出者。
其次，奇數(shù)行R色的第1個數(shù)據(jù)是較奇數(shù)行B色數(shù)據(jù)，分別遲延抽樣周期的1/3(即，5t/9)。因此，第1個數(shù)據(jù)是遲延于時序(1)5t/9，第2個數(shù)據(jù)是遲延于時序(2)2t/9，第3個數(shù)據(jù)是遲延于時序(4)8t/9。對應(yīng)于該遲延量進(jìn)行加權(quán)，算出奇數(shù)行R色的數(shù)據(jù)為4/9(數(shù)據(jù)1)+5/9(數(shù)據(jù)2)7/9(數(shù)據(jù)3)+2/9(數(shù)據(jù)4)1/9(數(shù)據(jù)4)+8/9(數(shù)據(jù)5)而成。
同樣，奇數(shù)行G色的第1個數(shù)據(jù)是較奇數(shù)行B色數(shù)據(jù)，分別遲延10t/9；第1個數(shù)據(jù)是遲延于時序(2)1t/9，第2個數(shù)據(jù)是遲延于時序(3)7t/9，第3個數(shù)據(jù)是遲延于時序(5)4t/9。因此，奇數(shù)行G色的數(shù)據(jù)是由8/9(數(shù)據(jù)2)+1/9(數(shù)據(jù)3)2/9(數(shù)據(jù)3)+7/9(數(shù)據(jù)4)5/9(數(shù)據(jù)5)+4/9(數(shù)據(jù)6)的3個數(shù)據(jù)所成。
而于時序(6)以后，亦同樣重復(fù)該動作。
又于顯示器9為條狀排列時，可對較行進(jìn)行上述動作，將影像數(shù)據(jù)為最適顯示器9的像素數(shù)予以顯示。
于顯示器9為三角形排列時，因偶數(shù)行各色數(shù)據(jù)是較奇數(shù)行各色數(shù)據(jù)偏移1.5個像素。因而，抽樣時序是遲延1.5個像素的5t/6。而偶數(shù)行的數(shù)據(jù)作成，亦與奇數(shù)行相同，設(shè)定與輸入原影像數(shù)據(jù)的時序差為加權(quán)指數(shù)，予以算出(省略詳細(xì)內(nèi)容)。即可如上述，算出同樣的計數(shù)。
偶數(shù)行B色數(shù)據(jù)為1/6(數(shù)據(jù)1)+5/6(數(shù)據(jù)2)1/2(數(shù)據(jù)3)+1/2(數(shù)據(jù)4)5/6(數(shù)據(jù)5)+1/6(數(shù)據(jù)6)偶數(shù)行R色數(shù)據(jù)為11/18(數(shù)據(jù)2)+7/18(數(shù)據(jù)3)17/18(數(shù)據(jù)4)+1/18(數(shù)據(jù)5)5/18(數(shù)據(jù)5)+13/18(數(shù)據(jù)6)偶數(shù)行G色數(shù)據(jù)為1/18(數(shù)據(jù)2)+17/18(數(shù)據(jù)3)7/18(數(shù)據(jù)4)+11/18(數(shù)據(jù)5)14/18(數(shù)據(jù)5)+4/18(數(shù)據(jù)6)時序(6)以后，亦同樣重復(fù)該動作。
如上述，由5個影像數(shù)據(jù)作成3個影像數(shù)據(jù)，是于該像素一作成最適數(shù)據(jù)，因而于像素數(shù)較少的顯示器9顯示影像時，亦得以抑成畫質(zhì)的劣化于最低限度。
又，對內(nèi)存6的寫入時序及讀出時序，是同于上述狀況。
上述的計數(shù)，雖系最適于抽樣周期的值，唯對8位數(shù)據(jù)乘以上述計數(shù)，有使電路規(guī)模增大之虞。因此，特就作成的數(shù)據(jù)的第3方法說明于后第3方法是以上述計數(shù)為基，重新設(shè)定乘于8位數(shù)據(jù)的必要程度計數(shù)者。
因而，設(shè)定奇數(shù)行B色數(shù)據(jù)為1.00(數(shù)據(jù)1)+0.00(數(shù)據(jù)2)0.25(數(shù)據(jù)3)+0.75(數(shù)據(jù)4)0.75(數(shù)據(jù)4)+0.25(數(shù)據(jù)5)奇數(shù)行R色數(shù)據(jù)為0.50(數(shù)據(jù)2)+0.50(數(shù)據(jù)3)0.75(數(shù)據(jù)4)+0.25(數(shù)據(jù)5)0.25(數(shù)據(jù)5)+0.75(數(shù)據(jù)6)奇數(shù)行G色數(shù)據(jù)為0.75(數(shù)據(jù)2)+0.25(數(shù)據(jù)3)0.25(數(shù)據(jù)4)+0.75(數(shù)據(jù)5)0.50(數(shù)據(jù)5)+0.50(數(shù)據(jù)6)偶數(shù)行B色數(shù)據(jù)為0.25(數(shù)據(jù)1)+0.75(數(shù)據(jù)2)0.25(數(shù)據(jù)3)+0.50(數(shù)據(jù)4)0.75(數(shù)據(jù)5)+0.25(數(shù)據(jù)6)偶數(shù)行R色數(shù)據(jù)為0.50(數(shù)據(jù)1)+0.50(數(shù)據(jù)2)1.00(數(shù)據(jù)4)+0.00(數(shù)據(jù)5)0.25(數(shù)據(jù)5)+0.75(數(shù)據(jù)6)偶數(shù)行G色數(shù)據(jù)為0.00(數(shù)據(jù)2)+1.00(數(shù)據(jù)3)0.50(數(shù)據(jù)4)+0.50(數(shù)據(jù)5)0.75(數(shù)據(jù)5)+0.25(數(shù)據(jù)6)也就是，將第2方法說明的各計數(shù)，設(shè)定為0.00、0.25、0.50、0.75、1.00等5個值的任何一個近值。上述4個計數(shù)與第2方法的比較結(jié)果，雖畫像的再現(xiàn)性略有下降，唯因計算容易，可使像素數(shù)調(diào)整電路5得為較小規(guī)模。
再次，就進(jìn)行上述動作的像素數(shù)調(diào)整電路5的具體例予以說明如下圖4為表示本發(fā)明像素數(shù)調(diào)整電路5一例的方塊圖，是由，閂鎖電路(1atch circuit)51，乘算器52、53，加算器54，系數(shù)選擇器55、56，選擇器57，時序控制器58，系數(shù)計算器59等構(gòu)成。
閂鎖電路51是于輸入QVGA的數(shù)字影像數(shù)據(jù)及數(shù)據(jù)時鐘，且于數(shù)據(jù)時鐘由「H」切換為「L」時，閂鎖該時影像數(shù)據(jù)1像素者。將閂鎖于閂鎖電路51的影像數(shù)據(jù)輸入乘算器52，亦將影像數(shù)據(jù)直接輸入乘算器53。由乘算器52、53對各數(shù)據(jù)乘以預(yù)定系數(shù)后輸出。而于加算器54算出由乘算器52及53輸出值的兩數(shù)據(jù)「和數(shù)」輸于內(nèi)存6。因于系數(shù)選擇器55、56，具有收容分別對應(yīng)于奇數(shù)行及偶數(shù)行系數(shù)的數(shù)據(jù)表，將預(yù)定系數(shù)予以選擇后予以輸出。而由選擇器57選擇系數(shù)選擇器55或56任何一方輸出再予以輸出。時序控制器58系輸出預(yù)定時序的寫入控制信號WE，及水平同步信號HS，垂直同步信號VS者。寫入控制信號WE輸于內(nèi)存6，由內(nèi)存6對應(yīng)于該信號進(jìn)行數(shù)據(jù)寫入動作。又因于系數(shù)選擇器55、56已輸入寫入控制信號WE，在寫入控制信號由「H」變?yōu)椤窵」時，由系數(shù)選擇器55、56將輸出切換為次一個值。又因于系數(shù)選擇器55、56亦輸有水平同步信號HS，由此，可復(fù)位于輸出第1個系數(shù)的狀態(tài)。而于選擇器57輸入水平同步信號HS，可對應(yīng)于信號的輸入，將系數(shù)選擇器55或56予以切換。系數(shù)計算器59、是將該選擇器選擇的系數(shù)輸于乘算器53者。
其次，就像素數(shù)調(diào)整電路5的動作予以說明如后圖5為說明B色像素數(shù)調(diào)整電路動作的時序表。由上依序表示輸入數(shù)據(jù)，數(shù)據(jù)時鐘，奇數(shù)行寫入控制信號WE(ODD)，偶數(shù)行控制信號WE(EVEN)。如圖1所示，該像素數(shù)調(diào)整電路5是分別配置于RGB各色。僅以對應(yīng)B色的像素數(shù)調(diào)整電路5為代表予以說明之。于B色時，分別于奇數(shù)行系數(shù)選擇器55保存(1，1/3，2/3)，而于偶數(shù)行系數(shù)選擇器56即保存(1/6，1/2，5/6)等各3個數(shù)據(jù)，且對應(yīng)于寫入控制信號WE依序切換輸出(如依上述第3的數(shù)據(jù)作成方法，系數(shù)將為上述5個數(shù)值其中之任一者)。
首先，說明奇數(shù)行的動作。于初期狀態(tài)下，系數(shù)選擇器55、56是由水平同步信號HS予依設(shè)定，分別輸出第1個計數(shù)。即由系數(shù)選擇器55選擇系數(shù)「1」，而由偶數(shù)行系數(shù)選擇器56選擇系數(shù)「1/6」。且于選擇器57，由垂直同步信號VS予以復(fù)位后，選擇奇數(shù)行系數(shù)選擇器55。于時序(1)使時鐘由「L」切換為「H」，同時輸入數(shù)據(jù)1。而于時鐘由「H」切換為「L」的時序時，即以閂鎖電路51將數(shù)據(jù)1予以閂鎖。且將閂鎖的數(shù)據(jù)1輸于乘算器52，乘以系數(shù)「1」后予以輸出。其次，在時序(2)，同步于時鐘為「H」時，輸入數(shù)據(jù)2，使寫入控制信號WE為「H」。為由系數(shù)計算器59輸出1-1＝0，可由乘算器53不管數(shù)據(jù)2的數(shù)值，而輸出0數(shù)據(jù)，由加算器54將乘算器52、53的輸出予以加算后，將第1個數(shù)據(jù)(＝數(shù)據(jù)1)寫入于內(nèi)存6。
又于時鐘切換為「L」時，將數(shù)據(jù)2閂鎖于閂鎖電路51，若時鐘同步于寫入控制信號WE變換為「L」時，使系數(shù)選擇器55、56的系數(shù)切換，由系數(shù)選擇器55輸出系數(shù)「1/3」。因而于系數(shù)計算器59輸出「2/3」。于時序(3)輸入數(shù)據(jù)3，而于寫入控制信號WE切換為「H」時，系將閂鎖于閂鎖電路51的數(shù)據(jù)2，于乘算器52乘以系數(shù)「1/3」，亦于數(shù)據(jù)3由乘算器53乘上系數(shù)「2/3」送于加算器54加算。該值即以第2個數(shù)據(jù)寫入內(nèi)存6。且于寫入控制信號WE為「L」時，將乘算器52、53予以切換，由系數(shù)選擇器55輸出系數(shù)「2/3」。之后，由時鐘切換為「L」，以閂鎖數(shù)據(jù)3。在時序(4)時乘算器及加算器雖動作，唯因?qū)懭肟刂菩盘朩E為「L」，于內(nèi)存6未能寫入時，時鐘再切換為「L」，即由閂鎖電路51將數(shù)據(jù)4予以閂鎖。而于時序(5)，時鐘及寫入控制信號WE為「H」時，即于閂鎖的數(shù)據(jù)4乘上系數(shù)「2/3」，亦于輸入的數(shù)據(jù)5乘以系數(shù)「1/3」后，將該加算值寫入內(nèi)存6。
重復(fù)上述動作完成1行后，由水平同步信號HS的輸入導(dǎo)至次行。
偶數(shù)行的動作如下由水平同步信號HS切換為選擇器57選擇偶數(shù)行的系數(shù)選擇器56。由水平同步信號HS使系數(shù)選擇器55、56復(fù)位，且由系數(shù)選擇器56選擇系數(shù)「1/6」予以輸出。
時序(1)時，輸入數(shù)據(jù)1，且于時序(1’)將數(shù)據(jù)1閂鎖。在時序(2)輸入數(shù)據(jù)2，將寫入控制信號WE為「H」。于閂鎖的數(shù)據(jù)1乘上系數(shù)「1/6」，亦于數(shù)據(jù)2乘算系數(shù)「5/6」，加算后寫入內(nèi)存6。復(fù)于時序(2’)閂鎖數(shù)據(jù)2，切換系數(shù)選擇器55、56，由系數(shù)選擇器56輸出系數(shù)「1/2」。雖于時序(3)輸入數(shù)據(jù)3，因?qū)懭肟刂菩盘朩E為「L」，故無法進(jìn)行內(nèi)存6的寫入。再于時序(3’)閂鎖數(shù)據(jù)3。
在時序(4)輸入數(shù)據(jù)4，寫入控制信號WE為「H」。于被閂鎖的數(shù)據(jù)3乘上系數(shù)「1/2」，亦于輸入的數(shù)據(jù)4乘系數(shù)「1/2」，加算后寫入內(nèi)存6。時序(4’)時閂鎖數(shù)據(jù)4，由于系數(shù)選擇器55、56切換，由系數(shù)選擇器56輸出系數(shù)「5/6」。時序(5)輸入數(shù)據(jù)5，時序(5’)時予以閂鎖。而于時序(6)輸入數(shù)據(jù)6，寫入控制信號WE為「H」。故于被閂鎖的數(shù)據(jù)5乘系數(shù)「5/6」，輸入的數(shù)據(jù)6乘系數(shù)「1/6」加算后寫入于內(nèi)存6。
以下重復(fù)同樣動作，于水平同步信號HS輸入時，復(fù)為奇數(shù)行動作。
以上說明系就削減像素數(shù)為3/5的動作。該削減數(shù)系對影像信號的320個像素數(shù)，而于顯示器的像素數(shù)為186個來說，變換比的3/5并不為正確數(shù)值。當(dāng)然應(yīng)以186/320的正確像素數(shù)變換比進(jìn)行變換，較能作出高再現(xiàn)性顯示。唯因變換比的分母愈大，愈使像素數(shù)變換電路的電路規(guī)模增大。因而于本實施形態(tài)中，是以顯示「圓」的影像數(shù)據(jù)在本實施形態(tài)的顯示裝置顯示時，由該「圓」的變換可變換為何種程度的橢圓，也就是以所謂的「真圓率」為決定變換比的基準(zhǔn)。如以本實施形態(tài)的變換比3/5，即可獲得真圓率99％以上。也就是說，圓的變形為縱橫比1％以下。若須使用其它變換比時，該像素數(shù)的變換率應(yīng)以「真圓率97％」以上，歪斜度為±3％以下，且應(yīng)設(shè)定為小分母的單純比率為宜。
上述是以影像數(shù)據(jù)為QVGA，顯示器9的抽樣時鐘為11.04MHz，即是以NTSC規(guī)格為前題予以說明，因此將變換率設(shè)定于3/5。如顯示器為PAL時，該抽樣時鐘應(yīng)為10.97MHz，如須將該影像數(shù)據(jù)顯示于上述顯示器9時，可將輸入影像數(shù)據(jù)的像素數(shù)削減為8/13，即可依上述同樣的思考方法，算出加權(quán)系數(shù)予以實施。又于輸入影像數(shù)據(jù)為27MHz的ITUR601規(guī)格，該顯示器為NTSC規(guī)格時，可將像素數(shù)削減為6/11。此時，可將系數(shù)以上述同樣方式處理即可容易導(dǎo)出。因于任何一種變換比，皆是考慮其真圓率予以設(shè)定者。像素數(shù)調(diào)整電路5是以形成控制顯示器的半導(dǎo)體芯片為多，而該顯示器及輸入影像數(shù)據(jù)的規(guī)格，亦得以預(yù)先設(shè)定。因此，可于像素數(shù)調(diào)整電路5內(nèi)部，將對應(yīng)于預(yù)定規(guī)格的全部型樣系數(shù)表予以多個配置，作成可由外部信號切換系數(shù)表的半導(dǎo)體芯片構(gòu)造，即可使用同一半導(dǎo)體芯片對應(yīng)于連接的顯示器9及輸入數(shù)據(jù)的各種制品，即較分別以制品作成像素數(shù)調(diào)整電路5，可降低成本。
當(dāng)然地，不限定顯示器9為三角形排列，該顯示器為條狀排列時，亦可應(yīng)用本發(fā)明于顯示畫像數(shù)據(jù)的像素數(shù)與顯示器像素數(shù)不同時。唯于條狀排列時，得僅將上述奇數(shù)行動作于全部行上重復(fù)實施即可。若該顯示畫像數(shù)據(jù)的像素數(shù)與顯示器像素數(shù)相同，將條狀排列的畫像數(shù)據(jù)顯示于三角系排列的顯示器時，若該偶數(shù)行的顯示數(shù)據(jù)與奇數(shù)行錯開1.5個像素即可利用本發(fā)明。
由于乘算器52、53，加算器54的動作時間，輸出將有一定量的遲延。由該遲延造成寫入數(shù)據(jù)的不安定時，可將寫入控制信號WE的上升時序?qū)?yīng)于該遲延量予以遲延即可。無須另行考慮。
其次，就內(nèi)存6說明如下內(nèi)存6可具有收容1行分?jǐn)?shù)據(jù)的全部容量，唯因電路規(guī)模必將擴大。因此，于本實施形態(tài)的內(nèi)存6，僅具可保存8位影像數(shù)據(jù)10個像素的容量。該內(nèi)存6可為行內(nèi)存，或10段正反器。內(nèi)存6是將像素數(shù)調(diào)整電路5輸出的畫像數(shù)據(jù)依序予依保存者。且是于保存有5個像素數(shù)據(jù)時，對顯示器9開始輸出。向顯示器9完成輸出的內(nèi)存6的地址，因無須保持上述數(shù)據(jù)，因而，于保存10像素后，得以隨時依序填補。削減QVGA影像數(shù)據(jù)的像素數(shù)為3/5予以寫入內(nèi)存6時，該寫入周期為平均267ns。而對顯示器9的讀出周期為271ns。因此，每一像素的內(nèi)存6寫入較讀出快4ns。若顯示器的像素數(shù)為557像素(RGB各色186個像素)時，在進(jìn)行1行顯示中，有4ns×186像素＝744ns的先行寫入。該先行寫入期間的寫入內(nèi)存像素數(shù)為約3個像素，因此，于10個像素的內(nèi)存6中的第5像素開始讀出，將有5像素剩余，不致于使對內(nèi)存6的寫入地址追上讀出地址，而于未讀出數(shù)據(jù)上重疊新數(shù)據(jù)的現(xiàn)象發(fā)生。
內(nèi)存6的容量可設(shè)定為8個像素的容量，依上述考量，寫入數(shù)據(jù)的讀出可由第4個像素開始，即可完成動作。而且影像數(shù)據(jù)的規(guī)格，及顯示器9的規(guī)格亦可如上述，得以考慮多個式。若能配置10個像素的內(nèi)存，即可由上述數(shù)據(jù)規(guī)格及顯示器規(guī)格的組合型樣予以對應(yīng)。上述狀況是針對于內(nèi)存寫入速度快于對顯示器讀出速度時者。且于本實施形態(tài)，是將對內(nèi)存的寫入先行5個像素，相反地，于內(nèi)存的寫入系較對顯示器的讀出為慢時，亦可不改變電路構(gòu)成而予以對應(yīng).
當(dāng)然可將內(nèi)存6的容量增大，以增設(shè)對應(yīng)可能規(guī)格的組合型樣。唯增大內(nèi)存6的容量可使多電路規(guī)模加大，因此，以50個像素以下的容量較宜。且對應(yīng)于可思及的規(guī)格、組合成最小容量為其最宜原則。由此，依上述10個像素容量，可由動作確實性及電路規(guī)模兩方面被認(rèn)為適宜。
本實施形態(tài)的內(nèi)存6，除用于影像數(shù)據(jù)像素數(shù)不同于顯示器像素數(shù)時，亦可適用于像素數(shù)相等的時候。輸入影像數(shù)據(jù)與顯示器規(guī)格相同時，通常是使用相等的影像數(shù)據(jù)及顯示器顯示的時鐘，而該兩時鐘即不一定為同步。因此，輸入影像數(shù)據(jù)的變化點重疊于顯示器的抽樣時序時，無法作出正確的顯示。對此，可將影像數(shù)據(jù)暫時保存于該時鐘時序的內(nèi)存6中，再由顯示器的抽樣時序予以讀出后再顯示，即可不必使兩時鐘同步亦無虞于顯示的錯亂。
以上的敘述，是將影像數(shù)據(jù)以8位說明，唯不限于8位。
如以上說明，本發(fā)明在顯示器9以前，是以不變換數(shù)字影像信號為模擬直接處理數(shù)字信號，且是于顯示器9前變換DCP7輸出的電壓信號后，由放大器8予以放大。因此，可不需要具有雙極晶體管的ASP103，因而，得縮短電路設(shè)計期，同時，亦可增大由MOS晶體管構(gòu)成的數(shù)字電路構(gòu)成比率，以節(jié)減消耗電力。又，因是將具第1像素數(shù)的輸入數(shù)字影像數(shù)據(jù)于第1周期輸入后，將數(shù)字影像數(shù)據(jù)變換為與第1像素數(shù)不同的第2像素數(shù)，且是以第2周期顯示的顯示裝置，故對該影像數(shù)據(jù)鄰接的2個數(shù)據(jù)，是以第1及第2周期的的時序偏差進(jìn)行加權(quán)演算，因而具有作成新數(shù)據(jù)的像素數(shù)調(diào)整電路，因此，得以將影像數(shù)據(jù)的畫質(zhì)劣化抑制于最小。尤于較間撥影像數(shù)據(jù)予以顯示者在該顯示品質(zhì)上具有提升的功效。
又因于奇數(shù)行及偶數(shù)行上的加權(quán)系數(shù)不同、不管顯示裝置為三角系排列，亦可獲得高顯示品質(zhì)的實現(xiàn)。
又因是由預(yù)先設(shè)定的多個系數(shù)選擇其中之一，再以將輸入影像數(shù)據(jù)予以系數(shù)倍的第1乘算，及于輸入影像數(shù)據(jù)之前或之后的影像數(shù)據(jù)予以(1-系數(shù))倍的第2乘算，將該第1及第2的乘算結(jié)果，作成予以進(jìn)行加算的新影像數(shù)據(jù)即可容易實現(xiàn)該電路構(gòu)成。
又因是具有具由預(yù)先設(shè)定的多個系數(shù)選擇系數(shù)的系數(shù)選擇器，及將輸入影像數(shù)據(jù)予以系數(shù)倍的第1乘算器，及于輸入影像數(shù)據(jù)之前或之后的影像數(shù)據(jù)予以(1-系數(shù))倍的第2乘算器，及將第1及第2乘算結(jié)果予以加算的加算器構(gòu)成的像素數(shù)調(diào)整電路的顯示裝置的控制電路，通常是連接顯示裝置，即可予以實施。
權(quán)利要求
1.一種顯示裝置控制電路，是將第1周期輸入的具第1像素數(shù)的輸入數(shù)字影像數(shù)據(jù)，變換為以第2像素數(shù)在第2周期的輸出數(shù)字影像數(shù)據(jù)的顯示裝置控制電路中，具有記憶上述第1周期輸入的上述輸入數(shù)字影像數(shù)據(jù)的內(nèi)存，及由該內(nèi)存讀出第2周期的輸出數(shù)字影像數(shù)據(jù)的讀出電路，而于上述內(nèi)存具有上述輸出影像數(shù)據(jù)的50個像素以下的容量為內(nèi)存容量。
2.如權(quán)利要求1所述的顯示裝置控制電路，是于該內(nèi)存，由對應(yīng)于上述第1周期時序的寫入時鐘，對應(yīng)于第2周期之間撥寫入時鐘，進(jìn)行寫入作業(yè)，且由該內(nèi)存，于第2周期時，依序讀出于輸出影像數(shù)據(jù)。
3.如權(quán)利要求2所述的顯示裝置控制電路，是于上述內(nèi)存，無保存輸出數(shù)字影像數(shù)據(jù)的空區(qū)域時，可在舊數(shù)據(jù)上依序填入。
4.如權(quán)利要求3所述的顯示裝置控制電路，是于上述內(nèi)存，具有上述輸出影像數(shù)據(jù)的10個像素數(shù)據(jù)為保存容量，且是于保存5個像素數(shù)據(jù)時，開始將舊數(shù)據(jù)依序予依讀出。
5.如權(quán)利要求1所述的顯示裝置控制電路，其中上述內(nèi)存為正反器電路。
6.如權(quán)利要求1所述的顯示裝置控制電路，其中上述內(nèi)存為行記憶器。
7.一種顯示裝置控制電路，是將第1周期輸入的具第1像素數(shù)的輸入數(shù)字影像數(shù)據(jù)，變換為以第2像素數(shù)在第2周期的輸出數(shù)字影像數(shù)據(jù)的顯示裝置控制電路中，具有記憶上述第1周期輸入的上述輸入數(shù)字影像數(shù)據(jù)的內(nèi)存，及由該內(nèi)存讀出第2周期的輸出數(shù)字影像數(shù)據(jù)的讀出電路，而于上述內(nèi)存具有上述輸出影像數(shù)據(jù)的50個像素以下的容量為內(nèi)存容量。
8.如權(quán)利要求7所述的顯示裝置控制電路，是于該內(nèi)存，由對應(yīng)于上述第1周期時序的寫入時鐘，對應(yīng)于第2周期之間撥寫入時鐘，進(jìn)行寫入作業(yè)，且由該內(nèi)存，于第2周期時，依序讀出于輸出影像數(shù)據(jù)。
9.如權(quán)利要求8所述的顯示裝置控制電路，是于上述內(nèi)存，無保存輸出數(shù)字影像數(shù)據(jù)的空區(qū)域時，可在舊數(shù)據(jù)上依序填入。
10.如權(quán)利要求9所述的顯示裝置控制電路，是于上述內(nèi)存，其特征在于上述顯示裝置控制電路具有上述輸出影像數(shù)據(jù)的10個像素數(shù)據(jù)為保存容量，且是于保存5個像素數(shù)據(jù)時，開始將舊數(shù)據(jù)依序予依讀出。
11.如權(quán)利要求7所述的顯示裝置控制電路，其特征在于上述內(nèi)存為觸發(fā)器電路。
12.如權(quán)利要求7所述的顯示裝置控制電路，其特征在于上述內(nèi)存為行記憶器。
全文摘要
一種顯示裝置及其控制電路，是將DSP(2)所輸出的數(shù)據(jù)予依像素數(shù)調(diào)整后，暫時保存于內(nèi)存(6)。此時，對鄰接于影像數(shù)據(jù)的二個數(shù)據(jù)，對應(yīng)于數(shù)據(jù)的輸入及顯示器的抽樣周期的時序偏差進(jìn)行加權(quán)演算，作成新數(shù)據(jù)。因而，縱使影像數(shù)據(jù)與顯示器(9)的像素數(shù)不同，亦可抑制影像數(shù)據(jù)的畫質(zhì)劣化于最小限而顯示。
文檔編號G09G5/02GK1555043SQ2004100481
公開日2004年12月15日 申請日期2002年5月28日 優(yōu)先權(quán)日2001年5月29日
發(fā)明者松田誠司, 小林貢 申請人:三洋電機株式會社