專利名稱：能夠減少電磁干擾的液晶顯示驅動定標器的制作方法
技術領域：
本發(fā)明涉及一種液晶顯示器(LCD)，具體涉及一種能夠減小電磁干擾的LCD驅動定標器。
背景技術：
以高時鐘頻率工作的高速個人計算機(PCs)易受到電磁干擾(EMI)這個嚴重的問題的影響。諸如大尺寸的監(jiān)視器或LCD的顯示器件由于其高像素時鐘頻率，也具有與高速PC相同的問題。為此，對于減小EMI的方法，已經(jīng)展開了各種各樣的研究。
為了減小EMI，可以應用金屬屏蔽技術。或者，可以使用無源器件，例如多層印刷電路板、阻流圈或墊片。然而，通過反復的嘗試和失敗來減小EMI，因此增加材料和制造成本以及開發(fā)產(chǎn)品所消耗的時間是不可避免的。
同時，日益增多的注意力已經(jīng)集中在一種EMI減少方法擴頻調制方法。根據(jù)該擴頻調制方法，調制一個輸入時鐘的頻率，從而該時鐘頻率周期性地變化。
圖1A和1B分別是顯示在執(zhí)行用于減少EMI的頻率調制之前和之后的頻譜圖。
參考圖1A和1B，作為頻率調制的結果，時鐘的頻譜在寬頻帶的頻率上擴展，因此，時鐘的最大幅度減小。通常，擴頻時鐘發(fā)生器(SSCG)被用來擴頻調制，它是一種能夠周期性地改變輸入時鐘的頻率調制器。
有兩種不同類型的擴頻調制技術。一種方法是中心擴展技術，其中對時鐘信號的頻率進行調制，從而該時鐘信號的頻率在中心頻率的向上和向下方向上改變相同的數(shù)量，另一種方法是下擴展技術，其中根據(jù)一個比中心頻率低的頻率來調制時鐘信號的頻率，從而可以阻止該時鐘信號的頻率超過中心頻率。
圖2示出了一種中心擴展技術，通過該技術，可以通過頻率調制來提供三角形調制輪廓。有各種各樣的通過擴頻調制技術提供的調制輪廓，例如三角形調制輪廓、正弦調制輪廓以及所謂的“Hershey-kiss”調制輪廓。下面，將以三角形調制輪廓為例，參考圖2在下面段落中描述調制率和調制周期。
在圖2中，調制率表示被調制的輸出信號頻率的變化的寬度，該被調制的輸出信號是通過以擴頻調制方法對輸入時鐘信號的頻率進行調制而得到的，調制周期表示被調制的輸出信號頻率的變化周期。調制頻率是調制周期的倒數(shù)。
具有SXGA分辨率或更高分辨率的LCD監(jiān)視器也需要上述的使用擴頻時鐘發(fā)生器的擴頻調制技術，因為具有高分辨率的LCD監(jiān)視器使用大約100MHz的高頻率系統(tǒng)時鐘，這意味著LCD監(jiān)視器的用戶容易暴露在如此高頻率電平的強電磁波下。
總體而言，擴頻調制技術已經(jīng)被應用到LCD，在該擴頻調制技術中通過使用擴頻時鐘發(fā)生器來對輸入到定標器的輸入系統(tǒng)時鐘的頻譜進行擴展。下面，將在多種使用擴頻時鐘發(fā)生器的常規(guī)擴頻調制方法中，簡要地描述在使用鎖相環(huán)路(PLL)之前和之后使用擴頻時鐘發(fā)生器的兩種擴頻調制方法。
在常規(guī)的、在PLL之前使用擴頻時鐘發(fā)生器的擴頻調制方法中，在輸入高頻系統(tǒng)時鐘上通過執(zhí)行擴頻而獲得的時鐘信號的頻率在由PLL處理之前被分頻，并且然后在PLL中產(chǎn)生定標器像素時鐘信號。
這里，擴頻時鐘發(fā)生器從液晶振蕩器接收系統(tǒng)時鐘，通過輸入管腳來接收控制調制率所需的信息，并且根據(jù)固定在大約30-50KHz的調制頻率來執(zhí)行系統(tǒng)時鐘的擴頻。
另一方面，在另一種常規(guī)的、在PLL之后使用擴頻時鐘發(fā)生器的擴頻調制方法中，高頻系統(tǒng)時鐘的頻率被分頻，并且分頻的結果被輸入PLL。然后，通過對從PLL輸出的信號進行擴頻調制來產(chǎn)生定標器像素時鐘信號。
通過伽馬校正電路，將與定標器像素時鐘同步的像素數(shù)據(jù)輸出提供到LCD源驅動器，從而可以在LCD板上顯示屏幕。
然而，由于上述的常規(guī)擴頻調制方法使用擴頻時鐘發(fā)生器中的PLL，并且在定標器中包括一個PLL，所以很可能發(fā)生兩個PLL之間的頻率的失配。換句話說，由于定標器輸出時鐘和像素驅動時鐘之間的頻率的失配，定標器輸出時鐘不能驅動像素。這個問題可以通過增加分頻率來解決，從而減小了兩個PLL之間的相位差，但是高分頻率會導致下述的另一個問題。
假設擴頻調制的時鐘信號的調制率是A，并且分頻率為1000。然后，作為在PLL中對擴頻調制的時鐘處理之前對其進行分頻的結果，將被輸入到PLL的時鐘信號的調制率被減小為A/1000，這意味著較弱的擴頻效果。
在現(xiàn)有技術中使用的擴頻時鐘發(fā)生器已經(jīng)被許多公司制造，包括PulseCore公司，ICS公司，以及Cypress半導體公司。在這樣的擴頻時鐘發(fā)生器中，通過輸入時鐘頻率來預先確定調制頻率，并且通過IC管腳設置，使得只有調制率可以在輸入時鐘頻率的幾個百分比內被調整。因此，不可能將調制頻率設置為與視頻信號的輸入水平同步信號HSYNC的頻率相同，或設置為大于視頻信號的輸入水平同步信號HSYNC的頻率的預定倍數(shù)。因此，在這樣的結構中不能夠將輸入水平同步信號HSYNC的頻率與調制頻率匹配。此外，由于像素數(shù)據(jù)在不同時刻及時地被發(fā)送到LCD板的垂直行，所以LCD板的水平行具有對應的不同的亮度。
在常規(guī)方法中，由于擴頻時鐘發(fā)生器被外部的提供給定標器，因此在定標器中不能對時鐘信號執(zhí)行擴頻調制技術。為了解決這個問題，可以緊隨在包含在定標器中的PLL之后提供擴頻時鐘發(fā)生器，從而可以擴展在PLL中處理的時鐘的頻譜。然而，在這樣的情況下，仍不能解決兩個PLL之間的頻率失配、較弱的擴頻效果以及LCD板的行之間的亮度差的問題。
另外，在常規(guī)方法中，由于將擴頻時鐘發(fā)生器外部的提供給定標器，所以該定標器需要用于擴頻時鐘發(fā)生器的附加輸入/輸出管腳，這就導致芯片尺寸的增大。

發(fā)明內容
本發(fā)明提供了一種用于驅動液晶顯示器(LCD)的定標器，其能夠減小芯片的大小、提供更好的擴頻效果、穩(wěn)定LCD的行之間的亮度、并且通過產(chǎn)生具有由其中的鎖相環(huán)路(PLL)擴展的頻譜的定標器像素時鐘來減小EMI。
根據(jù)本發(fā)明的一個實施例，提供一種LCD驅動定標器，包括寄存器控制器、模數(shù)轉換器、幀頻控制器、像素數(shù)據(jù)定標器、多路復用器、預分頻器以及擴頻PLL。
所述寄存器控制器將預定的控制信息存儲在寄存器中，并且執(zhí)行總體控制操作。
所述模數(shù)轉換器通過轉換輸入到其中的模擬像素數(shù)據(jù)來產(chǎn)生與輸入像素時鐘信號同步的數(shù)字像素數(shù)據(jù)，并且輸出水平同步信號、垂直同步信號、以及響應水平同步信號和垂直同步信號所產(chǎn)生的輸入像素時鐘信號。
所述幀頻控制器將幀頻調整得與液晶顯示(LCD)板一致，并且輸出數(shù)字像素數(shù)據(jù)、水平同步信號和垂直同步信號；所述像素數(shù)據(jù)定標器響應于數(shù)字像素數(shù)據(jù)、水平同步信號和垂直同步信號而產(chǎn)生定標器輸出像素數(shù)據(jù)，并且輸出具有所述調整的幀頻的水平同步信號和垂直同步信號，所述輸出像素數(shù)據(jù)具有通過將數(shù)字像素數(shù)據(jù)定標成與定標器像素時鐘信號同步的調整的幀頻，所述定標器像素時鐘信號與LCD板一致。
所述多路復用器選擇性地輸出系統(tǒng)時鐘信號和輸入像素時鐘信號。
所述預分頻器分頻多路復用器的輸出信號的頻率，并且輸出預分頻信號。
所述擴頻PLL產(chǎn)生與表示所述預分頻器信號和主分頻器信號之間的相位差的信號相對應的定標器像素時鐘信號、具有調整的幀頻的水平同步信號、以及多個不同相位的振蕩信號，并且通過分頻振蕩信號的頻率來產(chǎn)生主分頻器信號，所述振蕩信號響應于解碼信號而被順序地選擇。
最好是，所述擴頻PLL包括相頻檢測器、電荷泵、環(huán)路濾波器、多相壓控振蕩器、擴頻處理器以及主分頻器。
所述相頻檢測器檢測預分頻器信號和主分頻器信號之間的相位差，并且輸出該相位差信號。
所述電荷泵響應相位差信號而提供電流。
所述環(huán)路濾波器響應從電荷泵提供的電流而輸出電壓電平。
所述多相壓控振蕩器響應從環(huán)路濾波器輸出的電壓電平而振蕩，并輸出定標器像素時鐘信號和多個不同相位的振蕩信號。
所述擴頻處理器當具有調整的幀頻的水平同步信號被激發(fā)時，對參考像素時鐘信號的時鐘周期進行計數(shù)，并且響應解碼信號而順序輸出多個振蕩信號，所述解碼信號每幾個參考像素時鐘信號而增加或減小。
所述主分頻器通過分頻所述多個振蕩信號的頻率而產(chǎn)生主分頻器信號。
最好是，所述擴頻處理器包括計數(shù)器、解碼器、以及多個開關。
所述計數(shù)器當具有調整的幀頻的水平同步信號被激發(fā)時被復位，對參考像素時鐘信號達到第二邏輯電平的次數(shù)進行計數(shù)，并且輸出解碼信號，所述解碼信號每預定次數(shù)的所述參考像素時鐘信號達到所述第二邏輯電平時遞增或遞減。
所述解碼器輸出多個開關信號，所述多個開關信號響應于解碼信號，將它們的相位從第一邏輯狀態(tài)轉換為第二邏輯狀態(tài)。
多個開關響應于它們對應的開關信號而被接通，從而選擇性地輸出一個對應于接通的開關的振蕩信號。
最好是，所述解碼信號根據(jù)預定的控制信號而改變，并且按照解碼信號的變化來確定擴頻調制過程中的調制率和調制頻率。
最好是，所述具有調整的幀頻的水平同步信號被輸入到所述計數(shù)器，從而水平同步信號可以被調制得與擴頻調制過程中的調制頻率一致。
最好是，當所述系統(tǒng)時鐘信號通過頻率調制而被轉換成預分頻器信號時，得到擴頻效果。
最好是，當所述輸入像素時鐘信號通過頻率調制而被轉換成預分頻器信號時，得到擴頻效果。


通過參考附圖來詳細描述本發(fā)明的示例性實施例，本發(fā)明的上述特征和優(yōu)點將變得更加明顯，其中圖1A和1B示出了在為了減小電磁干擾(EMI)而執(zhí)行頻率調制之前和之后的頻譜圖；圖2示出了根據(jù)中心擴展方法的具有三角形調制輪廓的頻率調制的圖，所述中心擴展方法是擴頻調制方法的一個示例；圖3是根據(jù)本發(fā)明優(yōu)選例的用于驅動液晶顯示器(LCD)的定標器的方框圖；圖4是根據(jù)本發(fā)明優(yōu)選例的LCD驅動定標器的擴頻鎖相環(huán)路(PLL)的方框圖；圖5是根據(jù)本發(fā)明優(yōu)選例的LCD驅動定標器的擴頻PLL中包含的擴頻處理器的方框圖；圖6A和6B是描述當調制率較低時，根據(jù)本發(fā)明優(yōu)選例的LCD驅動定標器的擴頻PLL中包含的擴頻處理器的操作圖；和圖7A和7B是描述當調制率較高時，根據(jù)本發(fā)明優(yōu)選例的LCD驅動定標器的擴頻PLL中包含的擴頻處理器的操作圖。
具體實施例方式
下面，將參考附圖更詳細地描述本發(fā)明，附圖中示出了本發(fā)明的優(yōu)選實施例。在附圖中，相同的參考標記表示相同的元件。
圖3是根據(jù)本發(fā)明優(yōu)選例的、用于驅動液晶顯示器(LCD)的定標器的方框圖。參考圖3，定標器包括寄存器控制器310、模數(shù)(AD)轉換器320、幀頻控制器330、像素數(shù)據(jù)定標器340、多路復用器350、預分頻器360和擴頻鎖相環(huán)路(PLL)370。
寄存器控制器310將預定的控制信息存儲在一個寄存器中，并且執(zhí)行總體的控制操作。這里，在寄存器中存儲的預定控制信息包括擴頻PLL 370的預分頻器360和主分頻器376(請參考圖4)的分頻率(division rate)、調制頻率和擴頻的調制頻率、控制幀頻來與相關的LCD板相一致所需要的信息、以及寄存器控制器310執(zhí)行總體控制操作所需要的其他信息。
AD轉換器320將向其輸入的模擬像素數(shù)據(jù)PDI轉換成與輸入像素時鐘信號ADCCK同步的數(shù)字像素數(shù)據(jù)，并且輸出一個水平同步信號HSYNC、一個垂直同步信號VSYNC以及一個響應于水平同步信號HSYNC和垂直同步信號VSYNC而產(chǎn)生的輸入像素時鐘信號ADCCK。換句話說，AD轉換器320將輸入模擬像素數(shù)據(jù)PDI轉換成與輸入像素時鐘信號ADCCK同步的數(shù)字像素數(shù)據(jù)，并將其輸出。這里，輸入像素時鐘信號ADCCK是一種具有與輸入像素數(shù)據(jù)PDI的傳輸頻率相同頻率的信號，并且是由包含在AD轉換器320中的PLL響應于輸入到AD轉換器320的水平同步信號HSYNC和垂直同步信號VSYNC而產(chǎn)生的。
幀頻控制器330通過將幀頻調整到與LCD板一致，來輸出數(shù)字像素數(shù)據(jù)、水平同步信號HSYNC以及垂直同步信號VSYNC。至于幀頻調整，如果輸入像素數(shù)據(jù)PDI具有與輸出到LCD板的像素數(shù)據(jù)PDO的信號系統(tǒng)(如SXGA)不相同的信號系統(tǒng)(如XGA)，則從輸入像素數(shù)據(jù)PDI刪除一些幀或將一些幀增加到輸入像素數(shù)據(jù)PDI，來使輸入像素數(shù)據(jù)PDI具有與LCD板的信號系統(tǒng)相適合的信號系統(tǒng)。
響應具有調整的幀頻的數(shù)字像素數(shù)據(jù)、水平同步信號HSYNC和垂直同步信號VSYNC，像素數(shù)據(jù)定標器340輸出像素數(shù)據(jù)PDO，該像素數(shù)據(jù)PDO是通過將所述數(shù)字像素數(shù)據(jù)定標為與對應于LCD板的定標器像素時鐘信號SPCK同步而獲得的，而且所述像素數(shù)據(jù)定標器輸出每個具有調整的幀頻的水平和垂直同步信號HSYNC和VSYNC。在對數(shù)字像素數(shù)據(jù)定標的過程中，通過將像素插入數(shù)字像素數(shù)據(jù)來產(chǎn)生新的數(shù)據(jù)，從而當數(shù)字像素數(shù)據(jù)(例如，1280*1024SXGA)具有比輸出到LCD板的像素數(shù)據(jù)PDO(例如，1400*1050SXGA)少的像素數(shù)量時，所述新產(chǎn)生的數(shù)據(jù)可以具有與輸出到LCD板的像素數(shù)據(jù)PDO同樣多的像素。如果輸出到LCD板的像素數(shù)據(jù)PDO具有比數(shù)字像素數(shù)據(jù)的數(shù)量少的像素時，在定標所述數(shù)字像素數(shù)據(jù)的過程中也可以刪除數(shù)字像素數(shù)據(jù)的一些像素。
通過伽馬(gamma)校正電路，將從像素數(shù)據(jù)定標器340輸出的、與定標器像素時鐘SPCK同步的像素數(shù)據(jù)PDO提供給LCD源驅動器，從而，可以在LCD板上顯示圖形圖像。
多路復用器350選擇性地輸出系統(tǒng)時鐘信號SYSCK和輸入的像素時鐘信號ADCCK。
預分頻器360對多路復用器350的輸出信號的頻率進行分頻，并且因此輸出預分頻器信號PINCK。
擴頻PLL 370產(chǎn)生與表示預分頻器信號PINCK和主分頻器信號MOCK之間的相位差的信號相對應的定標器像素時鐘信號SPCK、具有調整的幀頻的水平同步信號HSYNC、以及多個具有不同相位的振蕩信號CK0到CK6，并且響應解碼信號對振蕩信號CK0到CK6的每一個的頻率順序地分頻，從而產(chǎn)生主分頻器信號MOCK(下面將參考圖4來討論)。
根據(jù)本發(fā)明的LCD驅動定標器可以以兩種不同的模式工作，即，幀頻控制(FRC)模式和幀同步模式。
在FRC模式中，在輸入像素數(shù)據(jù)PDI的信號系統(tǒng)(如，XGA)被調整得與輸出到LCD板的像素數(shù)據(jù)PDO的信號系統(tǒng)(如，SXGA)相同并且輸出到LCD板的信號的幀頻與輸入信號的幀頻同步的情況下，多路復用器350輸出系統(tǒng)時鐘信號SYSCK。
圖4是擴頻PLL 370的方框圖。參考圖4，擴頻PLL 370包括相頻檢測器371、電荷泵372、環(huán)路濾波器373、多相壓控振蕩器374、擴頻處理器375以及主分頻器376。
相頻檢測器371檢測預分頻器信號PINCK與主分頻器信號MOCK之間的相位差，并且輸出該相位差信號作為檢測的結果。
電荷泵372響應所述相位差信號，將電流提供給環(huán)路濾波器373。
環(huán)路濾波器373輸出對應于從電荷泵372提供的電流量的電平的電壓。
多相壓控振蕩器374響應從環(huán)路濾波器373輸出的電壓而振蕩，并輸出定標器像素時鐘信號SPCK和具有不同相位的振蕩信號CK0到CK6。這里，振蕩信號的數(shù)量可以隨著用戶制定的芯片設計來變化。
當具有調整的幀頻的水平同步信號HSYNC被激發(fā)時，擴頻處理器375對參考像素時鐘信號PCKREF的時鐘周期進行計數(shù)，并且響應解碼信號，順序地輸出振蕩信號CK0到CK6，所述解碼信號每幾個參考像素時鐘信號周期增加1。
主分頻器376通過分頻已選擇的振蕩信號SSCK的頻率來產(chǎn)生主分頻器信號MOCK。這里，根據(jù)本發(fā)明的、由LCD驅動定標器執(zhí)行的擴頻很少受到預分頻器360和主分頻器376的分頻率的影響，并且因此能夠自由地調整預分頻器360和主分頻器376的分頻率。
圖5是包含在擴頻PLL 370中的擴頻處理器375的方框圖。參考圖5，擴頻處理器375包括計數(shù)器3751、解碼器3753以及多個開關3755。
當具有調整的幀頻的水平同步信號HSYNC被激發(fā)時，即當水平同步信號HSYNC的狀態(tài)從第一邏輯狀態(tài)(即邏輯低狀態(tài))轉換到第二邏輯狀態(tài)(即邏輯高狀態(tài))時，計數(shù)器3751復位，對參考像素時鐘信號PCKREF達到第二邏輯電平，即邏輯高電平的次數(shù)進行計數(shù)，并且輸出解碼信號，該解碼信號每幾次當參考像素時鐘信號PCKREF達到邏輯高電平時增加1。
解碼器3753輸出多個開關信號C0到C6，所述多個開關信號響應所述解碼信號將它們的相位順序地從第一邏輯狀態(tài)轉換到第二邏輯狀態(tài)。這里，開關信號C0到C6的數(shù)量與具有不同相位的振蕩信號CK0到CK6的數(shù)量相同，并且響應所述解碼信號，順序地輸出開關信號C0到C6。此外，第一邏輯狀態(tài)和第二邏輯狀態(tài)分別表示邏輯低狀態(tài)和邏輯高狀態(tài)。
開關3755響應它們對應的開關信號而接通。當開關3755中的一個接通時，選擇性地輸出對應于接通的開關的振蕩信號。這里，開關3755的數(shù)量與具有不同相位的振蕩信號CK0到CK6的數(shù)量相同，并且振蕩信號CK0到CK6響應它們對應的開關信號而被選擇性地輸出。
因此，根據(jù)預定控制信息來改變解碼信號，并且根據(jù)解碼信號的變化來確定擴頻調制過程中的調制率和調制頻率。換句話說，每幾個當定標器像素時鐘信號SPCK達到第二邏輯電平，即邏輯高電平的周期，解碼信號增加1。解碼信號的增加率確定擴頻調制過程中的調制率和調制頻率。
在幀頻控制(FRC)模式中，當通過使用預分頻器360和主分頻器376調制系統(tǒng)時鐘信號SYSCK的頻率來獲得預分頻器信號PINCK時，擴展系統(tǒng)時鐘信號SYSCK的頻譜。假設預分頻器360和主分頻器376的分頻率P和M分別足夠高能夠精確獲得LCD板所需要的定標器像素時鐘信號SPCK，并且例如為1000，則滿足下列等式P=f(SYSCK)f(PINCK)=1000---(1)]]>M=f(SPCK)f(PINCK)]]>在等式(1)中，f(x)表示信號x的頻率。換句話說，當系統(tǒng)時鐘信號SYSCK具有30MHz的頻率時，預分頻器信號PINCK具有30KHz的頻率，并且通過多相壓控振蕩器374和擴頻處理器375，產(chǎn)生定標器像素時鐘信號SPCK，該信號SPCK是通過頻率調制對系統(tǒng)時鐘信號SYSCK的頻譜進行擴展的結果。
在幀同步模式中，當獲得預分頻器信號PINCK時，通過調制輸入像素時鐘信號ADCCK的頻率來擴展輸入像素時鐘信號ADCCK的頻譜。例如，通過將預分頻器信號PINCK與主分頻器信號MOCK同步，并且對輸入像素時鐘信號ADCCK進行計數(shù)來設定預分頻器360的分頻率P，從而，預分頻器信號PINCK的頻率可以等于輸出到LCD板的水平同步信號HSYNC的頻率。此外，通過將預分頻器信號PINCK的頻率或輸出到LCD板的水平同步信號HSYNC的頻率與LCD板的一個水平行上包含的像素數(shù)量相乘，來確定滿足下列等式(2)的定標器像素時鐘信號SPCK的頻率。
P=HIPV---(2)]]>M＝HOP在等式(2)中，HIP表示在LCD板的一個水平行上包含的像素數(shù)量，并且HIP對應于輸入像素數(shù)據(jù)PDI，V表示LCD板的垂直行的數(shù)量，以及HOP表示LCD板的水平行的數(shù)量。
因此，擴頻PLL 370的擴頻處理器375從像素數(shù)據(jù)定標器340接收輸出到LCD板的水平同步信號HSYNC，并且因此能夠將擴頻調制過程中的調制頻率調整得與輸出到LCD板的水平同步信號HSYNC的頻率相同。
因此，能夠防止亮度在LCD板的水平行間瞬間變化，并且能夠獲得沒有任何失真的穩(wěn)定的顯示屏幕。另外，通過解決現(xiàn)有技術的問題，例如兩個PLL之間的頻率失配以及由高分頻率引起的低質量的擴頻效果，能夠提供高性能的擴頻效果。
在下面的段落中將更詳細地描述根據(jù)本發(fā)明的LCD驅動定標器的操作。
圖6A和6B是描述當調制率較低時，根據(jù)本發(fā)明的LCD驅動定標器的擴頻PLL 370中包含的擴頻處理器375的操作圖。
圖7A和7B是描述當調制率較高時，根據(jù)本發(fā)明的LCD驅動定標器的擴頻PLL 370中包含的擴頻處理器375的操作圖。
參考圖6A和7A，參考像素時鐘信號PCKREF與輸出到LCD板的水平同步信號HSYNC同步，并且參考像素時鐘信號PCKREF按照水平同步信號HSYNC的周期來連續(xù)振蕩。計數(shù)器3751對在水平同步信號HSYNC的一個周期內參考像素時鐘信號PCKREF達到第二邏輯電平，即邏輯高電平的次數(shù)進行計數(shù)。如圖6A和7A所示，假定在水平同步信號HSYNC的一個周期內，參考像素時鐘信號PCKREF達到第二邏輯電平，即邏輯高電平，的次數(shù)是14次。
當水平同步信號HSYNC被激發(fā)時，即當水平同步信號HSYNC的狀態(tài)從第一邏輯狀態(tài)，即邏輯低狀態(tài)轉換到第二邏輯狀態(tài)，即邏輯高狀態(tài)時，計數(shù)器3751被復位到“0”，并且重新開始對參考像素時鐘信號PCKREF達到第二邏輯電平，即邏輯高電平的次數(shù)進行計數(shù)，并且輸出解碼信號，該解碼信號每預定次數(shù)的當參考像素時鐘信號PCKREF達到第二邏輯電平時增加1。這里，預定數(shù)量存儲在寄存器控制器310中作為預定控制信息，并且在圖6A和7A中分別被設定為“1”和“2”。
因此，解碼器3753輸出多個開關信號C0到C6，所述開關信號響應于解碼信號而順序地將它們的相位從第一邏輯狀態(tài)，即邏輯低狀態(tài)轉換成第二邏輯狀態(tài)，即邏輯高狀態(tài)。
之后，開關3755響應它們所對應的開關信號而接通。當接通開關3755中的一個時，對應于接通的開關的振蕩信號被選擇性地輸出到主分頻器376。如上所述，振蕩信號CK0到CK6具有不同的相位。
具有不同相位的振蕩信號CK0到CK6被輸出到主分頻器376，并且在主分頻器376中被M倍分頻。作為分頻的結果，得到主分頻器信號MOCK。然后，主分頻器信號MOCK被輸入到相頻檢測器371。按照重復輸入到相頻檢測器371的具有不同相位的振蕩信號CK0到CK6，相頻檢測器371重復地輸出與預分頻器信號PINCK相比具有不同相位的信號。然后，定標器像素時鐘信號SPCK的頻率反復地變化，并且這種擴頻效果對EMI的減小有貢獻。
換句話說，如圖6A所示，當開關信號C0達到第二邏輯電平，即邏輯高電平時，開關SW0被接通，并且因此對應于開關SW0的振蕩信號CK0被輸出到主分頻器376。以相同的方式，當開關信號C1到C6順序地達到第二邏輯電平，即邏輯高電平時，它們對應的開關SW1到SW6順序地被接通，因此振蕩信號CK1到CK6被順序地輸出到主分頻器376。
在圖7A中，分別對應于開關信號C0到C3的振蕩信號CK0到CK3被順序地輸出到主分頻器376。
參考圖6B，如圖6A所示的擴頻調制的定標器像素時鐘信號SPCK具有三角形的波譜輪廓，其中定標器像素時鐘信號SPCK的頻率以一個調制周期內七個不同的相位進行變化。這里，所述調制周期與具有調整的幀頻的水平同步信號HSYNC的周期相同。
參考圖7B，如圖7A所示的擴頻調制的定標器像素時鐘信號SPCK具有三角形的波譜輪廓，其中定標器像素時鐘信號SPCK的頻率以一個調制周期內四個不同的相位進行變化。這里，所述調制周期與具有調整的幀頻的水平同步信號HSYNC的周期相同。
如上所述，在根據(jù)本發(fā)明的LCD驅動定標器中，擴頻PLL 377中的多相壓控振蕩器374響應環(huán)路濾波器373的輸出電壓而振蕩，并輸出定標器像素時鐘信號SPCK和具有不同相位的振蕩信號CK0到CK6。因此，當具有調整的幀頻的水平同步信號HSYNC被激發(fā)時，擴頻處理器375對參考像素時鐘信號SPCK達到預定邏輯電平的次數(shù)進行計數(shù)。然后，響應于每預定次數(shù)參考像素時鐘信號達到預定邏輯電平而遞增的解碼信號，擴頻處理器375順序地輸出振蕩信號CK0到CK6。具有不同相位的振蕩信號CK0到CK6被輸出到主分頻器376，并且被M倍分頻。作為分頻的結果，得到主分頻器信號MOCK。之后，主分頻器信號MOCK被輸入到相頻檢測器371。按照重復輸入到相頻檢測器371的不同相位的振蕩信號CK0到CK6，相頻檢測器371重復地輸出與預分頻器信號PINCK相比具有不同相位的信號。然后，定標器像素時鐘信號SPCK的頻率反復地變化，并且這種擴頻效果對EMI的減小有貢獻。
再次如上所述，根據(jù)本發(fā)明，通過將利用多相壓控振蕩器的PLL來代替定標器中的常規(guī)PLL，能夠執(zhí)行擴頻調制，并且使用多相壓控振蕩器的PLL通過寄存器的控制，而不是通過IC管腳設置就能夠自由地調整調制率和調制頻率。另外，在幀同步模式中，定標器中的輸入像素時鐘ADCCK也能夠被擴頻調制。
在定標器的輸出信號中，水平同步信號HSYNC被反饋回擴頻PLL，并且被用來執(zhí)行擴頻調制。因此，容易將調制頻率控制為與水平同步信號HSYNC的頻率相同，因此，能夠在LCD板上得到穩(wěn)定的顯示屏幕，而沒有水平行之間的突然的亮度變化或其它失真。
由于根據(jù)本發(fā)明的LCD驅動定標器使用了單個PLL，它解決了常規(guī)方法中的缺點，即，兩個PLL之間的頻率失配以及由高分辨率引起的較差擴頻效果。因此，可以提供一種高性能的擴頻效果。
而且，由于在定標器中執(zhí)行了擴頻調制，所以沒有必要安裝擴頻時鐘發(fā)生器，并且不需要用來與定標器相連接的附加輸入/輸出管腳，從而可以減小芯片的大小。
盡管已經(jīng)參考了本發(fā)明的示例性實施例具體示出和描述了本發(fā)明，本領域的普通技術人員應當理解，在不背離由所附權利要求定義的本發(fā)明的精神和范疇的情況下，可以在形式上和細節(jié)上做出各種各樣的變化。
權利要求
1.一種LCD驅動定標器，包括寄存器控制器，用于將控制信息存儲在寄存器中；模數(shù)轉換器，通過轉換輸入其中的模擬像素數(shù)據(jù)來產(chǎn)生與輸入像素時鐘信號同步的數(shù)字像素數(shù)據(jù)，并且輸出水平同步信號、垂直同步信號以及響應所述水平同步信號和所述垂直同步信號所產(chǎn)生的輸入像素時鐘信號；幀頻控制器，用于將幀頻調整得與液晶顯示(LCD)板一致，并且輸出所述數(shù)字像素數(shù)據(jù)、所述水平同步信號和所述垂直同步信號；像素數(shù)據(jù)定標器，其響應所述數(shù)字像素數(shù)據(jù)、所述水平同步信號和所述垂直同步信號而產(chǎn)生定標器輸出像素數(shù)據(jù)，并且輸出具有調整的幀頻的水平同步信號和垂直同步信號，所述定標器輸出像素數(shù)據(jù)具有通過將所述數(shù)字像素數(shù)據(jù)定標成與定標器像素時鐘信號同步的調整的幀頻，所述定標器像素時鐘信號與LCD板一致；選擇器，用于選擇性地輸出系統(tǒng)時鐘信號和所述輸入像素時鐘信號；預分頻器，用于分頻多路復用器的輸出信號的頻率，并且輸出預分頻信號；以及擴頻PLL，用于產(chǎn)生與表示所述預分頻器信號和主分頻器信號之間的相位差的信號相對應的定標器像素時鐘信號、具有調整的幀頻的水平同步信號、以及多個不同相位的振蕩信號，并且通過分頻所述振蕩信號的頻率來產(chǎn)生主分頻器信號，所述振蕩信號響應于解碼信號而被順序地選擇。
2.如權利要求1所述的LCD驅動定標器，其中所述擴頻PLL包括相頻檢測器，用于檢測所述預分頻器信號和所述主分頻器信號之間的相位差，并且輸出所述相位差信號；電荷泵，響應所述相位差信號來提供電流；環(huán)路濾波器，響應從所述電荷泵提供的電流，而輸出電壓電平；多相壓控振蕩器，響應從所述環(huán)路濾波器輸出的電壓電平而振蕩，并輸出所述定標器像素時鐘信號和所述多個不同相位的振蕩信號；擴頻處理器，當具有調整的幀頻的水平同步信號被激發(fā)時，對參考像素時鐘信號的時鐘周期進行計數(shù)，并且響應所述解碼信號而輸出多個振蕩信號，所述解碼信號響應所述參考像素時鐘信號的變化而增加或減小值；以及主分頻器，通過分頻所述多個振蕩信號的頻率而產(chǎn)生所述主分頻器信號。
3.如權利要求2所述的LCD驅動定標器，其中所述擴頻處理器包括計數(shù)器，當具有調整的幀頻的水平同步信號被激發(fā)時其被復位，對所述參考像素時鐘信號達到第二邏輯電平的次數(shù)進行計數(shù)，并且輸出解碼信號，所述解碼信號每預定次數(shù)的所述參考像素時鐘信號達到所述第二邏輯電平時，增加或減?。唤獯a器，用于輸出多個開關信號，所述多個開關信號響應于所述解碼信號而將它們的相位從第一邏輯狀態(tài)轉換為第二邏輯狀態(tài)；以及多個開關，響應它們對應的開關信號而被激活，從而選擇性地輸出一個對應于接通的開關的振蕩信號。
4.如權利要求1所述的LCD驅動定標器，其中所述解碼信號根據(jù)所述控制信號而改變，并且按照所述解碼信號的變化來確定擴頻調制過程中的所述調制率和所述調制頻率。
5.如權利要求1所述的LCD驅動定標器，其中具有調整的幀頻的水平同步信號被輸入到所述計數(shù)器，從而所述水平同步信號可以被調制得與擴頻調制過程中的調制頻率一致。
6.如權利要求1所述的LCD驅動定標器，其中當所述系統(tǒng)時鐘信號通過頻率調制而被轉換成所述預分頻器信號時，得到擴頻效果。
7.如權利要求1所述的LCD驅動定標器，其中當所述輸入像素時鐘信號通過頻率調制而被轉換成所述預分頻器信號時，得到擴頻效果。
全文摘要
一種能夠減小電磁干擾的LCD驅動定標器利用擴頻鎖相環(huán)路(PLL)。在所述PLL中，多相壓控振蕩器響應從環(huán)路濾波器輸出的電壓而振蕩，并輸出定標器像素時鐘信號和多個不同相位的振蕩信號。當具有調整的幀頻的水平同步信號被激發(fā)時，擴頻處理器對參考像素時鐘信號的時鐘周期進行計數(shù)，并響應解碼信號而順序地輸出多個振蕩信號，所述解碼信號每幾個參考像素時鐘信號周期的遞增或遞減。然后，將多個振蕩信號輸出到主分頻器。所述主分頻器通過多個振蕩信號的頻率分頻來產(chǎn)生主分頻器信號。將主分頻器信號輸入相頻檢測器。相頻檢測器檢測預分頻器信號和主分頻器信號之間的相位差，并且輸出相位差信號，因此定標器像素時鐘信號的頻率重復地變化。
文檔編號G09G3/36GK1504988SQ2003101188
公開日2004年6月16日 申請日期2003年11月28日 優(yōu)先權日2002年12月4日
發(fā)明者金好影, 金容燮 申請人:三星電子株式會社