專利名稱：內(nèi)含多重頻率數(shù)位電路的積體電路雜訊降低方法和系統(tǒng)的制作方法
技術領域：
本發(fā)明是為一種降低多重計時器電路的計時器雜訊的方法和系統(tǒng)，尤指一可降低其使用光譜能量傳播(spectral energyspreading)技術、并由頻率總和差額分量(frequency sum anddifference components)所造成的計時器雜訊的方法和系統(tǒng)。
背景技術：
在積體電路領域中，計時器訊號(clock signal)是用來計量或同步化電路運作，有時在電路當中會使用到多于一個計時器訊號頻率，此時，我們稱該電路為多重計時器電路。
如圖1所示，其是為多重計時器積體電路的一實施例，在該實施例中，積體電路裝置10為一混合訊號積體電路，在一個混合訊號積體電路中，類比式和數(shù)值式電路是整合于一普通的芯片系統(tǒng)(SOC)中，該電路具有一組輸入端(IN)14和一組輸出端(OUT)18。
兩計時器訊號CLK1 22和CLK 26，是使用于該電路裝置10中。當兩計時器如圖所示得以進行外部存取時，則這些計時器就僅可于內(nèi)部取得，此外，兩計時器訊號CLK1 22和CLK 26有著不同的頻率f1，f2。如于先前技術中所熟知，如果周期性訊號交互作用或相耦合時，則該交互作用將產(chǎn)生具有與原有訊號相關頻率的訊號，特別是兩計時器訊號CLK1 22和CLK 26可以交互作用來產(chǎn)生由原始頻率總和以及差額所表現(xiàn)出來的雜訊。更特別的是，兩計時器訊號CLK1 22和CLK 26的交互作用可產(chǎn)生雜訊分量fnoise＝f1+f2以及fnoise＝f1-f2。計時器訊號f132和f236的光譜能量是圖示于圖1中。此外，在f1-f240以及f1+f244的雜訊產(chǎn)物的光譜能量也圖示于其中。
在實際應用當中，當多重計時器頻率應用于一單一裝置10上時，則會嘗試將計時器訊號彼此分離。例如，分離電源和接地路徑(power and ground routings)和/或分離電源和接地外部連接可以用來隔離具有不同計時器頻率的電路部分。此外，兩計時器訊號CLK1和CLK區(qū)域得由實體布局距離(physical layout distance)來分離的以降低電容耦合效果(capacitance coupling effect)。然而，該實施例的裝置10是為一混合訊號電路，這會讓問題更加難以解決。數(shù)位式電路通常在面對較大的計時器轉換時仍可以很順利地運作，但是，類比式的電路本身對于雜訊就很敏感。例如，類比式-數(shù)位式轉換器電路就無法在像小到4微伏特的基板雜訊下正常運作。傳統(tǒng)的布局和路徑技術無法充份地降低計時器交互作用，因此，光譜組合雜訊(combination noise)仍會發(fā)生。再者，這些方法都是使用昂貴的輸入/輸出接腳(I/O pin)和布局區(qū)域。
接下來，請參閱圖2，其是為一特別混合的訊號裝置實施例。于該實施例中，包括有一液晶顯示控制器50，該液晶顯示控制器50是用來轉換一類比式影像訊號62，它包括了從一個人電腦視訊卡54(PC video card)到一數(shù)位式RGB影像訊號64的紅-綠-藍RGB類比影像以便于驅動一液晶顯示面板58，在這個情況下，液晶顯示控制器50執(zhí)行兩重要功能。(1)類比式影像訊號62必需轉換成使用該裝置50的類比式輸入?yún)^(qū)68的數(shù)位式訊號；(2)來自視訊卡54的該類比式影像輸入62可以做成適用于XGA，SVGA，或是VGA具有許多不同解析率的設計。例如，個人電腦視訊卡得設計成適用1024×768像素或是800×600像素，很多其它屏幕大小皆可依此設計。但是，液晶顯示面板58是為一固定式解析度的裝置，因此，液晶顯示控制器50的第二功能就是要將多變式解析度影像訊號62映像(map)或定比調節(jié)(scale)成一固定式的解析輸出64。
為了執(zhí)行類比式-數(shù)位式轉換(ADC)和定比調節(jié)的主要功能，液晶顯示控制器50則設計成一類比區(qū)68和一數(shù)位式定比調節(jié)區(qū)72。當類比式-數(shù)位式轉換(ADC)主要為一類比式裝置時，第一計時器訊號CLK1 74于類比式影像訊號(RGB)62被采樣(sampled)時則用來進行控制。第一計時器訊號CLK1 74是源自于一水平同步化訊號(HSYNC)，它指示出每一水平線上的影像資料的開始。一般而言，CLK1 74是源自于使用一相位鎖定環(huán)圈電路(phase lock loopcircuit)的水平同步化訊號(HSYNC)，并具有M倍于水平同步化訊號(HSYNC)頻率的頻率，其中M為每一行水平線數(shù)據(jù)像素值。
當類比式影像訊號(RGB)62藉由類比式-數(shù)位式轉換(ADC)區(qū)68來轉換為串流式(stream)的數(shù)位式資料后，該數(shù)位式資料必需定比調節(jié)為固定輸出解析度。例如一每行800像素的輸入解析度需定比調節(jié)為一每行1024像素的固定式的輸出。為了執(zhí)行該定比調節(jié)功能，一數(shù)位式定比調節(jié)功能區(qū)72使用了一第二計時器訊號CLK276，該第二計時器訊號CLK2 76也必需同步化為水平同步化訊號(HSYNC)，但需與第一計時器訊號CLK1 74不同的頻率，然后，第二計時器訊號CLK2 76為液晶顯示面板58所使用來同步化資料流輸出64。
在混合訊號的第一計時器訊號CLK1 74和第二計時器訊號CLK2 76的組合上，液晶顯示控制器50會表現(xiàn)出一本質上很麻煩的雜訊狀況，換言之，計時器訊號的耦合在總和差額頻率上會造成額外頻率分量，特別是差額雜訊分量，f1-f2得耦合入類比式-數(shù)位式轉換(ADC)區(qū)68。該雜訊分量會出現(xiàn)在液晶顯示面板58為看得見的雜訊線80，該雜訊線80是不應被允許出現(xiàn)的，并且需予以去除。
常見的許多專利案是有關于降低于一裝置上的計時器雜訊的方法和電路。Smith et al的美國專利案6,232,905揭示了一降低在類比式-數(shù)位式轉換器(ADC)的取樣雜訊的計時技術，該技術是使用一清凈(clean)、低頻率計時器來阻止類比式-數(shù)位式轉換(ADC)的取樣，而不使用取自計時器的多雜訊、相位鎖定回路(PLL)。May et al的美國專利案6,215,423揭示了一使用雜訊狀、數(shù)值式控制振蕩器的非同式取樣率(asynchronous sampling rate)的轉換方法和系統(tǒng)，該振蕩器產(chǎn)生一計時脈沖，該計時脈沖同步于系統(tǒng)計時器，但卻擁有一時間平均頻率，其相等于一多個非同步式取樣率，不受歡迎的光譜能量是從通帶(passband)出來的雜訊狀，而且不使用相位鎖定回路(PLL)。另外，Cranford，Jr.et al的美國專利案5,731,737亦揭示了一降低連續(xù)性時間濾波器(continuous time filter)的計時切換雜訊。

發(fā)明內(nèi)容
本發(fā)明的主要目的，即在于創(chuàng)作出一種降低多重脈沖計時系統(tǒng)內(nèi)計時雜訊的有效且可制造的方法和系統(tǒng)。
本發(fā)明的次要目的，即在于創(chuàng)作出一種可降低多重脈沖計時系統(tǒng)內(nèi)的諧波、頻率總和差額雜訊的方法和系統(tǒng)。
本發(fā)明的再一目的，即在于創(chuàng)作出藉由擴展一計時器訊號的光譜能量來延伸總和差額分量的光譜能量的降低雜訊的方法和系統(tǒng)。
本發(fā)明的又一目的，即在于創(chuàng)作出一種具有非固定倍數(shù)于周期訊號頻率的頻率的計時器，其中，該非固定倍數(shù)是為一固定值和一時間變動值的總和。
本發(fā)明的另一目的，即在于創(chuàng)作出一種藉由使用一相位鎖定回路(PLL)電路，來提供一具有非固定倍數(shù)于周期訊號頻率的頻率的計時器。
本發(fā)明的又再一目的，即在于創(chuàng)作出一種提供給液晶顯示控制器裝置，特別是與類比式影像轉換為數(shù)位式影像有關的計時脈沖的降低方法和系統(tǒng)。
上述本發(fā)明目的是藉由一依據(jù)權利要求1所述的多重脈沖計時混合訊號積體電路的的雜訊降低方法和系統(tǒng)的特征來達成。于其它權利要求范圍的附屬項是陳述本發(fā)明的具有優(yōu)點及目的性的額外結構。
依據(jù)本發(fā)明的目的，本發(fā)明是有關于一種降低多重脈沖計時系統(tǒng)內(nèi)計時雜訊的方法，該方法包括(1)提供一周期性訊號；(2)提供一具有固定倍數(shù)于該周期性訊號頻率的頻率的第一計時器訊號；(3)從該周期性訊號來取得一第二計時器訊號，其中該第二計時器訊號具有一非固定倍數(shù)于該周期性訊號頻率的頻率，而該非固定倍數(shù)是為一固定值和一時間變動值的總和；此外，在該第一和第二計時器訊號的總和差額頻率的光譜能量得藉由頻率分配延伸來降低的。
再者，依據(jù)本發(fā)明的目的，一產(chǎn)生多重脈沖計時器、且具有降低計時雜訊的電路，其包括(1)從一周期性訊號取得第一計時器訊號的一裝置，其中，第一計時器訊號具有固定倍數(shù)于該周期性訊號頻率的頻率；(2)一從周期性訊號取得第二計時器訊號的一相位鎖定回路，其中，該第二計時器訊號具有一非固定倍數(shù)于該周期性訊號頻率的頻率，而該非固定倍數(shù)是為一固定值和一時間變動值的總和；此外，在該第一和第二計時器訊號的總和差額頻率的光譜能量得藉由頻率分配延伸來降低的。
于本發(fā)明的詳細構造、應用原理、作用與功效，則參照下列依附圖所作的說明即可得到完全的了解。


圖1是為一多重計時脈沖、混合訊號積體電路，其中說明了頻率總和差額雜訊分量的問題；圖2是為一轉換類比式影像為數(shù)位式影像的液晶顯示控制器系統(tǒng)，其中說明了在液晶顯示器面板上多重計時脈沖、諧波雜訊(harmonic noise)干擾的問題；圖3是為使用本發(fā)明一較佳實施例的方法、并經(jīng)由頻率延伸來降低在多重計時脈沖電路中的計時器雜訊；圖4是為本發(fā)明相位鎖定回路(PLL)電路的一較佳實施例，其用來產(chǎn)生一具有擴展光譜能量內(nèi)容的計時器訊號。
圖5是為本發(fā)明回饋「÷N′」電路的較佳實施例。
具體實施例方式
本發(fā)明的實施例揭示了一降低多重脈沖計時系統(tǒng)內(nèi)計時雜訊的方法和系統(tǒng)，以下所述的僅為本發(fā)明之較佳實施例而已，并非用來限定本發(fā)明的范圍。即凡依本發(fā)明權利要求所作的均等變化與修飾，皆為本發(fā)明專利范圍所涵蓋如圖3所示，是藉由頻率延伸來降低多重脈沖計時系統(tǒng)內(nèi)計時雜訊的方法和系統(tǒng)100，本發(fā)明許多重要的特征請參閱圖示，并將進一步說明于下文。如圖示于功能方塊圖中，本發(fā)明的方法和系統(tǒng)100包括了第一，提供一周期訊號136。例如，周期訊號136得包含有如圖2所示的實施例電路中的水平同步化(HSYNC)影像訊號。請參閱圖3，其是為第一計時器訊號CLK1140，該第一定時器訊號CLK1 140具有固定的M倍于周期訊號的頻率，于該較佳實施例當中，第一計時器訊號CLK1 140是取自于使用一取用裝置120的周期訊號136，特別是將第一定時器訊號CLK1 140從周期訊號136取得的取用裝置120是包括一相位鎖定回路(PLL)；此外，該第一計時器訊號CLK1 140得包含有一于上述圖2中所述的類比式-數(shù)位式轉換(ADC)的取樣訊號。
請再參閱圖3，第二計時器訊號CLK2 144是取自于周期訊號136，該第二計時器訊號CLK2 144具有一非固定倍數(shù)N′于周期訊號136頻率的頻率，這是本發(fā)明相當重要的一項特征。該非固定倍數(shù)N′是為一固定值N和一時間變動值n(t)的總和，藉由將一時間變動值n(t)引入于第二定時器訊號CLK2 144的乘算器(multiplier)中，本發(fā)明的特殊方法有效地延伸第二計時器訊號CLK2 144的光譜能量。
現(xiàn)在請參閱光譜能量圖，第二計時器訊號CLK2 144的能量，標號為f2156是一大范圍的延伸，這也就是為什么時間變動值n(t)會造成第二計時器訊號CLK2 144的頻率會是f2＝fSIGNAL×(N+n(t))。因此，第二計時器訊號CLK1 144的頻率具有一時間變動分量，相較于標號f1152的第一定時器訊號CLK1 140的光譜較為集中的能量，它正好會造成光譜能量的延伸擴展。
更重要的是，第一計時器訊號CLK1 140和第二定時器訊號CLK2 144在總和差額頻率(f1-f2160以及f1+f2164)的光譜能量是由該頻率分配延伸來降低，這在圖2中的液晶顯示控制器的例子上是一特別重要的觀察。在液晶顯示控制器中所觀察的主要問題不要因為第二計時器訊號CLK2 144的定比調整頻率，反而問題是因為第一計時器訊號CLK1 140和第二計時器訊號CLK2 144之間差異頻率的關系才被觀察到的，藉由延伸在總和差額頻率上的光譜能量，而且，更特別的是，差額頻率(f1-f2)，本發(fā)明的特殊方法是可將看得見的雜訊線從液晶顯示面板上移除，而產(chǎn)生的雜訊分量就不再固定頻率帶上對齊排列了，反而是雜訊被分散、打亂，因此，可以降低雜訊的靜態(tài)效果。
假設本發(fā)明的新穎性(novel)方法應用于圖2的液晶顯示控制器50上時，第二計時器訊號CLK2 76則會對液晶顯示面板58的輸出資料64提供同步化效果。如果液晶顯示面板58的固定解析度為每行1024像素時，則第二定時器訊號CLK2 76的預期頻率將會是水平同步化訊號(HSYNC)頻率的1024倍，因此，非固定倍數(shù)(N′)的方程式中，固定值N將會等于1024。然而，第二計時器訊號CLK276的頻率將不再只是fSYNC×1024，而第二計時器訊號CLK2 76將取得一頻率為fSYNC×(1024+n(t))的數(shù)值。第二計時器訊號CLK2 76的額定(nominal)頻率f2等于fSYNC×1024。但是，時間變動分量，n(t)將造成實際的頻率會在fSYNC的中心點上環(huán)繞變動，第二計時器訊號CLK2 76的光譜延伸形式(version)具有不會維持造成雜訊線80的差異雜訊頻率的優(yōu)點，并且，第二計時器訊號CLK2 76的時間變動是不會造成液晶顯示面板控制的問題，因為輸出資料64可維持在與第二計時器訊號CLK2 76的同步化狀態(tài)。
請再參閱圖3，在本較佳實施例中，將第二計時器訊號CLK2144取自于周期訊號136的裝置130以具有一非固定倍數(shù)(N′)的相位鎖定回路(PLL)電路為佳。現(xiàn)在再參閱圖4，其是為產(chǎn)生一具有延伸光譜能量內(nèi)容的相位鎖定回路(PLL)電路130的較佳實施例。在該圖中，是顯示了取得第二計時器訊號CLK2 144的相位鎖定回路(PLL)電路130的較佳特征，該電路首先包括有一具有第一輸入端、第二輸入端和一輸出端的相位誤差計算器200，該輸出端V(e)205以包括一固定電壓加上一與于第一和第二輸入端之間的相位誤差成正比的電壓，該第一輸入是耦合至周期訊號，水平同步化訊號(HSYNC)136。另，一電壓控制振蕩器(VCO)210具有一輸入端和一輸出端，電壓控制振蕩器(VCO)210輸出端包括有一與相位誤差計算器輸出端V(e)205成正比的頻率、以及包括第二計時器訊號CLK2 144，最后，一回饋裝置220具有一輸入端和一輸出端，該回饋裝置220輸出端225的頻率等于第二計時器訊號CLK2 144輸入端的頻率除以非固定倍數(shù)N′。最重要的是，非固定倍數(shù)N′等于固定值N和一時間變動值n(t)的總和。非固定倍數(shù)N′可以用不同的方式取得?，F(xiàn)在請參閱圖5，其是為取得N′的一種實施例的方法。這是一個代表性的例子，但卻不是本發(fā)明唯一關鍵實施例。該實施例應用了一預設(preset)的倒數(shù)計數(shù)器(down counter)250，該預設倒數(shù)計數(shù)器250是為一可載有預設值的計數(shù)器，在預設值加載后，對于每一計時脈沖循環(huán)而言，該預設倒數(shù)計數(shù)器250則減少(decrement)一次計數(shù)(count)。在該例子中，預設倒數(shù)計數(shù)器250會對第二計時器訊號CLK2 144的每一循環(huán)予以減量，預設值290是為非固定倍數(shù)N＝N+n(t)，固定值N是保存于一暫存器260(register)中，該時間變化值n(t)是于產(chǎn)生器方塊270(generatorblock)中個別產(chǎn)生。
時間變動值產(chǎn)生器270的數(shù)值的改變是以周期性為基礎。時間變動值n(t)以于執(zhí)行期間訊號(period signal)的周期來改變?yōu)榧?，例如水平同步化訊?HSYNC)，第二定時器訊號CLK2 144就是從此處取得。時間變動值n(t)然后累加至280，或是減去固定值N260來產(chǎn)生N′290，當預設倒數(shù)計數(shù)器250數(shù)完后，新的非固定倍數(shù)N′290再重設入計數(shù)器250中來作為下次周期的使用。
在本較佳實施例中，時間變動值n(t)具有兩要素，一為量值(magnitude)、另一為變動頻率。例如，n(t)具有1的量值和每2行(或每2HSYNC周期)的變動頻率。在該實施例(scenario)中，以n(t)等于1，兩行輸出至屏幕，然后以n(t)等于-1，兩行輸出，然后再等于1這般循環(huán)下去。因此，固定倍數(shù)N′290將會于兩行N-1值，另兩行N+1值之間振蕩，如果n(t)量值為3，那么n(t)就會在3和-3之間振蕩，典型的量值通常會落在1或5的范圍內(nèi)，而變動頻率會落在每一變動約在2行和5行的范圍內(nèi)。
在本較佳實施例中，n(t)的量值和頻率是可以透過微處理器或硬件控制器予以程序化。該可程序化的特征可讓系統(tǒng)設計于最終產(chǎn)品出貨前作最適化的處理，n(t)值應調整至一足以造成光譜延伸和降低總和差額雜訊分量的數(shù)值，但是，n(t)值也應該小到不干擾到計時器訊號的功能執(zhí)行。
本發(fā)明主要是針對液晶顯示控制器50來作圖示。但是，本發(fā)明的方法和電路是針對多重計時系統(tǒng)來運作的，特別是針對混合訊號的多重計時系統(tǒng)，不管固定頻率(CLK1)計時器訊號是藉用相位鎖定回路(PLL)或是其它方法來取得，本發(fā)明皆可運作。
本發(fā)明的優(yōu)點可獲得以下的結論藉由本發(fā)明可創(chuàng)作出一種降低多重脈沖計時系統(tǒng)內(nèi)計時雜訊的有效且可制造的方法和系統(tǒng)；本發(fā)明的方法和系統(tǒng)可降低多重脈沖計時系統(tǒng)內(nèi)的諧波、頻率總和差額雜訊；另，雜訊的降低可藉由擴展一計時器訊號的光譜能量來延伸總和差額分量的光譜能量來達成；計時器具有非固定倍數(shù)于周期訊號頻率的頻率，該非固定倍數(shù)是為一固定值和一時間變動值的總和；本發(fā)明計時器是使用一相位鎖定回路(PLL)電路；以及，本發(fā)明的方法和系統(tǒng)是適用于液晶顯示控制器裝置，特別是與類比式影像轉換成數(shù)位式影像有關。
如上述實施例所述，本發(fā)明的降低多重脈沖計時系統(tǒng)內(nèi)計時雜訊是一種方法和系統(tǒng)，是提供了一相對于已有技術的有效、且可制造的方法和系統(tǒng)。
以上所述者，僅為本發(fā)明的較佳實施例而已，并非用來限定本發(fā)明的范圍。即凡依本發(fā)明權利要求所作的均等變化與修飾，皆為本發(fā)明專利范圍所涵蓋。
圖式中組件號數(shù)參照10....混合式訊號積體電路14....輸入端18....輸出端22、26、32、36、40、44....計時器訊號50....液晶顯示控制器54....個人電腦視訊卡62類比式影像訊號(RGB)(HSYNC)VARIABLE RESOLUTION....水平同步化訊號變動式分辨率ANALOG....類比式DIGITAL SCALINE....數(shù)位式定比調節(jié)64....數(shù)位式影像訊號(RGB)FIXED RESOLUTION....混合式解析度58....液晶顯示面板
80....可見式雜訊線100..計時雜訊的方法和系統(tǒng)120..取用裝置130..取用裝置136...水平同步化訊號(HSYNC)(周期訊號)140、144...計時器訊號SPREAD e(f2)→SPREAD e(NOISE)...延伸e(f2)→延伸e(NOISE)152....f1頻率156....f2頻率160....f1-f2差額頻率164....f1-f2增額頻率ENERGY.....能量FREQ..........頻率200....相位誤差計算器210....電壓控制振蕩器(VCO)220....回饋裝置e(f2).....延伸e(NOISE)..延伸e(雜訊)250....預設倒數(shù)計數(shù)器260....暫存器270....時間變動值產(chǎn)生器
權利要求
1.一種內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，該方法包括提供一周期性訊號；提供一具有固定倍數(shù)于該周期性訊號頻率的頻率的第一計時器訊號；從該周期性訊號來取得一第二計時器訊號，其中該第二計時器訊號具有一非固定倍數(shù)于該周期性訊號頻率的頻率，而該非固定倍數(shù)是為一固定值和一時間變動值的總和，此外，在該第一和第二計時器訊號的總和差額頻率的光譜能量得藉由頻率分配延伸來降低。
2.如權利要求1所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，提供該第一計時器訊號的步驟另包括從使用具有該固定倍數(shù)的相位鎖定回路的周期性訊號來取得該第一計時器訊號的步驟。
3.如權利要求1所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，從該周期性訊號來取得第二計時器訊號的步驟另包括使用一具有該非固定倍數(shù)的相位鎖定回路的步驟。
4.如權利要求1所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該時間變動值包括一量值和一變動頻率。
5.如權利要求4所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該時間變動值的量值是為1和5之間的數(shù)值。
6.如權利要求4所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該時間變動值的變動頻率是為每一變動約在2行和5行的范圍內(nèi)。
7.如權利要求1所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該周期性訊號包括一影像水平同步化訊號。
8.如權利要求1所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該第一計時器訊號包括一提供給類比式影像輸入訊號的取樣訊號。
9.如權利要求1所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該第二計時器訊號包括一提供給數(shù)位式影像輸出訊號的同步訊號。
10.一種內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法，該方法包括提供一周期性訊號；從使用一相位鎖定回路的該周期性訊號來取得一第一計時器訊號，其中，該第一計時器訊號是具有一固定倍數(shù)于該周期性訊號頻率的頻率；以及，從使用一相位鎖定回路的該周期性訊號來取得一第二計時器訊號，其中，該第二計時器訊號是具有一非固定倍數(shù)于該周期性訊號頻率的頻率，而該非固定倍數(shù)是為一固定值和一時間變動值的總和，此外，在該第一和第二計時器訊號的總和差額頻率的光譜能量得藉由頻率分配延伸來降低的。
11.如權利要求10所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該時間變動值包括一量值和一變動頻率。
12.如權利要求11所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該時間變動值的量值是為1和5之間的數(shù)值。
13.如權利要求11所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該時間變動值的變動頻率是為每一變動約在2行和5行的范圍內(nèi)。
14.如權利要求10所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該周期性訊號包括一影像水平同步化訊號。
15.如權利要求10所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該第一計時器訊號包括一提供給類比式影像輸入訊號的取樣訊號。
16.如權利要求10所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低的方法，其特征在于其中，該第二計時器訊號包括一提供給數(shù)位式影像輸出訊號的同步訊號。
17.一種內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其系統(tǒng)的電路包括從一周期性訊號取得第一計時器訊號的一裝置，其中，第一計時器訊號具有固定倍數(shù)于該周期性訊號頻率的頻率；一從周期性訊號取得第二計時器訊號的一相位鎖定回路，其中，該第二計時器訊號具有一非固定倍數(shù)于該周期性訊號頻率的頻率，而該非固定倍數(shù)是為一固定值和一時間變動值的總和，此外，在該第一和第二計時器訊號的總和差額頻率的光譜能量得藉由頻率分配延伸來降低。
18.如權利要求17所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其系統(tǒng)的電路中，從周期性訊號取得第二計時器訊號的相位鎖定回路，另包括一相位誤差計算器，其具有第一輸入端、第二輸入端和一輸出端，該輸出端以包括一固定電壓加上一與于第一和第二輸入端之間的相位誤差成正比的電壓，并且該第一輸入是耦合至周期訊號；一電壓控制振蕩器，其具有一輸入端和一輸出端，其中該輸出端包括有一與相位誤差計算器輸出端成正比的頻率，而該輸入端耦合至該相位誤差計算器輸出端，此外，該輸出端是耦合至該第二計時器訊號；以及，一回饋裝置，其具有一輸入端和一輸出端，其中，該回饋裝置輸出端的頻率等于第二計時器訊號輸入端的頻率除以非固定倍數(shù)，而該輸入端是耦合至該第二計時器訊號，此外，該輸出端是耦合至相位誤差計算器的第二輸入端。
19.如權利要求18所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路之雜訊降低方法和系統(tǒng)，其特征在于其系統(tǒng)的電路中，該回饋裝置包括一針對第二計時器訊號的每一循環(huán)就計算一次的計數(shù)器。
20.如權利要求17所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其系統(tǒng)的電路中，從一周期性訊號取得第一計時器訊號的一裝置具有一相位鎖定回路。
21.如權利要求17所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其系統(tǒng)的電路中，該時間變動值包括一量值和一變動頻率。
22.如權利要求21所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其系統(tǒng)的電路中，該時間變動值的量值是為1和5之間的數(shù)值。
23.如權利要求21所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其系統(tǒng)的電路中，該時間變動值的變動頻率是為每一變動約在2行和5行的范圍內(nèi)。
24.如權利要求17所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其系統(tǒng)的電路中，該周期性訊號包括一影像水平同步化訊號。
25.如權利要求17所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其系統(tǒng)的電路中，該第一計時器訊號包括一提供給類比式影像輸入訊號的取樣訊號。
26.如權利要求17所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其中，該第二計時器訊號包括一提供給數(shù)位式影像輸出訊號的同步訊號。
27.一內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其系統(tǒng)的電路包括從一周期性訊號取得第一計時器訊號的一裝置，其中，第一計時器訊號具有固定倍數(shù)于該周期性訊號頻率的頻率；一從使用相位鎖定回路的周期性訊號取得第二計時器訊號的一相位鎖定回路，其中，該第二計時器訊號具有一非固定倍數(shù)于該周期性訊號頻率的頻率，而該非固定倍數(shù)是為一固定值和一時間變動值的總和，此外，在該第一和第二計時器訊號的總和差額頻率的光譜能量得藉由頻率分配延伸來降低，而該相位鎖定回路具有一相位誤差計算器，其具有第一輸入端、第二輸入端和一輸出端，該輸出端以包括一固定電壓加上一與于第一和第二輸入端之間的相位誤差成正比的電壓，并且該第一輸入是耦合至周期訊號；一電壓控制振蕩器，其具有一輸入端和一輸出端，其中該輸出端包括有一與相位誤差計算器輸出端成正比的頻率，而該輸入端耦合至該相位誤差計算器輸出端，此外，該輸出端是耦合至該第二計時器訊號；以及，一回饋裝置，其具有一輸入端和一輸出端，其中，該回饋裝置輸出端的頻率等于第二計時器訊號輸入端的頻率除以非固定倍數(shù)，而該輸入端是耦合至該第二計時器訊號，此外，該輸出端是耦合至相位誤差計算器的第二輸入端。
28.如權利要求27所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其電路中的回饋裝置包括一針對第二計時器訊號的每一循環(huán)就計算一次的計數(shù)器。
29.如權利要求27所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其電路中，從一周期性訊號取得第一計時器訊號的一裝置具有一相位鎖定回路。
30.如權利要求27所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其電路中，該時間變動值包括一量值和一變動頻率。
31.如權利要求30所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其電路中，該時間變動值的量值是為1和5之間的數(shù)值。
32.如權利要求30所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其電路中，該時間變動值的變動頻率是為每一變動約在2行和5行的范圍內(nèi)。
33.如權利要求27所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其電路中，該周期性訊號包括一影像水平同步化訊號。
34.如權利要求27所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其電路中，該第一計時器訊號包括一提供給類比式影像輸入訊號的取樣訊號。
35.如權利要求27所述的內(nèi)含多重操作頻率數(shù)位電路的混合訊號積體電路的雜訊降低方法和系統(tǒng)，其特征在于其電路中，該第二計時器訊號包括一提供給數(shù)位式影像輸出訊號的同步訊號。
全文摘要
本發(fā)明是有關于一種降低多重脈沖計時系統(tǒng)內(nèi)計時雜訊的方法和系統(tǒng)，該方法包括在數(shù)位電路中對于多重計時器訊號的頻率差額的光譜能量，得藉由頻率分配延伸來降低以減小對類比電路的雜訊干擾。
文檔編號G09G3/36GK1567718SQ03142978
公開日2005年1月19日 申請日期2003年6月13日 優(yōu)先權日2003年6月13日
發(fā)明者丁達剛, 王智彬, 黃明松 申請人:鈺創(chuàng)科技股份有限公司