專(zhuān)利名稱(chēng)：移位寄存器及應(yīng)用移位寄存器的液晶顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示裝置的移位寄存器及應(yīng)用移位寄存器的液晶顯示器(LCD)，特別涉及一種生成用于掃描AMTFT-LCD(有源矩陣薄膜晶體管液晶顯示器)柵極線(xiàn)驅(qū)動(dòng)電路中的柵極線(xiàn)及用于選擇數(shù)據(jù)線(xiàn)塊驅(qū)動(dòng)電路中的數(shù)據(jù)線(xiàn)塊的掃描信號(hào)的移位寄存器。
近期以來(lái)，信息處理裝置向著結(jié)構(gòu)、功能多樣化、信息處理速度快速化方向迅速發(fā)展。經(jīng)過(guò)這些信息處理裝置處理的信息呈電信號(hào)形式。為了用視覺(jué)確認(rèn)這些經(jīng)信息處理裝置處理的信息，須提供一個(gè)作為接口用的顯示器。
與傳統(tǒng)的陰極射線(xiàn)管(CRT)相比，LCD具有重量輕、體積小、分辨率高、功耗低及對(duì)環(huán)境無(wú)害等優(yōu)點(diǎn)，并且能提供全色顯示。這些優(yōu)點(diǎn)使LCD逐漸取代了CRT，成為下一代顯示器的關(guān)注中心。
LCD向具有特定分子結(jié)構(gòu)的液晶施加電源以改變液晶的分子排列狀態(tài)。液晶分子結(jié)構(gòu)的變化引起其光學(xué)特性如雙折射、旋光性、分光性及光散射性等的變化。LCD通過(guò)改變這些光學(xué)特性來(lái)顯示圖象。
LCD裝置大體上分為T(mén)N(扭曲向列)型及STN(超扭曲向列)型。根據(jù)驅(qū)動(dòng)方法的不同，液晶顯示裝置又被分為應(yīng)用開(kāi)關(guān)器件及TN液晶的有源矩陣器顯示器及應(yīng)用STN液晶的無(wú)源矩陣型顯示器。
這兩種類(lèi)型顯示器的明顯差別是有源矩陣顯示型適用于用TFT驅(qū)動(dòng)LCD的TFT-LCD，無(wú)源矩陣顯示型由于不用晶體管而無(wú)需與晶體管有關(guān)的復(fù)雜電路。
TFT-LCD分為無(wú)定形硅TFT-LCD(a-Si TFT-LCD)和多晶硅TFT-LCD(poly-Si TFT-LCD)。poly-Si TFT-LCD與a-Si TFT-LCD相比具有功耗低、價(jià)錢(qián)便宜的優(yōu)點(diǎn)，但缺點(diǎn)是制作過(guò)程比較復(fù)雜。因此poly-Si TFT-LCD主要用于小型顯示器如移動(dòng)電話(huà)。
由于大屏幕使用方便、產(chǎn)量高，所以無(wú)定形硅TFT-LCD適用于大屏幕顯示器如筆記本型個(gè)人電腦(PC)、LCD監(jiān)視器、高清晰度(HD)電視等。
如

圖1中所示，poly-Si TFT-LCD包括形成在具有象素陣列的玻璃基片10上的數(shù)據(jù)驅(qū)動(dòng)電路12和柵極驅(qū)動(dòng)電路14。連接端部分16利用薄膜電纜18與集成印刷電路板(PCB)20相連。由于驅(qū)動(dòng)電路的集成化，使得這種結(jié)構(gòu)能夠節(jié)省生產(chǎn)成本，并能使功耗降至最小。
如圖2中所示，無(wú)定形硅TFT-LCD具有以COF(膜上形成芯片)方式形成在柔性電路板32上的數(shù)據(jù)驅(qū)動(dòng)芯片34。數(shù)據(jù)印刷電路板36通過(guò)柔性PCB32與象素陣列的數(shù)據(jù)線(xiàn)端相連。柵極驅(qū)動(dòng)芯片40以COF方式形成在柔性PCB38上。柵極PCB42通過(guò)柔性PCB40與柵極線(xiàn)端相連。
近來(lái)，還公開(kāi)了一種采用集成PCB技術(shù)在數(shù)據(jù)PCB上配置柵極電源部分來(lái)從LCD中除去柵極PCB的技術(shù)。已由本代理人提交的韓國(guó)專(zhuān)利公開(kāi)第2000-66493號(hào)公開(kāi)了一種采用除去了柵極PCB的集成PCB的LCD模塊。
但是，盡管采用了集成PCB，還仍然使用具有柔性PCB的柔性PCB。因此，由于多個(gè)柔性PCB應(yīng)當(dāng)組裝在一個(gè)玻璃基片里，與poly-Si TFT LCD相比，a-Si TFT LCD特別是OLB(外部引線(xiàn)連接)的制作工藝比較復(fù)雜，因此其制作成本比較高。
因此，做出很多努力，以便在類(lèi)似poly-Si TFT LCD的a-Si TFT LCD中的玻璃基片上與象素陣列一起同時(shí)形成數(shù)據(jù)驅(qū)動(dòng)電路和柵極驅(qū)動(dòng)電路來(lái)減少裝配步驟數(shù)。
美國(guó)專(zhuān)利第5517542號(hào)公開(kāi)了一種用于在玻璃基片上形成a-Si TFT LCD柵極驅(qū)動(dòng)電路的技術(shù)。
在上面的美國(guó)專(zhuān)利第5,517,542號(hào)中，柵極驅(qū)動(dòng)電路的移位寄存器使用了三個(gè)時(shí)鐘信號(hào)。移位寄存器每一級(jí)中三個(gè)時(shí)鐘信號(hào)中的兩個(gè)時(shí)鐘信號(hào)都由作為輸入信號(hào)的前級(jí)輸出信號(hào)來(lái)啟動(dòng)，并通過(guò)反饋下一級(jí)的輸出而保持在禁用狀態(tài)。
US專(zhuān)利中的每一級(jí)都以電容器充電方式提供了一個(gè)施加到下拉晶體管上的電壓以保持禁用狀態(tài)。因此當(dāng)由于下拉晶體管的應(yīng)激而使下拉晶體管的柵極閾值電壓高于電容器的充電電壓時(shí)，在禁用狀態(tài)下下拉晶體管出現(xiàn)截止(turn-off)。
上述US專(zhuān)利采用與a-Si TFT LCD的閾值電壓增大值成比例地提高VDD的電源電路來(lái)避免由于閾值電壓增大而導(dǎo)致的錯(cuò)誤操作。
本發(fā)明的第一目的是提供一種移位寄存器，通過(guò)使下拉(pull down)裝置的輸入節(jié)點(diǎn)與電源電壓保持在耦合狀態(tài)而使得在長(zhǎng)期使用過(guò)程期間不論a-Si TFT LCD的閾值電壓如何變化都能進(jìn)行穩(wěn)定操作。
本發(fā)明的第二目的在于提供一種LCD，利用兩個(gè)時(shí)鐘信號(hào)來(lái)使與外部電路相連接的LCD板上的外部接線(xiàn)端數(shù)目最少。
本發(fā)明的第三目的是提供一種將數(shù)據(jù)驅(qū)動(dòng)電路集成在一個(gè)基片上的無(wú)定形硅LCD。
為了實(shí)現(xiàn)第一個(gè)目的，提供了這樣一種移位寄存器，即其中多個(gè)級(jí)依次互連，多個(gè)級(jí)中第一級(jí)的起始信號(hào)接入到輸入端，移位寄存器順序地輸出各級(jí)輸出信號(hào)。多個(gè)級(jí)中有接收第一時(shí)鐘信號(hào)的奇數(shù)級(jí)和用于接收相位與第一時(shí)鐘信號(hào)相反的第二時(shí)鐘信號(hào)的偶數(shù)級(jí)。
多個(gè)級(jí)當(dāng)中的每一級(jí)都具有將相應(yīng)的第一和第二時(shí)鐘信號(hào)之一提供給輸出端的上拉裝置；連接到上拉裝置輸入節(jié)點(diǎn)上的上拉驅(qū)動(dòng)裝置，其響應(yīng)輸入信號(hào)的前沿使上拉裝置導(dǎo)通(turning on)，響應(yīng)下一級(jí)的輸出信號(hào)使上拉裝置截止(turning off)；用于向輸出端提供第一電源電壓的下拉裝置；及連接到下拉裝置輸入節(jié)點(diǎn)上的下拉驅(qū)動(dòng)裝置，其響應(yīng)輸入信號(hào)的前沿使下拉裝置截止，響應(yīng)下一級(jí)輸出信號(hào)的前沿使下拉裝置導(dǎo)通。
在此，第一電源電壓是截止電壓(VOFF，VSS)，第二電源電壓是導(dǎo)通電壓(VON，VDD)。
優(yōu)選地，每一級(jí)都包括一個(gè)連接到下拉裝置輸入節(jié)點(diǎn)上的防止導(dǎo)通裝置，其中該防止導(dǎo)通裝置響應(yīng)輸出端的輸出信號(hào)而將第一電源電壓連接到下拉裝置的輸入節(jié)點(diǎn)上以防止下拉裝置導(dǎo)通。
防止導(dǎo)通裝置包括一個(gè)NMOS晶體管，其漏極連接到下拉裝置的輸入節(jié)點(diǎn)上，柵極連接到輸出端上，源極連接到第一電源電壓上。
此外，上拉驅(qū)動(dòng)裝置具有一個(gè)連接在上拉裝置的輸入節(jié)點(diǎn)和輸出端之間的電容器；漏極和柵極共同連接到輸入端、源極連接到上拉裝置輸入節(jié)點(diǎn)上的第一晶體管；漏極連接到下拉裝置的輸入節(jié)點(diǎn)、柵極連接到下拉裝置的輸入節(jié)點(diǎn)、源極連接到第一電源電壓上的第二晶體管；漏極連接到下拉裝置的輸入節(jié)點(diǎn)、柵極連接到下一級(jí)的輸出信號(hào)端、源極連接到第一電源電壓上的第三晶體管。
下拉驅(qū)動(dòng)裝置包括漏極連接到第二電源電壓、柵極連接到下一級(jí)的輸出信號(hào)、源極連接到下拉裝置的輸入節(jié)點(diǎn)上的第四晶體管；漏極連接到下拉裝置的輸入節(jié)點(diǎn)、柵極連接到輸入信號(hào)端且源極連接到第一電源電壓上的第五晶體管。
防止浮動(dòng)裝置具有漏極和柵極連接到第二電源電壓、源極連接到下拉裝置輸入節(jié)點(diǎn)上的第六晶體管，其中第六晶體管的尺寸與第五晶體管相比足夠小。在此，第五晶體管與第六晶體管的尺寸比優(yōu)選地大約為20∶1。
由上述結(jié)構(gòu)，連接到移位寄存器上的外部接線(xiàn)端包括第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、起始信號(hào)輸入端、第一電源電壓輸入端及第二電源電壓輸入端五個(gè)連接端。
此外，第五晶體管與第七晶體管的尺寸比最好大約是2∶1。
為了實(shí)現(xiàn)本發(fā)明的第二及第三目的，提供了一種包括形成在一透明基片上的顯示單元陣列電路、數(shù)據(jù)驅(qū)動(dòng)電路及柵極驅(qū)動(dòng)電路的LCD。
顯示單元陣列電路具有多條數(shù)據(jù)線(xiàn)和多條柵極線(xiàn)，每個(gè)顯示單元陣列連接到相應(yīng)的數(shù)據(jù)線(xiàn)和柵極線(xiàn)對(duì)上。
柵極驅(qū)動(dòng)電路具有第一移位寄存器，其包括依次互連的多個(gè)級(jí)，該多個(gè)級(jí)具有其中初始信號(hào)接入到輸入端上的第一級(jí)，利用每一級(jí)的輸出信號(hào)來(lái)順序地選擇多條柵極線(xiàn)。
數(shù)據(jù)驅(qū)動(dòng)電路包括多個(gè)數(shù)據(jù)線(xiàn)塊和第二移位寄存器，每一數(shù)據(jù)線(xiàn)塊包括多個(gè)驅(qū)動(dòng)晶體管，每一驅(qū)動(dòng)晶體管的漏極和源極連接在數(shù)據(jù)輸入端和數(shù)據(jù)線(xiàn)之間，柵極通常連接到塊選端上，第二移位寄存器包括依次互連的多個(gè)級(jí)，多個(gè)級(jí)中具有其中數(shù)據(jù)塊選擇初始信號(hào)連接到輸入端上的第一級(jí)，利用每一級(jí)的輸出信號(hào)來(lái)順序地對(duì)多個(gè)數(shù)據(jù)線(xiàn)塊進(jìn)行選擇。
該LCD進(jìn)一步包括一個(gè)安裝有集成控制和數(shù)據(jù)驅(qū)動(dòng)芯片的柔性PCB，用于向柵極和數(shù)據(jù)驅(qū)動(dòng)電路的輸入端提供控制信號(hào)和數(shù)據(jù)信號(hào)。
第一和第二移位寄存器采用實(shí)現(xiàn)本發(fā)明第一目的的移位寄存器。
用于第一移位寄存器的第一和第二時(shí)鐘信號(hào)的工作時(shí)間最好大于用于第二移位寄存器的第一和第二時(shí)鐘信號(hào)的工作時(shí)間乘以數(shù)據(jù)線(xiàn)塊數(shù)所得的時(shí)間。
透明基片通過(guò)一個(gè)外部接線(xiàn)端連接到柔性PCB上。外部接線(xiàn)端具有連接到第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、初始掃描信號(hào)輸入端、第一電源電壓輸入端及第二電源電壓輸入端的數(shù)據(jù)驅(qū)動(dòng)電路上的五個(gè)連接端；和為第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端及塊選初始信號(hào)輸入端三個(gè)控制端；以及連接到數(shù)據(jù)驅(qū)動(dòng)電路上的多個(gè)數(shù)據(jù)輸入端。
通過(guò)參考相關(guān)附圖詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施例，能夠更為清楚地理解本發(fā)明的上述目的和其他優(yōu)點(diǎn)。
圖1的簡(jiǎn)單示意圖所示的是在已有技術(shù)poly-TFTLCD中的TFT基片；圖2的簡(jiǎn)單示意圖所示的是在已有技術(shù)無(wú)定形Si TFT LCD中的TFT基片；圖3是根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的無(wú)定形Si TFT LCD的分解的透視圖；圖4的示意圖所示的是在根據(jù)本發(fā)明一優(yōu)選實(shí)施例的無(wú)定形Si TFT LCD中的TFT基片；圖5是圖4數(shù)據(jù)驅(qū)動(dòng)電路中移位寄存器的方框圖；圖6是圖4柵極驅(qū)動(dòng)電路中移位寄存器的方框圖；圖7是圖5和6移位寄存器中每一級(jí)的詳細(xì)電路圖；圖8是圖7中各元件的時(shí)間關(guān)系圖；圖9是圖7各級(jí)的模擬輸出波形；圖10是圖7中輸出信號(hào)的時(shí)鐘信號(hào)延遲特性的模擬波形；圖11是在本發(fā)明柵極驅(qū)動(dòng)電路中的外部接線(xiàn)端布局圖；圖12到14是本發(fā)明移位寄存器與常規(guī)技術(shù)移位寄存器相比較而得到的比較波形；圖15的示意圖所示的是所有通道都被同時(shí)驅(qū)動(dòng)的面板。
圖16所示的是根據(jù)本發(fā)明的以塊驅(qū)動(dòng)方式驅(qū)動(dòng)的面板的示意圖；圖17是在本發(fā)明塊驅(qū)動(dòng)方式中的各元件時(shí)間關(guān)系圖；及圖18到20所示的是柵極線(xiàn)驅(qū)動(dòng)信號(hào)、數(shù)據(jù)線(xiàn)塊選信號(hào)及象素充電特性的模擬結(jié)果示意圖，其中開(kāi)關(guān)晶體管(SWT)的設(shè)計(jì)寬度為4000微米，長(zhǎng)度為5微秒。
參考附圖所示實(shí)例介紹詳細(xì)本發(fā)明的優(yōu)選實(shí)施例。在下文中參考相關(guān)附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行描述。
圖3是根據(jù)本發(fā)明的a-Si TFT LCD的分解的透視圖。
參見(jiàn)圖3，LCD100包括LCD板組件110，背照明組件120，底盤(pán)130和蓋140。
LCD組件110包括LCD面板112，柔性PCB116，及集成控制和數(shù)據(jù)驅(qū)動(dòng)芯片118。LCD面板112包括TFT基片112a及濾色基片112b。在TFT基片112a上，設(shè)置有顯示單元陣列電路、數(shù)據(jù)驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)電路及外部接線(xiàn)端。TFT基片112a面對(duì)濾色片基片112b。液晶注入到TFT基片112a和濾色片基片112b之間，再將液晶注入口密封起來(lái)。
安裝在柔性PCB116上的集成控制及數(shù)據(jù)驅(qū)動(dòng)芯片118通過(guò)柔性PCB116與形成在TFT基片112a上的電路相連接。柔性PCB116為T(mén)FT基片112a上的數(shù)據(jù)驅(qū)動(dòng)電路和柵極驅(qū)動(dòng)電路提供數(shù)據(jù)信號(hào)、數(shù)據(jù)定時(shí)信號(hào)、柵極定時(shí)信號(hào)及柵極驅(qū)動(dòng)電壓。
背照明組件120包括燈組件122、光導(dǎo)向板124、系列光片126、反射板128及模壓框129。
參見(jiàn)圖4，在本發(fā)明的TFT基片112a上，設(shè)置有在形成TFT期間形成的顯示單元陣列電路150、數(shù)據(jù)驅(qū)動(dòng)電路160、柵極驅(qū)動(dòng)電路170、用于數(shù)據(jù)驅(qū)動(dòng)電路170的外部接線(xiàn)端162和163。
顯示單元陣列電路150包括沿列方向延伸的m條數(shù)據(jù)線(xiàn)DL1-DLm以及沿行方向延伸的n條柵極線(xiàn)GL1-GLn。
在本發(fā)明的一個(gè)實(shí)施例中，提供了一個(gè)與柵極線(xiàn)和數(shù)據(jù)線(xiàn)數(shù)目相對(duì)應(yīng)的分辨率為525(176×3)×192的2英寸LCD板實(shí)例。
開(kāi)關(guān)晶體管ST形成在數(shù)據(jù)線(xiàn)和數(shù)據(jù)線(xiàn)的交點(diǎn)處。開(kāi)關(guān)晶體管STi具有連接到數(shù)據(jù)線(xiàn)Dli上的漏極及連接到柵極線(xiàn)GLi上的柵極。開(kāi)關(guān)晶體管Sti的源極連接到透明象素電極PE上。液晶LC位于透明象素電極PE和透明公共電極CE之間。
因此，施加在透明象素電極PE和透明公共電極CE之間的電壓能夠控制液晶分子的取向，通過(guò)液晶分子的光通量得到控制，從而顯示出各個(gè)象素的不同灰度等級(jí)。
數(shù)據(jù)驅(qū)動(dòng)電路160包括一個(gè)移位寄存器164和568個(gè)開(kāi)關(guān)晶體管SWT。528個(gè)晶體管SWT構(gòu)成8個(gè)數(shù)據(jù)線(xiàn)塊BL1-BL8，其中每個(gè)塊有66個(gè)開(kāi)關(guān)晶體管。
在任一數(shù)據(jù)線(xiàn)塊Bli中，66個(gè)輸入端共同連接到含有66個(gè)數(shù)據(jù)輸入端的外部輸入端163上，66個(gè)輸出端連接到相應(yīng)的66條數(shù)據(jù)線(xiàn)上。此外，塊選端連接到移位寄存器1648個(gè)輸出端中相應(yīng)的一個(gè)輸出端上。
528個(gè)開(kāi)關(guān)晶體管SWT由a-SiTFT MOS晶體管構(gòu)成，其源極連接到相應(yīng)的數(shù)據(jù)線(xiàn)上、漏極連接到66個(gè)數(shù)據(jù)輸入端中相應(yīng)一個(gè)輸入端上且柵極連接到塊選端上。
因此，528條數(shù)據(jù)線(xiàn)分成了8個(gè)塊，其中每個(gè)塊具有66條數(shù)據(jù)線(xiàn)，8個(gè)塊由8個(gè)塊選信號(hào)順序地進(jìn)行選擇。
移位寄存器164接收第一時(shí)鐘信號(hào)(“CKH”)，第二時(shí)鐘信號(hào)(“CKHB”)，及塊選起始信號(hào)(“STH”)。移位寄存器164的輸出端連接到相應(yīng)線(xiàn)塊的塊選端上。
參見(jiàn)圖5，移位寄存器164包括依次的9個(gè)級(jí)SRH1到SRH9。換句話(huà)說(shuō)，即是每一級(jí)的輸出端“OUT”連接到下一級(jí)的輸入端“IN”上。9個(gè)級(jí)共包括對(duì)應(yīng)于數(shù)據(jù)線(xiàn)塊的8個(gè)級(jí)SRH1到SRH8以及一個(gè)虛擬(dummy)級(jí)SRH9。每級(jí)都具有輸入端IN、輸出端OUT、控制端“CT”、時(shí)鐘信號(hào)輸入端“CK”、第一電源電壓端“VSS”及第二電源電壓端“VDD”。8個(gè)級(jí)SRH1到SRH8分別為各數(shù)據(jù)線(xiàn)塊BL1到BL8的塊選端提供塊選起始信號(hào)DE1到DE8。塊選起始信號(hào)是各線(xiàn)塊的起動(dòng)信號(hào)。
奇數(shù)級(jí)SRH1、SRH3、SRH5、SRH7、SRH9接收第一時(shí)鐘信號(hào)“CKH”，偶數(shù)級(jí)SRH2、SRH4、SRH6、SRH8接收第二時(shí)鐘信號(hào)。第一時(shí)鐘信號(hào)CKH和第二時(shí)鐘信號(hào)CKHB的相位相反。第一和第二時(shí)鐘信號(hào)CKH和CKHB的工作周期被設(shè)置為小于1/66毫秒。
下一級(jí)進(jìn)入到本級(jí)的輸出信號(hào)作為控制信號(hào)輸入到本級(jí)的控制端CT。換句話(huà)說(shuō)，輸入到控制端CT的控制信號(hào)的延遲時(shí)間為輸出信號(hào)本身的工作周期。
結(jié)果，由于各級(jí)輸出信號(hào)是在高位狀態(tài)有效時(shí)間內(nèi)順序產(chǎn)生的，所以對(duì)應(yīng)于各輸出信號(hào)有效時(shí)間的數(shù)據(jù)線(xiàn)塊被選定并啟用。
虛擬級(jí)SRH9用于為前一級(jí)SRH8的控制端CT提供控制信號(hào)。
參見(jiàn)圖6，柵極驅(qū)動(dòng)電路170具有單一移位寄存器。圖6的移位寄存器170包括下級(jí)的各級(jí)SRC1到SRC4。換句話(huà)說(shuō)，就是每一級(jí)的輸出端“OUT”連接到下一級(jí)的輸入端IN上。各級(jí)包括對(duì)應(yīng)于柵極線(xiàn)的192個(gè)級(jí)SRC1到SRC192和一個(gè)虛擬級(jí)SRC193。每級(jí)具有輸入端IN、輸出端OUT、控制端CT、時(shí)鐘信號(hào)輸入端CK、第一電源電壓端VSS及第二電源電壓端VDD。
如圖7中所示，向第一級(jí)的輸入端“IN”輸入一個(gè)起始信號(hào)“ST”。此時(shí)，該起始信號(hào)是一個(gè)與垂直同步信號(hào)相同步的脈沖信號(hào)。
各級(jí)的輸出端OUT1到OUT192連接到相應(yīng)的各條柵極線(xiàn)上。提供給奇數(shù)級(jí)SRC1和SRC3的是第一時(shí)鐘信號(hào)CK，提供給偶數(shù)級(jí)SRC2和SRC4的是第二時(shí)鐘信號(hào)CKB。第一時(shí)鐘信號(hào)CK的相位與第二時(shí)鐘信號(hào)CKB的相位相反。第一和第二時(shí)鐘信號(hào)CK和CKB的工作周期為16.6/192毫秒。
因此，與用于數(shù)據(jù)驅(qū)動(dòng)電路的移位寄存器164的時(shí)鐘信號(hào)的工作周期相比，用于柵極驅(qū)動(dòng)電路的移位寄存器170的時(shí)鐘信號(hào)的工作周期是其8倍或更高。
下一級(jí)SRC2、SRC3和SRC4到本級(jí)SRC1、SRC2和SRC3的輸出信號(hào)OUT2、OUT3和OUT4作為控制信號(hào)輸入到本級(jí)SRC1、SRC2和SRC3的控制端CT。換句話(huà)說(shuō)，輸入到控制端CT的控制信號(hào)的延遲時(shí)間為輸出信號(hào)本身的工作周期。
結(jié)果，由于各級(jí)的輸出信號(hào)是在高位狀態(tài)的有效時(shí)間內(nèi)順序產(chǎn)生的，所以選定的是對(duì)應(yīng)于各輸出信號(hào)有效時(shí)間的水平線(xiàn)。
在下文當(dāng)中，參考圖7描述了上述數(shù)據(jù)驅(qū)動(dòng)電路及柵極驅(qū)動(dòng)電路中移位寄存器每一級(jí)的一個(gè)具體電路結(jié)構(gòu)。
參見(jiàn)圖7，移位寄存器164和170的每一級(jí)都包括上拉部分180，下拉部分182，上拉驅(qū)動(dòng)部分184，下拉驅(qū)動(dòng)部分186，防止浮動(dòng)部分188及防止導(dǎo)通部分190。
上拉部分180包括漏極連接到時(shí)鐘信號(hào)端CK、柵極連接到第一節(jié)點(diǎn)N1且源極連接到輸出端OUT上的上拉NMOS晶體管NT1。
下拉部分182包括漏極連接到輸出端OUT、柵極連接到第二節(jié)點(diǎn)N2且源極連接到第一電源電壓VSS上的下拉NMOS晶體管NT2。
下拉驅(qū)動(dòng)部分184包括電容器C和NMOS晶體管NT3到NT5。電容器C連接在第一節(jié)點(diǎn)和輸出端OUT之間。晶體管NT3具有共同連接到輸入端IN上的漏極和柵極及連接到第一節(jié)點(diǎn)“N1”上的源極。晶體管NT4具有連接到第一節(jié)點(diǎn)N1上的漏極、連接到第二節(jié)點(diǎn)“N2”上的柵極及連接到第一電源電壓VSS上的源極。晶體管NT5具有連接到第一節(jié)點(diǎn)N1上的漏極、連接到控制端“CT”上的柵極及連接到第一電源電壓VSS上的源極。
下拉驅(qū)動(dòng)部分186包括兩個(gè)NMOS晶體管NT6和NT7。晶體管NT6具有連接到第二電源電壓VDD上的漏極、連接到控制端CT上的柵極及連接到第二節(jié)點(diǎn)“N2”上的源極。晶體管NT7具有連接到第二節(jié)點(diǎn)“N2”上的漏極、連接到輸入端“IN”上的柵極及連接到第一電源電壓VSS上的源極。
防止浮動(dòng)部分188包括漏極和柵極共同連接到第二電源電壓VDD、源極連接到第二節(jié)點(diǎn)N2上的NMOS晶體管NT8。晶體管NT8的尺寸比晶體管NT7的尺寸小很多，如尺寸比為1∶20。
防止導(dǎo)通部分190包括漏極連接到第二節(jié)點(diǎn)N2、柵極連接到輸出端OUT、源極連接到第一電源電壓VSS上的NMOS晶體管NT9。晶體管NT9與晶體管NT7的尺寸比為1∶2。
如圖8中所示，當(dāng)?shù)谝缓偷诙r(shí)鐘信號(hào)CK和CKB以及初始掃描信號(hào)ST輸送到移位寄存器170中時(shí)，第一級(jí)SRC1響應(yīng)初始掃描信號(hào)ST的前沿使第一時(shí)鐘信號(hào)CK的高電平時(shí)間延遲了預(yù)定時(shí)間Tdr1，從而輸出了一個(gè)經(jīng)過(guò)延遲的輸出信號(hào)OUT1。
初始掃描信號(hào)ST有效時(shí)間的相位比第一時(shí)鐘信號(hào)CK高電平時(shí)間的相位快1/4。初始掃描信號(hào)ST的有效時(shí)間被分為從脈沖前沿即上升沿開(kāi)始的啟動(dòng)時(shí)間Ts1和至脈沖后沿即下降沿的保持時(shí)間Ts2。
因此，輸出信號(hào)OUT1的前沿具有自保持時(shí)間Ts2的起始點(diǎn)開(kāi)始延遲約2-4微秒特定時(shí)間的前沿即上升沿。換句話(huà)說(shuō)，第一時(shí)鐘信號(hào)CK的有效時(shí)間即高電平時(shí)間延遲Tdr1時(shí)間后輸出到輸出端OUT。
延遲特性是由以下原因造成的，即當(dāng)晶體管NT4在初始信號(hào)ST的前沿截止時(shí)，上拉驅(qū)動(dòng)部分184的電容器C通過(guò)晶體管NT3充電，當(dāng)電容器C的充電電壓高于上拉晶體管N的柵極和源極之間的閾值電壓后，上拉晶體管NT1導(dǎo)通，從而在輸出端產(chǎn)生高電平周期的第一時(shí)鐘信號(hào)CK。
當(dāng)輸出端OUT產(chǎn)生高電平周期時(shí)鐘信號(hào)時(shí)，此輸出電壓由電容器C自舉，使得上拉晶體管NT1的柵極電壓高于導(dǎo)通電壓VDD。因此，NMOS晶體管的上拉晶體管NT1保持在全導(dǎo)通狀態(tài)。
同時(shí)，在下拉驅(qū)動(dòng)部分186中，由于晶體管NT7是在晶體管NT6截止的狀態(tài)下在初始信號(hào)ST的前沿導(dǎo)通的，所以第二節(jié)點(diǎn)N2的電位降至第一電源電壓VSS。此時(shí)，防止浮動(dòng)部分188的晶體管NT8保持在導(dǎo)通狀態(tài)，同時(shí)由于導(dǎo)通的晶體管NT7的尺寸比晶體管NT8大20倍，所以第二節(jié)點(diǎn)N2的電壓從第二電源電壓VDD降至第一電源電壓VSS。因此，下拉晶體管NT2從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。
當(dāng)輸出端OUT輸出導(dǎo)通電壓(VON＝VDD)時(shí)，防止導(dǎo)通部分190的晶體管NT9導(dǎo)通，使得利用第一電源電壓VSS驅(qū)動(dòng)第二節(jié)點(diǎn)N2的能力大約提高50％。因此在輸出信號(hào)上升轉(zhuǎn)變期間，利用下拉晶體管漏極及源極之間的寄生電容能夠防止第二節(jié)點(diǎn)電壓升高。因此，能夠防止在輸出信號(hào)上升轉(zhuǎn)變時(shí)下拉晶體管導(dǎo)通期間下拉晶體管的誤操作。此時(shí)，輸出端OUT的輸出信號(hào)OUT1由于第一時(shí)鐘信號(hào)CK的工作周期產(chǎn)生延遲。
當(dāng)輸出端OUT的輸出信號(hào)的電壓降至截止電壓狀態(tài)VOFF＝VSS時(shí)，晶體管NT9截止，只有第二電源電壓VDD通過(guò)晶體管NT8輸送到第二節(jié)點(diǎn)N2中。于是，第二節(jié)點(diǎn)N2的電位從第一電源電壓VSS開(kāi)始升至第二電源電壓VDD。當(dāng)?shù)诙?jié)點(diǎn)N2的電位升高時(shí)，晶體管NT4導(dǎo)通，電容器的荷電壓通過(guò)晶體管NT4釋放。結(jié)果，上拉晶體管NT1開(kāi)始截止。
接下來(lái)，由于輸送到控制端CT的下一級(jí)輸出信號(hào)升高至導(dǎo)通電壓，所以晶體管NT5和NT6導(dǎo)通。因此，第二節(jié)點(diǎn)N2的電位開(kāi)始迅速上升到由晶體管NT6和晶體管NT8提供的第二電源電壓VDD，第一節(jié)點(diǎn)N1的電位通過(guò)晶體管NT4和NT5迅速降至第一電源電壓VSS。
因此，上拉晶體管NT1截止，下拉晶體管NT2導(dǎo)通，使得輸出端OUT的電壓從導(dǎo)通電壓VON降至第二電源電壓的截止電壓VOFF。
盡管施加到控制端CT上的下一級(jí)的輸出信號(hào)電平降至低電平且晶體管NT6截止，但第二節(jié)點(diǎn)N2通過(guò)晶體管NT8仍保持第二電壓VDD偏置的狀態(tài)，第一節(jié)點(diǎn)通過(guò)仍保持在導(dǎo)通狀態(tài)的晶體管NT4保持在第一電源電壓VSS偏置的狀態(tài)。因此，由于長(zhǎng)期使用，雖然晶體管NT2和NT4的閾值電壓升高，由于第二節(jié)點(diǎn)N2的電位保持在第二電源電壓VDD上，所以能夠在沒(méi)有誤操作如下拉晶體管截止的情況下保證操作穩(wěn)定。
SRC1到SRC4各級(jí)都以與前述方法相同的方式進(jìn)行操作，因此，如圖9中所示，順序且穩(wěn)定地產(chǎn)生輸出信號(hào)OUT1到OUT4。
圖10所示的是當(dāng)一個(gè)用于2英寸板的柵極線(xiàn)負(fù)載30PF連接到上述本發(fā)明的移位寄存器上時(shí)的仿真結(jié)果。如圖10中所示，該結(jié)果說(shuō)明了信號(hào)OUT2和OUT1相對(duì)于時(shí)鐘信號(hào)CK和CKB都發(fā)生了延遲。輸出信號(hào)的上升時(shí)間及下降時(shí)間約為1.5微秒，時(shí)鐘信號(hào)的延遲上升時(shí)間Tdr和延遲下降時(shí)間Tdf約為0.3微秒。
圖11所示的是設(shè)置在集成于本發(fā)明LCD板上的柵極驅(qū)動(dòng)電路的移位寄存器中的外部接線(xiàn)端部分的布局圖。布局圖的右側(cè)是TFT側(cè)，布局的左側(cè)是薄膜電纜側(cè)。如圖11中所示，本發(fā)明的移位寄存器只需要初始信號(hào)(ST)輸入端、第一時(shí)鐘信號(hào)輸入端CK、第二時(shí)鐘信號(hào)輸入端CKB、第一電源電壓端VOFF或VSS及第二電源電壓端VON或VDD等五個(gè)外部接線(xiàn)端。因此，可以降低玻璃基片上連接端部分172所占的空間。
圖12到14是采用下拉控制技術(shù)產(chǎn)并利用電容器的常規(guī)移位寄存器的輸出特性與本發(fā)明移位寄存器的輸出特性相比較的波形圖。
圖12的曲線(xiàn)圖用于比較第二節(jié)點(diǎn)N2的電壓波形。如圖12中所示，與實(shí)線(xiàn)相對(duì)應(yīng)的本發(fā)明與”A”區(qū)中虛線(xiàn)所示的常規(guī)技術(shù)相比保持在更為穩(wěn)定的低電平狀態(tài)。
圖13的曲線(xiàn)圖用于比較第二節(jié)點(diǎn)N2高電平狀態(tài)下的狀態(tài)變化。虛線(xiàn)所代表的常規(guī)技術(shù)表示了電平隨著時(shí)間的推移而下降，而實(shí)線(xiàn)所代表的本發(fā)明所表示的是電平始終與時(shí)間無(wú)關(guān)地保持在恒定狀態(tài)。這是因?yàn)楸景l(fā)明通過(guò)防止浮動(dòng)部分始終保持在電源電壓VDD的供電狀態(tài)。
圖14的曲線(xiàn)圖用于比較輸出端中輸出信號(hào)的波形。其表示了與對(duì)應(yīng)于已有技術(shù)的虛線(xiàn)所示的輸出信號(hào)波形相比較的、對(duì)應(yīng)于本發(fā)明的、實(shí)線(xiàn)所示的輸出信號(hào)波形，在有效狀態(tài)(高電平狀態(tài))下保持在更為穩(wěn)定的高電平狀態(tài)。眾所周知，在非有效狀態(tài)(即低電平)下本發(fā)明保持在穩(wěn)定的低電平偏置狀態(tài)。
本發(fā)明的數(shù)據(jù)驅(qū)動(dòng)電路160不采用所有通道同時(shí)工作方式(見(jiàn)圖15)，而采作塊驅(qū)動(dòng)方式(見(jiàn)圖16)。
利用a-Si不易于實(shí)現(xiàn)數(shù)據(jù)驅(qū)動(dòng)芯片的復(fù)雜模擬功能。但利用開(kāi)關(guān)晶體管的塊驅(qū)動(dòng)能夠顯著降低從數(shù)據(jù)驅(qū)動(dòng)芯片提供給LCD面板的視頻通道數(shù)。塊驅(qū)動(dòng)能夠使象素的充電時(shí)間降低。但由于2英寸的小尺寸顯示面板與筆記本電腦或桌面電腦監(jiān)視器相比較具有足夠的傳送時(shí)間，所以可以采用塊操作。
不同分辨率的象素充電時(shí)間如下表1中所示。
表一
在UXGA級(jí)面板中，考慮與面板尺寸有關(guān)的負(fù)載及延遲時(shí)的充電時(shí)間為7-8微秒。因此，當(dāng)考慮具有同樣驅(qū)動(dòng)能力的數(shù)據(jù)驅(qū)動(dòng)芯片時(shí)，2”面板的充電時(shí)間為USGA級(jí)面板的充電時(shí)間的10倍或更多。因此，盡管進(jìn)行了將數(shù)據(jù)線(xiàn)分為十個(gè)塊的塊操作，2”面板與UXGA級(jí)面板仍具有同樣的充電特性。
因此，本發(fā)明對(duì)于在2”面板中被分為8個(gè)塊的數(shù)據(jù)線(xiàn)進(jìn)行塊操作。因此，如果將528個(gè)視頻通道分為8個(gè)塊，則每一塊中配置有66個(gè)通道。因此，與528個(gè)通道同時(shí)進(jìn)行操作的操作方式相比較(見(jiàn)圖15)，可以將連接通道數(shù)從528個(gè)通道降至66個(gè)通道。
因此，本發(fā)明采用數(shù)據(jù)線(xiàn)塊操作方式，將數(shù)據(jù)線(xiàn)驅(qū)動(dòng)電路集成在一個(gè)面板上，并利用移位寄存器順序地選擇各個(gè)塊，從而能夠?qū)?shù)據(jù)驅(qū)動(dòng)芯片和面板之間的接線(xiàn)端數(shù)顯著地降低至1/8。
因此，由于根據(jù)本發(fā)明的實(shí)施例僅總共需要66個(gè)通道端的接線(xiàn)端，所以必要的只有數(shù)據(jù)控制端、五個(gè)柵極控制端及一個(gè)公共電壓端(VCOM)及75個(gè)總接線(xiàn)端。
因此，本發(fā)明能夠顯著降低外部接線(xiàn)端數(shù)及面板的外部印度線(xiàn)尺寸，從而節(jié)省了制作成本，由于面板變小所以生產(chǎn)率及價(jià)格都得能得以提高。
參見(jiàn)圖17，為了順序地使有源部分的8個(gè)塊進(jìn)行工作，塊操作方式通過(guò)移位寄存器164產(chǎn)生塊選信號(hào)DE1到DE8。
本發(fā)明設(shè)計(jì)了一個(gè)分辨率為176*192的2”面板，柵極線(xiàn)有效時(shí)間為86微秒，每一塊選信號(hào)的有效時(shí)間為10微秒。。因此，塊操作時(shí)能夠保持足夠的象素充電特性。
圖18到20所示的是當(dāng)開(kāi)關(guān)晶體管(SWT)設(shè)計(jì)寬度為4000微米、長(zhǎng)度為5微秒、施加電壓為20伏時(shí)柵極線(xiàn)驅(qū)動(dòng)信號(hào)、數(shù)據(jù)線(xiàn)塊選信號(hào)及象素充電特性的模擬試驗(yàn)結(jié)果圖。此時(shí)，柵極線(xiàn)驅(qū)動(dòng)信號(hào)OUTi的有效時(shí)間是86微秒，數(shù)據(jù)線(xiàn)塊選信號(hào)Dei的有效時(shí)間為10微秒。
如圖20中所示，模擬試驗(yàn)結(jié)果表明了塊操作的象素充電速率為99％或更高。
上述實(shí)施例表明并描述了本發(fā)明的移位寄存器能夠用于數(shù)據(jù)驅(qū)動(dòng)電路及柵極驅(qū)動(dòng)電路。然而，很明顯，根據(jù)上述說(shuō)明，本發(fā)明的移位寄存器用于數(shù)據(jù)驅(qū)動(dòng)電路或柵極驅(qū)動(dòng)電路的各種改變或變型方案對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)都是顯而易見(jiàn)的。
如上所述，本發(fā)明在安裝于LCD面板玻璃基片上的移位寄存器上使用兩個(gè)時(shí)鐘信號(hào)，因此可以減少外部接線(xiàn)端數(shù)。此外，第二電源電壓連續(xù)供電以防止下拉晶體管的柵極在禁用狀態(tài)下發(fā)生浮動(dòng)，從而能夠在經(jīng)過(guò)長(zhǎng)期使用后不論a-siTFT LCD閾值電壓如何浮動(dòng)其都能夠進(jìn)行穩(wěn)定操作。
此外，本發(fā)明采用在小尺寸無(wú)定形硅TFT面板如2”面板中使用移位寄存器的塊驅(qū)動(dòng)方式，從而使得接線(xiàn)端數(shù)顯著下降。
以上已參考前述實(shí)施例對(duì)本發(fā)明進(jìn)行了描述。很明顯，根據(jù)前述說(shuō)明書(shū)所述，許多改變和變型方案對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)都是顯而易見(jiàn)的。因此，本發(fā)明包括落入到附加權(quán)利要求書(shū)的構(gòu)思和范圍之內(nèi)的所有改變和變型方案。
權(quán)利要求
1.一種移位寄存器，其中多個(gè)級(jí)依次互連，多個(gè)級(jí)中第一級(jí)的起始信號(hào)接入到輸入端，移位寄存器順序地輸出各級(jí)輸出信號(hào)，多個(gè)級(jí)中有接收第一時(shí)鐘信號(hào)的奇數(shù)級(jí)和用于接收相位與第一時(shí)鐘信號(hào)相反的第二時(shí)鐘信號(hào)的偶數(shù)級(jí)，多個(gè)級(jí)當(dāng)中的每一級(jí)都包括將相應(yīng)的第一和第二時(shí)鐘信號(hào)之一提供給輸出端的上拉裝置；連接到上拉裝置輸入節(jié)點(diǎn)上的上拉驅(qū)動(dòng)裝置，其響應(yīng)輸入信號(hào)的前沿使上拉裝置導(dǎo)通，響應(yīng)下一級(jí)的輸出信號(hào)使上拉裝置截止；用于向輸出端提供第一電源電壓的下拉裝置；及連接到下拉裝置輸入節(jié)點(diǎn)上的下拉驅(qū)動(dòng)裝置，其響應(yīng)輸入信號(hào)的前沿使下拉裝置截止，響應(yīng)下一級(jí)輸出信號(hào)的前沿使下拉裝置接通。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其中多個(gè)級(jí)當(dāng)中的每一級(jí)都進(jìn)一步包括一個(gè)連接到下拉裝置輸入節(jié)點(diǎn)上的防止浮動(dòng)裝置，其中該防止浮動(dòng)裝置將第二電源電壓提供給下拉裝置的輸入節(jié)點(diǎn)，防止下拉裝置的輸入節(jié)點(diǎn)發(fā)生浮動(dòng)。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其中多個(gè)級(jí)當(dāng)中的每一級(jí)都進(jìn)一步包括一個(gè)連接到下拉裝置輸入節(jié)點(diǎn)上的防止導(dǎo)通裝置，其中防止導(dǎo)通裝置響應(yīng)輸出端上的輸出信號(hào)而將第一電源電壓提供給下拉裝置的輸入節(jié)點(diǎn)，以防止下拉裝置導(dǎo)通。
4.根據(jù)權(quán)利要求3所述的移位寄存器，其中防止導(dǎo)通裝置包括一個(gè)NMOS晶體管，其漏極連接到下拉裝置的輸入節(jié)點(diǎn)上，柵極連接到輸出端上，源極連接到第一電源電壓上。
5.根據(jù)權(quán)利要求2所述的移位寄存器，其中上拉驅(qū)動(dòng)裝置包括一個(gè)連接在上拉裝置的輸入節(jié)點(diǎn)和輸出端之間的電容器；漏極和柵極共同連接到輸入端、源極連接到上拉裝置輸入節(jié)點(diǎn)上的第一晶體管；漏極連接到上拉裝置的輸入節(jié)點(diǎn)、柵極連接到下拉裝置的輸入節(jié)點(diǎn)、源極連接到第一電源電壓上的第二晶體管；漏極連接到上拉裝置的輸入節(jié)點(diǎn)、柵極連接到下一級(jí)的輸出信號(hào)端、源極連接到第一電源電壓上的第三晶體管。
6.根據(jù)權(quán)利要求5所述的移位寄存器，其中下拉驅(qū)動(dòng)裝置包括漏極連接到第二電源電壓、柵極連接到下一級(jí)的輸出信號(hào)端、源極連接到下拉裝置的輸入節(jié)點(diǎn)上的第四晶體管；漏極連接到下拉裝置的輸入節(jié)點(diǎn)、柵極連接到輸入信號(hào)端且源極連接到第一電源電壓上的第五晶體管。
7.根據(jù)權(quán)利要求6所述的移位寄存器，其中防止浮動(dòng)裝置包括漏極和柵極連接到第二電源電壓、源極連接到下拉裝置輸入節(jié)點(diǎn)上的第六晶體管，其中第六晶體管的尺寸與第五晶體管相比足夠小。
8.根據(jù)權(quán)利要求7所述的移位寄存器，其中第五晶體管與第六晶體管的尺寸比大約為20∶1。
9.一種LCD，包括形成在一透明基片上的顯示(cell)單元陣列電路、數(shù)據(jù)驅(qū)動(dòng)電路及柵極驅(qū)動(dòng)電路，顯示單元陣列電路包括多條數(shù)據(jù)線(xiàn)和多條柵極線(xiàn)，每個(gè)顯示單元陣列連接到相應(yīng)的數(shù)據(jù)線(xiàn)和柵極線(xiàn)對(duì)上，柵極驅(qū)動(dòng)電路包括第一移位寄存器，該第一移位寄存器包括依次互連的多個(gè)級(jí)，該多個(gè)級(jí)具有初始信號(hào)接入到輸入端上的第一級(jí)，并利用每一級(jí)的輸出信號(hào)來(lái)順序地選擇多條柵極線(xiàn)，多個(gè)級(jí)中有接收第一時(shí)鐘信號(hào)的奇數(shù)級(jí)和用于接收相位與第一時(shí)鐘信號(hào)相反的第二時(shí)鐘信號(hào)的偶數(shù)級(jí)，其中每一級(jí)包括連接到上一級(jí)的輸出端上的輸入端；連接到相應(yīng)柵極線(xiàn)上的輸出端；連接到下一級(jí)輸出端上的控制端；其中輸入有相應(yīng)的時(shí)鐘信號(hào)的時(shí)鐘端；連接在時(shí)鐘端和輸出端之間的上拉裝置，用于在上拉裝置導(dǎo)通時(shí)的時(shí)鐘信號(hào)工作期間上拉相應(yīng)的柵極線(xiàn)；連接在輸出端和第一電源電壓之間的下拉裝置；用于在下拉裝置導(dǎo)通時(shí)下拉相應(yīng)的柵極線(xiàn)；連接到上拉裝置輸入節(jié)點(diǎn)上的上拉驅(qū)動(dòng)裝置，其響應(yīng)提供給輸入端的輸入信號(hào)的前沿使上拉裝置導(dǎo)通，響應(yīng)提供給控制端的控制信號(hào)的前沿使上拉裝置截止；連接到下拉裝置輸入節(jié)點(diǎn)上的下拉驅(qū)動(dòng)裝置，其響應(yīng)輸入信號(hào)的前沿使下拉裝置截止，響應(yīng)控制信號(hào)的前沿使下拉裝置導(dǎo)通；及連接在下拉裝置輸入節(jié)點(diǎn)和第二電源電壓之間的防止浮動(dòng)裝置，用于始終使第二電源電壓與下拉裝置的輸入節(jié)點(diǎn)相連接以防止下拉裝置的輸入節(jié)點(diǎn)發(fā)生浮動(dòng)。
10.根據(jù)權(quán)利要求9所述的LCD，其中多個(gè)級(jí)當(dāng)中的每一級(jí)都進(jìn)一步包括一個(gè)連接在下拉裝置輸入節(jié)點(diǎn)和第一電源電壓之間的防止導(dǎo)通裝置，其中該防止導(dǎo)通裝置響應(yīng)輸出端上的輸出信號(hào)而將第一電源電壓連接到下拉裝置的輸入節(jié)點(diǎn)上以防止下拉裝置導(dǎo)通。
11.根據(jù)權(quán)利要求10所述的LCD，其中防止導(dǎo)通裝置包括一個(gè)NMOS晶體管，其漏極連接到下拉裝置的輸入節(jié)點(diǎn)上，柵極連接到輸出端上，源極連接到第一電源電壓上。
12.根據(jù)權(quán)利要求11所述的LCD，其中上拉驅(qū)動(dòng)裝置包括一個(gè)連接在上拉裝置的輸入節(jié)點(diǎn)和輸出端之間的電容器；漏極和柵極共同連接到輸入端、源極連接到上拉裝置輸入節(jié)點(diǎn)上的第一晶體管；漏極連接到上拉裝置的輸入節(jié)點(diǎn)、柵極連接到下拉裝置的輸入節(jié)點(diǎn)、源極連接到第一電源電壓上的第二晶體管；漏極連接到上拉裝置的輸入節(jié)點(diǎn)、柵極連接到控制端、源極連接到第一電源電壓上的第三晶體管。
13.根據(jù)權(quán)利要求12所述的LCD，其中下拉驅(qū)動(dòng)裝置包括漏極連接到第二電源電壓、柵極連接到控制端、源極連接到下拉裝置的輸入節(jié)點(diǎn)上的第四晶體管；漏極連接到下拉裝置的輸入節(jié)點(diǎn)、柵極連接到輸入端且源極連接到第一電源電壓上的第五晶體管。
14.根據(jù)權(quán)利要求13所述的LCD，其中防止浮動(dòng)裝置包括漏極和柵極連接到第二電源電壓、源極連接到下拉裝置輸入節(jié)點(diǎn)上的第六晶體管，其中第六晶體管的尺寸與第五晶體管相比足夠小。
15.根據(jù)權(quán)利要求14所述的移位寄存器，其中第五晶體管與第六晶體管的尺寸比大約為20∶1。
16.根據(jù)權(quán)利要求9所述的LCD，進(jìn)一步包括一個(gè)外部接線(xiàn)端，其具有第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、初始信號(hào)輸入端、第一電源電壓輸入端和第二電源電壓輸入端共五個(gè)連接端。
17.根據(jù)權(quán)利要求9所述的LCD，其中每個(gè)顯示單元陣列電路、數(shù)據(jù)驅(qū)動(dòng)電路以及柵極驅(qū)動(dòng)電路都是由無(wú)定形硅TFT制成的NMOS晶體管。
18.一種LCD，包括形成在一透明基片上的顯示單元陣列電路、數(shù)據(jù)驅(qū)動(dòng)電路及柵極驅(qū)動(dòng)電路，顯示單元陣列電路包括多條數(shù)據(jù)線(xiàn)和多條柵極線(xiàn)，每個(gè)顯示單元陣列連接到相應(yīng)的數(shù)據(jù)線(xiàn)和柵極線(xiàn)對(duì)上，其中數(shù)據(jù)驅(qū)動(dòng)電路包括多個(gè)數(shù)據(jù)線(xiàn)塊和一個(gè)移位寄存器，每一數(shù)據(jù)線(xiàn)塊都包括多個(gè)驅(qū)動(dòng)晶體管，每個(gè)晶體管的漏極和源極都分別連接在數(shù)據(jù)輸入端和數(shù)據(jù)線(xiàn)之間，柵極共同連接到塊選端上；其中移位寄存器包括依次互連的多個(gè)級(jí)，該多個(gè)級(jí)具有其中塊選初始信號(hào)接入到輸入端上的第一級(jí)，并利用每一級(jí)的輸出信號(hào)來(lái)順序地選擇多個(gè)數(shù)據(jù)線(xiàn)塊，多個(gè)級(jí)中包括接收第一時(shí)鐘信號(hào)的奇數(shù)級(jí)和用于接收相位與第一時(shí)鐘信號(hào)相反的第二時(shí)鐘信號(hào)的偶數(shù)級(jí)，其中每一級(jí)包括連接到上一級(jí)的輸出端上的輸入端；連接到相應(yīng)數(shù)據(jù)線(xiàn)塊的塊選端上的輸出端；連接到下一級(jí)輸出端上的控制端；其中輸入有相應(yīng)的時(shí)鐘信號(hào)的時(shí)鐘信號(hào)端；連接在時(shí)鐘信號(hào)端和輸出端之間的上拉裝置，用于在上拉裝置導(dǎo)通時(shí)的時(shí)鐘信號(hào)工作期間上拉相應(yīng)的柵極線(xiàn)；連接在輸出端和第一電源電壓之間的下拉裝置；用于在下拉裝置導(dǎo)通時(shí)利用第一電源電壓下拉相應(yīng)的柵極線(xiàn)；連接到上拉裝置輸入節(jié)點(diǎn)上的上拉驅(qū)動(dòng)裝置，其響應(yīng)提供給輸入端的輸入信號(hào)的前沿使上拉裝置導(dǎo)通，響應(yīng)提供給控制端的控制信號(hào)的前沿使上拉裝置截止；連接到下拉裝置輸入節(jié)點(diǎn)上的下拉驅(qū)動(dòng)裝置，其響應(yīng)輸入信號(hào)的前沿使下拉裝置截止，響應(yīng)控制信號(hào)的前沿使下拉裝置導(dǎo)通。
19.根據(jù)權(quán)利要求18所述的LCD，其中每一級(jí)包括一個(gè)連接在下拉裝置輸入節(jié)點(diǎn)和第二電源電壓之間的防止浮動(dòng)裝置，下拉裝置的輸入節(jié)點(diǎn)始終連接到第二電源電壓上，以防止下拉裝置的輸入節(jié)點(diǎn)發(fā)生浮動(dòng)。
20.根據(jù)權(quán)利要求19所述的LCD，其中每一級(jí)都進(jìn)一步包括一個(gè)連接在下拉裝置輸入節(jié)點(diǎn)和第一電源電壓之間的防止導(dǎo)通裝置，其中該防止導(dǎo)通裝置響應(yīng)輸出端上的輸出信號(hào)而將第一電源電壓連接到下拉裝置的輸入節(jié)點(diǎn)上以防止下拉裝置導(dǎo)通。
21.根據(jù)權(quán)利要求20所述的LCD，其中防止導(dǎo)通裝置包括一個(gè)NMOS晶體管，其漏極連接到下拉裝置的輸入節(jié)點(diǎn)上，柵極連接到輸出端上，源極連接到第一電源電壓上。
22.根據(jù)權(quán)利要求21所述的LCD，其中上拉驅(qū)動(dòng)裝置包括一個(gè)連接在上拉裝置的輸入節(jié)點(diǎn)和輸出端之間的電容器；漏極和柵極共同連接到輸入端、源極連接到上拉裝置輸入節(jié)點(diǎn)上的第一晶體管；漏極連接到上拉裝置的輸入節(jié)點(diǎn)、柵極連接到下拉裝置的輸入節(jié)點(diǎn)、源極連接到第一電源電壓上的第二晶體管；漏極連接到上拉裝置的輸入節(jié)點(diǎn)、柵極連接到控制端、源極連接到第一電源電壓上的第三晶體管。
23.根據(jù)權(quán)利要求22所述的LCD，其中下拉驅(qū)動(dòng)裝置包括漏極連接到第二電源電壓、柵極連接到控制端、源極連接到下拉裝置的輸入節(jié)點(diǎn)上的第四晶體管；漏極連接到下拉裝置的輸入節(jié)點(diǎn)、柵極連接到輸入端且源極連接到第一電源電壓上的第五晶體管。
24.根據(jù)權(quán)利要求23所述的LCD，其中防止浮動(dòng)裝置包括漏極和柵極連接到第二電源電壓、源極連接到下拉裝置輸入節(jié)點(diǎn)上的第六晶體管，其中第六晶體管的尺寸比第五晶體管的尺寸小。
25.根據(jù)權(quán)利要求24所述的移位寄存器，其中第五晶體管與第六晶體管的尺寸比大約為20∶1。
26.根據(jù)權(quán)利要求18所述的LCD，進(jìn)一步包括一個(gè)外部接線(xiàn)端，其具有第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、塊選初始信號(hào)輸入端和多個(gè)數(shù)據(jù)輸入端。
27.根據(jù)權(quán)利要求18所述的LCD，其中每個(gè)顯示單元陣列電路、數(shù)據(jù)驅(qū)動(dòng)電路以及柵極驅(qū)動(dòng)電路都包括由無(wú)定形硅TFT制成的NMOS晶體管。
28.一種具有LCD模塊的LCD，其中液晶置于下透明基片和上透明基片之間，該LCD包括形成在下透明基片上的顯示單元陣列電路，其包括多條數(shù)據(jù)線(xiàn)和多條柵極線(xiàn)，每一顯示單元陣列連接到相應(yīng)的數(shù)據(jù)線(xiàn)和柵極線(xiàn)對(duì)上，形成在下透明基片上的柵極驅(qū)動(dòng)電路，其包括第一移位寄存器，該第一移位寄存器包括依次互連的多個(gè)級(jí)，該多個(gè)級(jí)具有其中初始信號(hào)接入到輸入端上的第一級(jí)，并利用每一級(jí)的輸出信號(hào)來(lái)順序地選擇多條柵極線(xiàn)，形成在下透明基片上的數(shù)據(jù)驅(qū)動(dòng)電路，其包括多個(gè)數(shù)據(jù)線(xiàn)塊和第二移位寄存器，每個(gè)數(shù)據(jù)線(xiàn)塊包括多個(gè)驅(qū)動(dòng)晶體管，每個(gè)驅(qū)動(dòng)晶體管的漏極和源極連接在數(shù)據(jù)輸入端和數(shù)據(jù)線(xiàn)之間，柵極共同連接到塊選端上，第二移位寄存器包括依次互連的多個(gè)級(jí)，該多個(gè)級(jí)具有其中塊選初始信號(hào)接入到輸入端上的第一級(jí)，并利用每一級(jí)的輸出信號(hào)來(lái)順序地選擇多個(gè)數(shù)據(jù)線(xiàn)塊；及安裝有集成控制和數(shù)據(jù)驅(qū)動(dòng)芯片的柔性PCB，用于為柵極和數(shù)據(jù)驅(qū)動(dòng)電路的輸入端提供控制信號(hào)和數(shù)據(jù)信號(hào)。
29.根據(jù)權(quán)利要求28所述的LCD，其中第一和第二移位寄存器中的每一個(gè)多個(gè)級(jí)包括接收第一時(shí)鐘信號(hào)的奇數(shù)級(jí)和用于接收相位與第一時(shí)鐘信號(hào)相反的第二時(shí)鐘信號(hào)的偶數(shù)級(jí)，其中每一級(jí)包括連接到上一級(jí)的輸出端上的輸入端；連接到相應(yīng)柵極線(xiàn)和數(shù)據(jù)線(xiàn)塊上的輸出端；連接到下一級(jí)輸出端上的控制端；其中輸入有相應(yīng)的時(shí)鐘信號(hào)的時(shí)鐘信號(hào)端；連接在時(shí)鐘信號(hào)端和輸出端之間的上拉裝置，用于在上拉裝置導(dǎo)通時(shí)的時(shí)鐘信號(hào)工作期間上拉輸出端；連接在輸出端和第一電源電壓之間的下拉裝置；用于在下拉裝置導(dǎo)通時(shí)下拉相應(yīng)的柵極線(xiàn)；連接到上拉裝置輸入節(jié)點(diǎn)上的上拉驅(qū)動(dòng)裝置，其響應(yīng)提供給輸入端的輸入信號(hào)的前沿使上拉裝置導(dǎo)通，響應(yīng)提供給控制端的控制信號(hào)的前沿使上拉裝置截止；連接到下拉裝置輸入節(jié)點(diǎn)上的下拉驅(qū)動(dòng)裝置，其響應(yīng)輸入信號(hào)的前沿使下拉裝置截止，響應(yīng)控制信號(hào)的前沿使下拉裝置導(dǎo)通；及一個(gè)連接在下拉裝置輸入節(jié)點(diǎn)和第二電源電壓之間的防止浮動(dòng)裝置，第二電源電壓始終連接到下拉裝置的輸入節(jié)點(diǎn)上，以防止下拉裝置的輸入節(jié)點(diǎn)發(fā)生浮動(dòng)。
30.根據(jù)權(quán)利要求28所述的LCD，用于第一移位寄存器的第一和第二時(shí)鐘信號(hào)的工作時(shí)間大于用于第二移位寄存器的第一和第二時(shí)鐘信號(hào)的工作時(shí)間乘以數(shù)據(jù)線(xiàn)塊數(shù)所得的時(shí)間。
31.根據(jù)權(quán)利要求28所述的LCD，其中下透明基片通過(guò)一個(gè)外部接線(xiàn)端連接到柔性PCB上，其中外部接線(xiàn)端包括為連接到第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、初始掃描信號(hào)輸入端、第一電源電壓輸入端及第二電源電壓輸入端的數(shù)據(jù)驅(qū)動(dòng)電路上的五個(gè)連接端；為第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端及塊選初始信號(hào)輸入端三個(gè)控制端；以及連接到數(shù)據(jù)驅(qū)動(dòng)電路上的多個(gè)數(shù)據(jù)輸入端。
全文摘要
一種移位寄存器,多個(gè)級(jí)依次互連并有接收第一時(shí)鐘信號(hào)的奇數(shù)級(jí)和接收第二時(shí)鐘信號(hào)的偶數(shù)級(jí)。每一級(jí)具有將相應(yīng)的第一和第二時(shí)鐘信號(hào)之一提供給輸出端的上拉部分;上拉驅(qū)動(dòng)部分連接到上拉部分的輸入節(jié)點(diǎn),其響應(yīng)輸入信號(hào)前沿使上拉部分導(dǎo)通,響應(yīng)下一級(jí)輸出信號(hào)使上拉部分截止;下拉部分向輸出端提供第一電源電壓;下拉驅(qū)動(dòng)部分連接到下拉裝置的輸入節(jié)點(diǎn),其響應(yīng)輸入信號(hào)前沿使下拉部分截止,響應(yīng)下一級(jí)輸出信號(hào)前沿使下拉部分導(dǎo)通。
文檔編號(hào)G09G3/20GK1369871SQ011216
公開(kāi)日2002年9月18日 申請(qǐng)日期2001年6月20日 優(yōu)先權(quán)日2001年2月13日
發(fā)明者全珍 申請(qǐng)人:三星電子株式會(huì)社