?、820到821及異或門813A到813D。所有這些元件耦合在一起，如圖8中所示。在未展示用于圖8中說明的多路復(fù)用器的選擇輸入的情況下，由配置存儲器單元控制選擇輸入。也就是說，存儲于配置存儲器單元中的配置位流的配置位耦合到多路復(fù)用器的選擇輸入以選擇到多路復(fù)用器的正確輸入。出于清楚起見而省略圖8中以及本文的其它選定圖中所熟知的這些配置存儲器單元。
[0041]在所描畫實(shí)例中，可對每一存儲器元件802A到802D編程以充當(dāng)同步或異步正反器或閂鎖。通過編程同步/異步選擇電路803來對切片中的所有四個(gè)存儲器元件進(jìn)行在同步及異步功能性之間的選擇。在編程存儲器元件以使得S/R(設(shè)定/重設(shè))輸入信號提供設(shè)定功能時(shí)，REV輸入端子提供重設(shè)功能。在編程存儲器元件以使得S/R輸入信號提供重設(shè)功能時(shí)，REV輸入端子提供設(shè)定功能。存儲器元件802A到802D由時(shí)鐘信號CK計(jì)時(shí)，所述時(shí)鐘信號CK可例如由全局時(shí)鐘網(wǎng)絡(luò)或由互連結(jié)構(gòu)提供。此些可編程存儲器元件在FPGA設(shè)計(jì)的領(lǐng)域中是熟知的。每一存儲器元件802A到802D將所記錄輸出信號AQ到DQ提供到互連結(jié)構(gòu)。因?yàn)槊恳?LUT 801A到801D提供兩個(gè)輸出信號05及06，所以LUT可經(jīng)配置以充當(dāng)具有五個(gè)共享輸入信號(INl到IN5)的兩個(gè)5輸入LUT，或充當(dāng)具有輸入信號INl到IN6的一個(gè)6輸入LUT。
[0042]在圖8的電路中，每一 LUTM 801A到801D可在若干模式的任一者中起作用。當(dāng)在查找表模式中時(shí)，每一 LUT具有由FPGA互連結(jié)構(gòu)經(jīng)由輸入多路復(fù)用器所供應(yīng)的六個(gè)數(shù)據(jù)輸入信號INl到IN6。64個(gè)數(shù)據(jù)值中的一者基于信號INl到IN6的值而以可編程方式選自配置存儲器單元。當(dāng)在RAM模式中時(shí)，每一 LUT充當(dāng)具有共享尋址的單個(gè)64位RAM或兩個(gè)32位RAM。經(jīng)由輸入端子DIl (經(jīng)由用于LUT 801A到801C的多路復(fù)用器817A到817C)將RAM寫入數(shù)據(jù)供應(yīng)到64位RAM，或經(jīng)由輸入端子DIl及DI2將RAM寫入數(shù)據(jù)供應(yīng)到兩個(gè)32位RAM。LUT RAM中的RAM寫入操作由來自多路復(fù)用器806的時(shí)鐘信號CK及由來自多路復(fù)用器807的寫入啟用信號WEN控制，其可選擇性地傳遞時(shí)鐘啟用信號CE或?qū)懭雴⒂眯盘朩E。在移位寄存器模式中，每一 LUT充當(dāng)兩個(gè)16位移位寄存器，或其中兩個(gè)16位移位寄存器串聯(lián)耦合以產(chǎn)生單個(gè)32位移位寄存器。經(jīng)由輸入端子DIl及DI2中的一者或兩者提供移入信號。可經(jīng)由LUT輸出端子提供16位及32位移出信號，且也可更直接地經(jīng)由LUT輸出端子MC31提供32位移出信號。也可經(jīng)由輸出選擇多路復(fù)用器81ID及CLE輸出端子DMUX將LUT 801A的32位移出信號MC31提供到用于移位寄存器鏈接的一般互連結(jié)構(gòu)。因此，上文所闡述的電路及方法可實(shí)施于例如圖7及8的裝置等裝置或任何其它合適的裝置中。
[0043]圖9展示啟用集成電路中的電荷放電的方法。確切地說，在步驟902處提供輸入/輸出墊，且在步驟904處，二極管耦合于輸入/輸出墊處的第一節(jié)點(diǎn)與接地節(jié)點(diǎn)之間。在步驟906處，N溝道晶體管接著耦合于第一節(jié)點(diǎn)與接地節(jié)點(diǎn)之間。在步驟908處，增加N溝道晶體管的本體部分與接地節(jié)點(diǎn)之間的放電路徑的電阻。
[0044]圖10展示形成具有啟用電荷放電的電路的集成電路的方法。在步驟1002處提供P型襯底。在步驟1004處，二極管設(shè)置于輸入/輸出墊與接地節(jié)點(diǎn)之間。在步驟1006處，深N阱形成于P型襯底中，且在步驟1008處，電阻器設(shè)置于N阱中的P阱到P型襯底之間。接著在步驟1010處將電荷從輸入/輸出端口重新引導(dǎo)到二極管。圖9及10的方法可使用如圖1到8中所示的各種電路及集成電路封裝或其它合適的電路及裝置實(shí)施。
[0045]因此可了解已描述集成電路中的電荷放電的新電路及方法。所屬領(lǐng)域的技術(shù)人員將了解，應(yīng)看到存在并入所揭示的發(fā)明中的眾多替代方案和等效物。因此，本發(fā)明并非由前述實(shí)例進(jìn)行限制，而是僅由所附權(quán)利要求書進(jìn)行限制。
【主權(quán)項(xiàng)】
1.一種用于啟用集成電路中的電荷放電的電路，所述電路包括: 輸入/輸出墊，其耦合到第一節(jié)點(diǎn)； 第一二極管，其耦合于所述第一節(jié)點(diǎn)與接地節(jié)點(diǎn)之間； 晶體管，其并聯(lián)耦合于所述第一節(jié)點(diǎn)與所述接地節(jié)點(diǎn)之間的所述第一二極管；及 電阻器，其耦合于所述晶體管的本體部分與所述接地節(jié)點(diǎn)之間。2.根據(jù)權(quán)利要求1所述的電路，其進(jìn)一步包括并聯(lián)耦合于所述第一節(jié)點(diǎn)與功率節(jié)點(diǎn)之間的第二二極管及P溝道晶體管。3.根據(jù)權(quán)利要求2所述的電路，其進(jìn)一步包括驅(qū)動(dòng)器，所述驅(qū)動(dòng)器具有串聯(lián)耦合于所述第一節(jié)點(diǎn)與所述功率節(jié)點(diǎn)之間的一對P溝道晶體管，及串聯(lián)耦合于所述第一節(jié)點(diǎn)與所述接地節(jié)點(diǎn)之間的一對N溝道晶體管。4.根據(jù)權(quán)利要求3所述的電路，其進(jìn)一步包括耦合于所述N溝道晶體管對中的第一晶體管的本體部分與所述接地節(jié)點(diǎn)之間的電阻器。5.根據(jù)權(quán)利要求1到4中任一權(quán)利要求所述的電路，其中: 所述晶體管包括N溝道晶體管； 所述電路進(jìn)一步包括形成于P型襯底中的深N阱；及 所述N溝道晶體管的源極區(qū)及漏極區(qū)形成于所述深N阱的P阱中。6.根據(jù)權(quán)利要求5所述的電路，其中所述電阻器形成于所述P阱與所述P型襯底之間。7.根據(jù)權(quán)利要求6所述的電路，其中所述電阻器包括形成于所述P型襯底上的多晶硅電阻器。8.一種啟用集成電路中的電荷放電的方法，所述方法包括: 提供輸入/輸出墊； 將二極管耦合于所述輸入/輸出墊處的第一節(jié)點(diǎn)與接地節(jié)點(diǎn)之間； 將晶體管耦合于所述第一節(jié)點(diǎn)與所述接地節(jié)點(diǎn)之間；及 增加所述晶體管的本體部分與所述接地節(jié)點(diǎn)之間的放電路徑的電阻。9.根據(jù)權(quán)利要求8所述的方法，其中: 所述晶體管包括N溝道晶體管: 所述方法進(jìn)一步包括在P型襯底中提供深N阱；及 將N溝道晶體管耦合于第一節(jié)點(diǎn)與所述接地節(jié)點(diǎn)之間包括在所述深N阱的P阱中形成所述N溝道晶體管的源極區(qū)及漏極區(qū)。10.根據(jù)權(quán)利要求8或權(quán)利要求9所述的方法，其中將二極管耦合于所述輸入/輸出墊處的第一節(jié)點(diǎn)與接地節(jié)點(diǎn)之間包括在P型襯底中形成N型區(qū)。11.根據(jù)權(quán)利要求8到10中任一權(quán)利要求所述的方法，其中增加所述晶體管的本體部分與所述接地節(jié)點(diǎn)之間的放電路徑的所述電阻包括在所述晶體管的所述本體部分與所述接地節(jié)點(diǎn)之間提供電阻器。12.根據(jù)權(quán)利要求11所述的方法，其中在所述晶體管的所述本體部分與所述接地節(jié)點(diǎn)之間提供電阻器包括在所述襯底上形成多晶硅電阻器。13.根據(jù)權(quán)利要求8到12中任一權(quán)利要求所述的方法，其進(jìn)一步包括將電荷從所述輸入/輸出墊重新引導(dǎo)到所述二極管。
【專利摘要】描述一種用于啟用集成電路中的電荷放電的電路(200)。所述電路包括：輸入/輸出墊(206)，其耦合到第一節(jié)點(diǎn)(208)；第一二極管(232)，其耦合于所述第一節(jié)點(diǎn)與接地節(jié)點(diǎn)(212)之間；晶體管(216)，其并聯(lián)耦合于所述第一節(jié)點(diǎn)與所述接地節(jié)點(diǎn)之間的所述第一二極管；及電阻器(234)，其耦合于所述晶體管的本體部分與所述接地節(jié)點(diǎn)之間。還描述一種啟用電荷放電的方法。
【IPC分類】H01L27/02
【公開號】CN104937717
【申請?zhí)枴緾N201380070408
【發(fā)明人】詹姆士·卡普
【申請人】吉林克斯公司
【公開日】2015年9月23日
【申請日】2013年10月10日
【公告號】EP2946404A1, US9013844, US20140198416, WO2014113098A1