專利名稱：衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法
技術(shù)領(lǐng)域：
本發(fā)明涉及總線接口方法，特別涉及一種衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線 接口方法。
背景技術(shù)：
導(dǎo)航已經(jīng)成為現(xiàn)代生活中不可或缺的重要組成部分，它在國民經(jīng)濟和現(xiàn)代科學(xué)技 術(shù)等各個領(lǐng)域均發(fā)揮著重要作用。其中衛(wèi)星導(dǎo)航定位技術(shù)更是被廣泛應(yīng)用于社會生活的各 個方面，正逐漸成為最主要的導(dǎo)航定位技術(shù)。目前使用廣泛的衛(wèi)星導(dǎo)航定位系統(tǒng)有美國的 GPS全球定位系統(tǒng)，俄羅斯的GL0NASS衛(wèi)星導(dǎo)航定位系統(tǒng)，歐洲的GALILEO衛(wèi)星導(dǎo)航定位系 統(tǒng)和我國的北斗導(dǎo)航定位系統(tǒng)?，F(xiàn)代航空總線要求信息快速共享，需要實現(xiàn)高速大容量數(shù)據(jù)和圖像信號的傳輸， 通訊頻率為(^bt以上，而衛(wèi)星導(dǎo)航接收系統(tǒng)通常采用RS232總線傳輸導(dǎo)航信息，最高傳輸速 率僅為115200bit/s，無法滿足航空總線高傳輸速率的要求，因而需要將RS232總線信息接 入高速智能統(tǒng)一總線進(jìn)行傳輸。文獻(xiàn)“RS232-GPIB控制器的設(shè)計，電子技術(shù)應(yīng)用，2006年第3期”公開了一種基于 W78E51單片機的RS232串口轉(zhuǎn)RJ45以太網(wǎng)的接口。該接口需要借助單片機系統(tǒng)作為中轉(zhuǎn) 電路，控制數(shù)據(jù)的收發(fā)和數(shù)據(jù)格式的轉(zhuǎn)換，目前公開的文獻(xiàn)中沒有RS232直接與高速總線 相連的方法，都必須通過PC104、ARM、DSP、PC等系統(tǒng)與外部總線相連，不能使RS232脫離系 統(tǒng)直接接入高速智能統(tǒng)一總線。

發(fā)明內(nèi)容
為克服現(xiàn)有衛(wèi)星導(dǎo)航接收系統(tǒng)無法直接接入高速智能統(tǒng)一總線的不足，本發(fā)明提 出一種衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法，通過該方法衛(wèi)星導(dǎo)航接收系統(tǒng)輸 出的RS232信號可直接接入高速智能統(tǒng)一總線，實現(xiàn)導(dǎo)航信息快速共享。本發(fā)明基于信號 慢進(jìn)快出的思想，衛(wèi)星導(dǎo)航接收系統(tǒng)信號以低速輸入、以高速輸出，實現(xiàn)低速RS232信號向 高速智能統(tǒng)一總線信號的轉(zhuǎn)換。采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線編碼， 采用高速邏輯器件接收高速智能統(tǒng)一總線的發(fā)送允許信號，采用高速雙端口 RAM緩存數(shù) 據(jù)，設(shè)置選擇開關(guān)切換雙端口 RAM的高低速讀寫時鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將并行 信號進(jìn)行串行轉(zhuǎn)換及控制串行信號向高速智能統(tǒng)一總線的發(fā)送，以此為基礎(chǔ)實現(xiàn)衛(wèi)星導(dǎo)航 接收系統(tǒng)與高速智能統(tǒng)一總線的接口。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總 線接口方法，其特點是包括以下步驟1)衛(wèi)星導(dǎo)航接收系統(tǒng)信號首先通過電平轉(zhuǎn)換單元轉(zhuǎn)換成與高速智能統(tǒng)一總線編 碼單元內(nèi)部電平一致的信號，并發(fā)送至高速智能統(tǒng)一總線編碼單元；2)高速智能統(tǒng)一總線編碼單元將本部件地址及待發(fā)送的信號按照總線編碼規(guī)則 進(jìn)行編碼，然后在低頻同步信號控制下將發(fā)送信息送入雙向存儲器等待發(fā)送；
3)衛(wèi)星導(dǎo)航接收系統(tǒng)通過高速邏輯陣列連續(xù)自動接收并判斷來自高速智能統(tǒng)一 總線的允許發(fā)送信號；4)收到允許發(fā)送信號后，通過選擇開關(guān)關(guān)閉低頻同步信號而開通高頻同步信號， 通過數(shù)據(jù)并轉(zhuǎn)串及控制向高速智能統(tǒng)一總線發(fā)送地址和信號。本發(fā)明的有益效果是由于采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線 編碼，采用高速邏輯器件接收高速智能統(tǒng)一總線的發(fā)送允許信號，采用高速雙端口 RAM緩 存數(shù)據(jù)，設(shè)置選擇開關(guān)切換雙端口 RAM的高低速讀寫時鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將 并行信號進(jìn)行串行轉(zhuǎn)換及控制串行信號向高速智能統(tǒng)一總線的發(fā)送，以此為基礎(chǔ)實現(xiàn)衛(wèi)星 導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線的接口。本發(fā)明衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線 接口方法不需要通過PC104、ARM、DSP、PC等系統(tǒng)，可將衛(wèi)星導(dǎo)航接收系統(tǒng)RS232信號直接 接入高速智能統(tǒng)一總線，實現(xiàn)衛(wèi)星導(dǎo)航信息的快速共享。本發(fā)明只是在與高速智能統(tǒng)一總 線相接的存儲單元、并轉(zhuǎn)串、選擇開關(guān)和高速邏輯陣列使用甚高頻器件，而其余部分只需要 能滿足本單元要求的器件即可。下面結(jié)合附圖和實施例對本發(fā)明作詳細(xì)說明。


圖1是本發(fā)明衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法信號發(fā)送原理圖。圖2是本發(fā)明衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法RS232-TTL電平轉(zhuǎn) 換原理圖。圖3是本發(fā)明衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法RS232解碼原理 圖。
具體實施例方式參照附圖1 3，詳細(xì)說明本發(fā)明。本發(fā)明衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法，在與衛(wèi)星導(dǎo)航接收系統(tǒng) 相連接的單元采用普通器件，能滿足自身工作需求即可，與高速智能統(tǒng)一總線相連接的單 元采用甚高頻器件，滿足高速智能統(tǒng)一總線工作需求。本實施例高速智能統(tǒng)一總線編碼單 元采用EP1C12Q240系列的FPGA，高速邏輯陣列采用Hittite公司的高速數(shù)字邏輯，高速雙 端口 RAM采用IDT70V3079，數(shù)據(jù)并轉(zhuǎn)串及控制單元采用高速收發(fā)器BCM8152，支持10(ibpS 的數(shù)據(jù)收發(fā)速度。本發(fā)明接口方法基于信號慢進(jìn)快出的思想，信號轉(zhuǎn)換流程如下1)衛(wèi)星導(dǎo)航接收系統(tǒng)輸出的RS232信號首先以低速進(jìn)入RS232-TTL電平轉(zhuǎn)換單 元，將RS232電平轉(zhuǎn)換為TTL電平，使其與智能總線編碼單元內(nèi)部電平一致，RS232-TTL電 平轉(zhuǎn)換方案如附圖2所示；2)電平轉(zhuǎn)換過的信號進(jìn)入EP1C12Q240提取有效數(shù)據(jù)，并按照高速智能統(tǒng)一總線 協(xié)議對其編碼，RS232解碼過程如附圖3所示；3)編碼后的信號采用低速時鐘寫入IDT70V3079雙口 RAM進(jìn)行緩存；4)通過EP3SL150高速邏輯陣列連續(xù)自動接收并判斷來自高速智能統(tǒng)一總線的允 許發(fā)送信號；
5)收到允許發(fā)送信號后，通過選擇開關(guān)關(guān)閉低頻同步信號而開通高頻同步信號， 以高速時鐘從IDT70V3079中讀取緩存的數(shù)據(jù)；6)通過BCM8152高速收發(fā)器將并行數(shù)據(jù)及地址轉(zhuǎn)化為串行信號并控制其輸出至 高速智能統(tǒng)一總線上，從而實現(xiàn)RS232信號接入高速智能統(tǒng)一總線。本發(fā)明衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法信號發(fā)送原理圖如附圖 所示。整個轉(zhuǎn)換過程采用嵌套狀態(tài)機實現(xiàn)，按順序流程進(jìn)行，并行過程在順序流程的參考下 進(jìn)行。時鐘控制模塊根據(jù)高速智能統(tǒng)一總線同步信號和衛(wèi)星導(dǎo)航接收系統(tǒng)輸入信號的速率 分別產(chǎn)生高低速時鐘，作為雙端口 RAM的讀寫時鐘控制信號。
權(quán)利要求
1. 一種衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法，其特征在于包括以下步驟(1)衛(wèi)星導(dǎo)航接收系統(tǒng)信號首先通過電平轉(zhuǎn)換單元轉(zhuǎn)換成與高速智能統(tǒng)一總線內(nèi)部電 平一致的信號，并發(fā)送至高速智能統(tǒng)一總線編碼單元；(2)高速智能統(tǒng)一總線編碼單元將本部件地址及待發(fā)送的信號按照總線編碼規(guī)則進(jìn)行 編碼，然后在低頻同步信號控制下將發(fā)送信息送入雙向存儲器等待發(fā)送；(3)衛(wèi)星導(dǎo)航接收系統(tǒng)通過高速邏輯陣列連續(xù)自動接收并判斷來自高速智能統(tǒng)一總線 的允許發(fā)送信號；(4)收到允許發(fā)送信號后，通過選擇開關(guān)關(guān)閉低頻同步信號而開通高頻同步信號，通過 數(shù)據(jù)并轉(zhuǎn)串及控制向高速智能統(tǒng)一總線發(fā)送地址和信號。
全文摘要
本發(fā)明公開了一種衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線接口方法，用于解決現(xiàn)有的衛(wèi)星導(dǎo)航接收系統(tǒng)無法直接接入高速智能統(tǒng)一總線的技術(shù)問題。技術(shù)方案是采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線編碼，采用高速邏輯器件接收高速智能統(tǒng)一總線的發(fā)送允許信號，采用高速雙端口RAM緩存數(shù)據(jù)，設(shè)置選擇開關(guān)切換雙端口RAM的高低速讀寫時鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將并行信號進(jìn)行串行轉(zhuǎn)換及控制串行信號向高速智能統(tǒng)一總線的發(fā)送，以此為基礎(chǔ)實現(xiàn)衛(wèi)星導(dǎo)航接收系統(tǒng)與高速智能統(tǒng)一總線的接口。本發(fā)明只是在與高速智能統(tǒng)一總線相接的存儲單元、并轉(zhuǎn)串、選擇開關(guān)和高速邏輯陣列使用甚高頻器件，而其余部分只需要能滿足本單元要求的器件即可。
文檔編號G06F13/42GK102073615SQ20101057799
公開日2011年5月25日 申請日期2010年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者史忠科, 賀瑩, 辛琪 申請人:西北工業(yè)大學(xué)