專利名稱：塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種總線接口方法，特別涉及一種塔康接收系統(tǒng)與高速智能統(tǒng)一總線 接口方法。
背景技術(shù)：
塔康(TACAN)又稱戰(zhàn)術(shù)空中導(dǎo)航系統(tǒng)，是為適應(yīng)艦載、移動(dòng)臺(tái)而開(kāi)發(fā)的軍用戰(zhàn)術(shù) 空中導(dǎo)航系統(tǒng)，可以從一個(gè)已知的基準(zhǔn)點(diǎn)提供極坐標(biāo)下的方位和距離信息。最早應(yīng)用于航 空母艦編隊(duì)，為航空母艦艦載飛機(jī)提供導(dǎo)航服務(wù)。由于塔康系統(tǒng)具有測(cè)距精度高、體積小等 優(yōu)點(diǎn)，現(xiàn)已廣泛應(yīng)用于軍用和聯(lián)航機(jī)場(chǎng)?，F(xiàn)代航空總線要求信息快速共享，需要實(shí)現(xiàn)高速大容量數(shù)據(jù)和圖像信號(hào)的傳輸， 通訊頻率為Gbt以上，而塔康接收系統(tǒng)通常采用ARINC429總線與其它機(jī)載設(shè)備通信，數(shù)據(jù) 傳輸速率有12. 5kbit/s和100kbit/S兩種，無(wú)法滿足航空總線高傳輸速率的要求，因而需 要將ARINC429總線信息接入高速智能統(tǒng)一總線進(jìn)行傳輸。文獻(xiàn)“基于ARM的CAN與ARINC429總線網(wǎng)關(guān)的實(shí)現(xiàn)，電子科技，2008年第21卷第 6期”公開(kāi)了一種基于ARM芯片S3C44B0X的ARINC429與CAN的轉(zhuǎn)換接口。該接口需要借助 ARM系統(tǒng)作為中轉(zhuǎn)電路，控制數(shù)據(jù)的收發(fā)和數(shù)據(jù)格式的轉(zhuǎn)換。文獻(xiàn)“基于以太網(wǎng)的ARINC429 總線接口板的設(shè)計(jì)，測(cè)控技術(shù)，2007年第26卷第9期”公開(kāi)了一種基于DS89C420單片機(jī)的 ARINC429與以太網(wǎng)的轉(zhuǎn)換接口。該接口采用兩個(gè)單片機(jī)分別對(duì)以太網(wǎng)接口和AR INC429總 線接口進(jìn)行處理和控制，兩個(gè)單片機(jī)之間通過(guò)雙端口 RAM進(jìn)行數(shù)據(jù)交換。目前公開(kāi)的文獻(xiàn) 中沒(méi)有ARINC429直接與高速智能統(tǒng)一總線相連的方法，都必須通過(guò)PC104、ARM、DSP、PC等 系統(tǒng)與外部總線相連，不能使ARINC429脫離系統(tǒng)直接接入高速智能統(tǒng)一總線。

發(fā)明內(nèi)容
為克服現(xiàn)有的塔康接收系統(tǒng)無(wú)法直接接入高速智能統(tǒng)一總線的不足，本發(fā)明提出 一種塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法，通過(guò)該接口方法塔康接收系統(tǒng)可直接將 方位和距離信息發(fā)送到高速智能統(tǒng)一總線上，實(shí)現(xiàn)導(dǎo)航信息快速共享。本發(fā)明基于信號(hào)慢 進(jìn)快出的思想，塔康接收系統(tǒng)信號(hào)以低速輸入、以高速輸出，實(shí)現(xiàn)低速ARINC429信號(hào)向高 速智能統(tǒng)一總線信號(hào)的轉(zhuǎn)換。采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線編碼，采 用高速邏輯器件接收高速智能統(tǒng)一總線的發(fā)送允許信號(hào)，采用高速雙端口 RAM緩存數(shù)據(jù)， 設(shè)置選擇開(kāi)關(guān)切換雙端口 MM的高低速讀寫(xiě)時(shí)鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將并行信號(hào) 進(jìn)行串行轉(zhuǎn)換及控制串行信號(hào)向高速智能統(tǒng)一總線的發(fā)送，以此為基礎(chǔ)實(shí)現(xiàn)塔康接收系統(tǒng) 與高速智能統(tǒng)一總線的接口。本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案一種塔康接收系統(tǒng)與高速智能統(tǒng)一總 線接口方法，其特點(diǎn)是包括以下步驟1)塔康接收系統(tǒng)信號(hào)首先通過(guò)電平轉(zhuǎn)換單元轉(zhuǎn)換成與高速智能統(tǒng)一總線編碼單 元內(nèi)部電平一致的信號(hào)，并發(fā)送至高速智能統(tǒng)一總線編碼單元；
2)高速智能統(tǒng)一總線編碼單元將本部件地址及待發(fā)送的信號(hào)按照總線編碼規(guī)則 進(jìn)行編碼，然后在低頻同步信號(hào)控制下將發(fā)送信息送入雙向存儲(chǔ)器等待發(fā)送；3)塔康接收系統(tǒng)通過(guò)高速邏輯陣列連續(xù)自動(dòng)接收并判斷來(lái)自高速智能統(tǒng)一總線 的允許發(fā)送信號(hào)；4)收到允許發(fā)送信號(hào)后，通過(guò)選擇開(kāi)關(guān)關(guān)閉低頻同步信號(hào)而開(kāi)通高頻同步信號(hào)， 通過(guò)數(shù)據(jù)并轉(zhuǎn)串及控制向高速智能統(tǒng)一總線發(fā)送地址和信號(hào)。本發(fā)明的有益效果是采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線編碼， 采用高速邏輯器件接收高速智能統(tǒng)一總線的發(fā)送允許信號(hào)，采用高速雙端口 RAM緩存數(shù) 據(jù)，設(shè)置選擇開(kāi)關(guān)切換雙端口 MM的高低速讀寫(xiě)時(shí)鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將并行 信號(hào)進(jìn)行串行轉(zhuǎn)換及控制串行信號(hào)向高速智能統(tǒng)一總線的發(fā)送，以此為基礎(chǔ)實(shí)現(xiàn)塔康接收 系統(tǒng)與高速智能統(tǒng)一總線的接口。本發(fā)明塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法不需 要通過(guò)PC104、ARM、DSP、PC等系統(tǒng)，可將塔康接收系統(tǒng)ARINC4^信號(hào)直接接入高速智能統(tǒng) 一總線，實(shí)現(xiàn)導(dǎo)航信息的快速共享。本發(fā)明只是在與高速智能統(tǒng)一總線相接的存儲(chǔ)單元、并 轉(zhuǎn)串、選擇開(kāi)關(guān)和高速邏輯陣列使用甚高頻器件，而其余部分只需要能滿足本單元要求的 器件即可。下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作詳細(xì)說(shuō)明。


圖1是本發(fā)明塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法信號(hào)發(fā)送原理圖。圖2是本發(fā)明塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法ARINC429-TTL電平轉(zhuǎn) 換圖。
具體實(shí)施例方式參照附圖1 2，詳細(xì)說(shuō)明本發(fā)明。本發(fā)明塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法，在與塔康接收系統(tǒng)相連接 的單元采用普通器件，能滿足自身工作需求即可，與高速智能統(tǒng)一總線相連接的單元采用 甚高頻器件，滿足高速智能統(tǒng)一總線工作需求。本實(shí)施例高速智能統(tǒng)一總線編碼單元采用 EP1C12Q240系列的FPGA，高速邏輯陣列采用Hittite公司的高速數(shù)字邏輯，高速雙端口 RAM 采用IDT70V3079，數(shù)據(jù)并轉(zhuǎn)串及控制單元采用高速收發(fā)器BCM8152，支持10(ibpS的數(shù)據(jù)收 發(fā)速度。本發(fā)明接口方法基于信號(hào)慢進(jìn)快出的思想，信號(hào)轉(zhuǎn)換流程如下1)塔康接收系統(tǒng)輸出的ARINC^9信號(hào)首先以低速進(jìn)入ARINC429-TTL電平 轉(zhuǎn)換單元，將ARINC429電平轉(zhuǎn)換為T(mén)TL電平，使其與智能總線編碼單元內(nèi)部電平一致， ARINC429-TTL電平轉(zhuǎn)換方案如附圖2所示；2)電平轉(zhuǎn)換過(guò)的信號(hào)進(jìn)入EP1C12Q240提取有效數(shù)據(jù)，并按照高速智能統(tǒng)一總線 協(xié)議對(duì)其編碼；3)編碼后的信號(hào)采用低速時(shí)鐘寫(xiě)入IDT70V3079雙口 RAM進(jìn)行緩存；4)通過(guò)EP3SL150高速邏輯陣列連續(xù)自動(dòng)接收并判斷來(lái)自高速智能統(tǒng)一總線的允 許發(fā)送信號(hào)；
5)收到允許發(fā)送信號(hào)后，通過(guò)選擇開(kāi)關(guān)關(guān)閉低頻同步信號(hào)而開(kāi)通高頻同步信號(hào)， 以高速時(shí)鐘從IDT70V3079中讀取緩存的數(shù)據(jù)；6)通過(guò)BCM8152高速收發(fā)器將并行數(shù)據(jù)及地址轉(zhuǎn)化為串行信號(hào)并控制其輸出至 高速智能統(tǒng)一總線上，從而實(shí)現(xiàn)ARINC^9信號(hào)接入高速智能統(tǒng)一總線。本發(fā)明塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法信號(hào)發(fā)送原理圖如附圖所示。 整個(gè)轉(zhuǎn)換過(guò)程采用嵌套狀態(tài)機(jī)實(shí)現(xiàn)，按順序流程進(jìn)行，并行過(guò)程在順序流程的參考下進(jìn)行。 時(shí)鐘控制模塊根據(jù)高速智能統(tǒng)一總線同步信號(hào)和塔康接收系統(tǒng)輸入信號(hào)的速率分別產(chǎn)生 高低速時(shí)鐘，作為雙端口 RAM的讀寫(xiě)時(shí)鐘控制信號(hào)。
權(quán)利要求
1. 一種塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法，其特征在于包括以下步驟(1)塔康接收系統(tǒng)信號(hào)首先通過(guò)電平轉(zhuǎn)換單元轉(zhuǎn)換成與高速智能統(tǒng)一總線內(nèi)部電平一 致的信號(hào)，并發(fā)送至高速智能統(tǒng)一總線編碼單元；(2)高速智能統(tǒng)一總線編碼單元將本部件地址及待發(fā)送的信號(hào)按照總線編碼規(guī)則進(jìn)行 編碼，然后在低頻同步信號(hào)控制下將發(fā)送信息送入雙向存儲(chǔ)器等待發(fā)送；(3)塔康接收系統(tǒng)通過(guò)高速邏輯陣列連續(xù)自動(dòng)接收并判斷來(lái)自高速智能統(tǒng)一總線的允 許發(fā)送信號(hào)；(4)收到允許發(fā)送信號(hào)后，通過(guò)選擇開(kāi)關(guān)關(guān)閉低頻同步信號(hào)而開(kāi)通高頻同步信號(hào)，通過(guò) 數(shù)據(jù)并轉(zhuǎn)串及控制向高速智能統(tǒng)一總線發(fā)送地址和信號(hào)。
全文摘要
本發(fā)明公開(kāi)了一種塔康接收系統(tǒng)與高速智能統(tǒng)一總線接口方法，用于解決現(xiàn)有的塔康接收系統(tǒng)無(wú)法直接接入高速智能統(tǒng)一總線的技術(shù)問(wèn)題。技術(shù)方案是采用普通低頻器件進(jìn)行電平轉(zhuǎn)換、高速智能統(tǒng)一總線編碼，采用高速邏輯器件接收高速智能統(tǒng)一總線的發(fā)送允許信號(hào)，采用高速雙端口RAM緩存數(shù)據(jù)，設(shè)置選擇開(kāi)關(guān)切換雙端口RAM的高低速讀寫(xiě)時(shí)鐘，采用數(shù)據(jù)并轉(zhuǎn)串及控制單元將并行信號(hào)進(jìn)行串行轉(zhuǎn)換及控制串行信號(hào)向高速智能統(tǒng)一總線的發(fā)送，實(shí)現(xiàn)了塔康接收系統(tǒng)與高速智能統(tǒng)一總線的接口。
文檔編號(hào)G06F13/40GK102147784SQ20101057798
公開(kāi)日2011年8月10日 申請(qǐng)日期2010年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者史忠科, 賀瑩, 辛琪 申請(qǐng)人:西北工業(yè)大學(xué)