專利名稱：兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于印刷電路板排版設(shè)計(jì)技術(shù)領(lǐng)域，具體地說(shuō)，是涉及一種可以兼容
兩種待機(jī)電路的電路排版結(jié)構(gòu)設(shè)計(jì)。
背景技術(shù)：
現(xiàn)有機(jī)頂盒等電視接收器的待機(jī)電路有兩種，一種為非低功耗待機(jī)電路，一種為 低功耗待機(jī)電路。 非低功耗待機(jī)電路通過(guò)系統(tǒng)PCB線路板上的主CPU接收外部開機(jī)、待機(jī)等控制信 號(hào)，在接收到待機(jī)信號(hào)后，主CPU控制系統(tǒng)的視頻輸出模塊停止工作，從而起到待機(jī)的目 的。在此種待機(jī)模式下，視頻輸出模塊停止工作，減少了系統(tǒng)的待機(jī)功率消耗，但系統(tǒng)的主 CPU等模塊仍然在繼續(xù)工作，待機(jī)功耗一般還在3W以上。這種非低功耗待機(jī)電路結(jié)構(gòu)簡(jiǎn)單， 電路成本較低，但其缺點(diǎn)是一方面，系統(tǒng)待機(jī)功耗較高，不能滿足低功耗的要求；另一方 面，主CPU等模塊在待機(jī)時(shí)仍然工作，縮短了整機(jī)的壽命。 低功耗待機(jī)電路是在系統(tǒng)PCB線路板中設(shè)置一小功率處理器及開關(guān)電路，所述小 功率處理器用來(lái)接收外部的待機(jī)、開機(jī)等控制信號(hào)。在接收到外部待機(jī)信號(hào)時(shí)，所述小功率 處理器關(guān)斷所述開關(guān)電路，從而徹底切斷系統(tǒng)主電路模塊的供電電源，使主CPU、視頻輸出 模塊等均處于斷電不工作狀態(tài)，以減少待機(jī)時(shí)的功率消耗。在接收到開機(jī)控制信號(hào)后，小功 率處理器導(dǎo)通所述開關(guān)電路，為主電路模塊中的主CPU及視頻輸出模塊等提供供電電源， 恢復(fù)機(jī)頂盒系統(tǒng)正常工作。低功耗待機(jī)電路待機(jī)功耗可控制在1W—下，滿足國(guó)家對(duì)機(jī)頂盒 節(jié)能環(huán)保能效等級(jí)的要求，且提高了整機(jī)的壽命。但低功耗待機(jī)電路結(jié)構(gòu)比非低功耗待機(jī) 電路復(fù)雜，開發(fā)成本較高。 為滿足不同用戶對(duì)能耗和成本的不同需求，現(xiàn)有技術(shù)需要分別開發(fā)包括非低功耗 待機(jī)電路的PCB線路板和包括低功耗待機(jī)電路的PCB線路板。在這兩套PCB線路板中，電 源模塊、主CPU控制模塊等大部分電路結(jié)構(gòu)是相同的，區(qū)別僅在于待機(jī)電路的結(jié)構(gòu)。這樣一 來(lái)，因?yàn)樾〔糠蛛娐方Y(jié)構(gòu)的不同而需要開發(fā)兩套PCB線路板，需要重新布局和走線，導(dǎo)致線 路板通用性差，開發(fā)周期長(zhǎng)，開發(fā)成本高，管理困難。

發(fā)明內(nèi)容本實(shí)用新型針對(duì)現(xiàn)有技術(shù)中機(jī)頂盒等電視接收器因小部分電路結(jié)構(gòu)的差異而導(dǎo) 致PCB線路板通用性差的問(wèn)題，提供了一種兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，有效提高 了 PCB線路板的兼容性和通用性，降低了開發(fā)成本。 為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn) —種兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，包括PCB線路板，在所述PCB線路板上設(shè)
置有電源模塊電路和主電路模塊電路；在所述PCB線路板上還設(shè)置有連接在所述電源模塊
電路的電源輸出端和所述主電路模塊電路的電源輸入端之間的非低功耗待機(jī)電路焊接區(qū)，
以及連接在所述電源模塊電路的電源輸出端和所述主電路模塊電路的電源輸入端之間的低功耗待機(jī)電路焊接區(qū)。 根據(jù)本實(shí)用新型，所述非低功耗待機(jī)電路焊接區(qū)包括一個(gè)或多個(gè)用于焊接磁珠的 磁珠焊接部；所述每個(gè)磁珠焊接部具有兩個(gè)焊接點(diǎn)或焊接孔，其中一個(gè)連接所述電源模塊 電路的電源輸出端，另一個(gè)連接所述主電路模塊電路的電源輸入端。所述磁珠的個(gè)數(shù)根據(jù) 所述主電路模塊電路的電源輸入端的個(gè)數(shù)來(lái)確定。 根據(jù)本實(shí)用新型，所述低功耗待機(jī)電路焊接區(qū)具有匹配小功率處理器芯片引腳的 處理器焊接部以及一個(gè)或多個(gè)用于焊接開關(guān)電路的開關(guān)電路焊接部；所述開關(guān)電路焊接部 中與所述開關(guān)電路的控制端相對(duì)應(yīng)的焊接點(diǎn)或焊接孔與所述處理器焊接部中對(duì)應(yīng)于小功 率處理器芯片輸出端的焊接點(diǎn)或焊接孔相連接；所述開關(guān)電路焊接部中與所述開關(guān)電路的 選通端相對(duì)應(yīng)的焊接點(diǎn)或焊接孔連接所述電源模塊電路的電源輸出端與所述主電路模塊 電路的電源輸入端。 所述小功率處理器芯片優(yōu)選一小功率單片機(jī)芯片。 根據(jù)本實(shí)用新型，具體的，所述開關(guān)電路焊接部中包括有匹配NPN型晶體管的焊 接單元及匹配P溝道MOS管的焊接單元。 其中，所述匹配NPN型晶體管的焊接單元中與NPN型晶體管的基極對(duì)應(yīng)的焊接點(diǎn) 或焊接孔通過(guò)第一電阻焊接部與所述處理器焊接部中對(duì)應(yīng)于小功率處理器芯片輸出端的 焊接點(diǎn)或焊接孔相連接； 所述匹配P溝道MOS管的焊接單元中對(duì)應(yīng)于P溝道MOS管的柵極的焊接點(diǎn)或焊接 孔一方面連接所述匹配NPN型晶體管的焊接單元中與NPN型晶體管的集電極對(duì)應(yīng)的焊接點(diǎn) 或焊接孔，另一方面通過(guò)第二電阻焊接部連接所述電源模塊電路的電源輸出端；所述匹配 P溝道MOS管的焊接單元中對(duì)應(yīng)于P溝道MOS管的源極的焊接點(diǎn)或焊接孔連接所述電源模 塊電路的電源輸出端；所述匹配P溝道MOS管的焊接單元中對(duì)應(yīng)于P溝道MOS管的漏極的 焊接點(diǎn)或焊接孔連接所述主電路模塊電路的電源輸入端。 根據(jù)本實(shí)用新型，所述處理器焊接部中對(duì)應(yīng)于小功率處理器芯片輸出端的焊接點(diǎn) 或焊接孔通過(guò)第三電阻焊接部連接所述電源模塊電路的一個(gè)低壓電源輸出端，以提高所述 處理器對(duì)開關(guān)電路的驅(qū)動(dòng)能力以及開關(guān)控制信號(hào)傳輸?shù)姆€(wěn)定性。 根據(jù)本實(shí)用新型，所述處理器焊接部中對(duì)應(yīng)于小功率處理器芯片電源端的焊接點(diǎn) 或焊接孔一方面連接所述電源模塊電路的一個(gè)低壓電源輸出端，另一方面通過(guò)第一電容焊 接部連接地線，以實(shí)現(xiàn)電源電路模塊對(duì)小功率處理器芯片的穩(wěn)定供電。 根據(jù)本實(shí)用新型，為實(shí)現(xiàn)小功率處理器芯片對(duì)外部信號(hào)的接收，所述處理器焊接 部中對(duì)應(yīng)于小功率處理器芯片信號(hào)輸入端的焊接點(diǎn)或焊接孔通過(guò)第四電阻焊接部接收外 部控制信號(hào)。 與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)和積極效果是通過(guò)在PCB線路板中設(shè)置非低 功耗待機(jī)電路焊接區(qū)和低功耗待機(jī)電路焊接區(qū)，使得同一塊PCB線路板同時(shí)兼容非低功耗待 機(jī)電路和低功耗待機(jī)電路，可以根據(jù)用戶的不同需求選擇焊接相應(yīng)的待機(jī)電路，而無(wú)需更改 PCB線路板的布局和走線，提高了 PCB線路板的通用性，縮短了開發(fā)周期，降低了開發(fā)成本。

圖1是本實(shí)用新型兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)示意4[0020] 圖2是本實(shí)用新型電路排版結(jié)構(gòu)一個(gè)實(shí)施例的具體結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
進(jìn)行詳細(xì)的描述。 請(qǐng)參閱圖1所示本實(shí)用新型兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)示意圖。 本實(shí)用新型為提高PCB線路板的兼容性和通用性，在PCB線路板設(shè)計(jì)過(guò)程中，將公
共電路，如電源模塊電路、主電路模塊電路等，預(yù)先設(shè)計(jì)在PCB線路板上。同時(shí)，在線路板上
預(yù)設(shè)非低功耗待機(jī)電路焊接區(qū)和低功耗待機(jī)電路焊接區(qū)，所述兩個(gè)焊接區(qū)分別連接在電源
模塊電路的電源輸出端和主電路模塊電路的電源輸入端之間。在用戶需求成本低的線路
板、而對(duì)待機(jī)功耗要求不高時(shí)，可將非低功耗待機(jī)電路焊接到PCB線路板上的非低功耗待
機(jī)電路焊接區(qū)。當(dāng)用戶要求待機(jī)時(shí)電路功耗盡量小時(shí)，則將低功耗待機(jī)電路焊接到PCB線
路板上的低功耗待機(jī)電路焊接區(qū)，實(shí)現(xiàn)低功耗待機(jī)。如此一來(lái)，針對(duì)不同的用戶需求，可以
僅通過(guò)更換電路元器件滿足用戶要求，而無(wú)需更改PCB線路板的整體布局和走線，提高了
PCB線路板的通用性。 圖2示出了本實(shí)用新型電路排版結(jié)構(gòu)一個(gè)實(shí)施例的具體結(jié)構(gòu)示意圖，圖中用焊接 有完整待機(jī)電路的結(jié)構(gòu)示意電路板中的非低功耗待機(jī)電路焊接區(qū)和低功耗待機(jī)電路焊接 區(qū)。 該實(shí)施例以在機(jī)頂盒主板上實(shí)現(xiàn)低功耗待機(jī)電路和非低功耗待機(jī)電路為例，在作 為機(jī)頂盒主板的PCB線路板上設(shè)置有電源模塊電路和主電路模塊電路，其中，所述電源模 塊電路具有3個(gè)電源輸出端，分別為+12V_PWR、 +3. 3V_PWR及+5V_PWR ;所述主電路模塊電 路具有3個(gè)電源輸入端，分別為+12V、 +3. 3V和+5V。電源模塊電路輸出的3路直流電，為 主電路模塊電路中的主CPU、視頻輸出模塊等提供工作電源。 在所述實(shí)施例的PCB線路板上設(shè)置有三個(gè)磁珠焊接部FB50、FB51及FB52，所述三 個(gè)磁珠焊接部可以采用目前在PCB線路板設(shè)計(jì)時(shí)常用的焊接點(diǎn)或者焊接孔來(lái)實(shí)現(xiàn)。其中， 所述磁珠焊接部FB50具有兩個(gè)焊接點(diǎn)或焊接孔， 一個(gè)連接所述電源模塊電路的+12V_PWR 電源輸出端，一個(gè)連接所述主電路模塊電路的+12V電源輸入端。所述磁珠焊接部FB51具 有兩個(gè)焊接點(diǎn)或焊接孔，一個(gè)連接所述電源模塊電路的+3. 3V_PWR電源輸出端，一個(gè)連接 所述主電路模塊電路的+3. 3V電源輸入端。所述磁珠焊接部FB52也具有兩個(gè)焊接點(diǎn)或焊 接孔，一個(gè)連接所述電源模塊電路的+5V_PWR電源輸出端，一個(gè)連接所述主電路模塊電路 的+5V電源輸入端。 為提高PCB線路板的通用性，所述實(shí)施例的PCB線路板上還設(shè)置有低功耗待機(jī)電 路焊接區(qū)N1。在所述焊接區(qū)N1中，包括有匹配小功率單片機(jī)芯片各引腳的處理器焊接部 U31，還包括三路分別由匹配NPN型晶體管的焊接單元和匹配P溝道MOS管的焊接單元組成 的開關(guān)電路焊接部。 匹配NPN型三極管的焊接單元Q415和匹配P溝道MOS管的焊接單元Q414組成了 連接在所述+12V_PWR電源輸出端和+12V電源輸入端之間的一個(gè)開關(guān)電路焊接部。所述開 關(guān)電路焊接部的具體結(jié)構(gòu)為所述焊接單元Q415中與NPN型晶體管的基極對(duì)應(yīng)的焊接點(diǎn) 或焊接孔通過(guò)第一電阻焊接部R999與所述焊接部U31中對(duì)應(yīng)于小功率單片機(jī)芯片輸出端 GP5的焊接點(diǎn)或焊接孔相連接；所述焊接單元Q414中對(duì)應(yīng)于P溝道MOS管的柵極的焊接點(diǎn)或焊接孔一方面連接所述焊接單元Q415中與NPN型晶體管的集電極對(duì)應(yīng)的焊接點(diǎn)或焊接 孔，另一方面通過(guò)第二電阻焊接部R991連接所述電源模塊電路的+12V—PWR電源輸出端；所 述焊接單元Q414中對(duì)應(yīng)于P溝道M0S管的源極的焊接點(diǎn)或焊接孔連接所述電源模塊電路 的+12V_PWR電源輸出端；所述焊接單元Q414中對(duì)應(yīng)于P溝道MOS管的漏極的焊接點(diǎn)或焊 接孔連接所述主電路模塊電路的+12V電源輸入端；所述焊接單元Q415中對(duì)應(yīng)于NPN型晶 體管的發(fā)射極的焊接點(diǎn)或焊接孔連接地線。 匹配NPN型三極管的焊接單元Q418和匹配P溝道MOS管的焊接單元Q417組成了 連接在所述+3. 3V_PWR電源輸出端和+3V電源輸入端之間的一個(gè)開關(guān)電路焊接部。匹配NPN 型三極管的焊接單元Q420和匹配P溝道MOS管的焊接單元Q419組成了連接在所述+5V_ PWR電源輸出端和+5V電源輸入端之間的一個(gè)開關(guān)電路焊接部。上述兩路開關(guān)電路焊接部 的結(jié)構(gòu)與前述連接在所述+12V—PWR電源輸出端和+12V電源輸入端之間的開關(guān)電路焊接部 結(jié)構(gòu)類似，不再贅述。 另外，為提高焊接在所述處理器焊接部U31上的處理器對(duì)開關(guān)電路的驅(qū)動(dòng)能力以 及開關(guān)控制信號(hào)傳輸?shù)姆€(wěn)定性，所述處理器焊接部U31中對(duì)應(yīng)于小功率單片機(jī)芯片輸出端 GP5的焊接點(diǎn)或焊接孔通過(guò)第三電阻焊接部R998連接所述電源模塊電路的+5V_PWR低壓電 源輸出端。 此外，所述處理器焊接部U31中對(duì)應(yīng)于小功率單片機(jī)芯片電源端VDD的焊接點(diǎn)或
焊接孔一方面連接所述電源模塊電路的+5V—PWR低壓電源輸出端，另一方面通過(guò)第一電容
焊接部C989連接地線，以實(shí)現(xiàn)電源電路模塊對(duì)小功率單片機(jī)芯片的穩(wěn)定供電。 為實(shí)現(xiàn)小功率單片機(jī)芯片對(duì)外部信號(hào)的接收，所述處理器焊接部U31中對(duì)應(yīng)于小
功率單片機(jī)芯片信號(hào)輸入端GPO的焊接點(diǎn)或焊接孔通過(guò)第四電阻焊接部接收外部控制信號(hào)。 對(duì)于上述電路排版結(jié)構(gòu)的PCB線路板，在需要非低功耗待機(jī)電路時(shí)，只需要將三 個(gè)磁珠分別焊接在三個(gè)磁珠焊接部FB50、FB51及FB52，而低功耗待機(jī)電路焊接區(qū)不焊接任 何電路元件。機(jī)頂盒工作過(guò)程中，通過(guò)設(shè)置在PCB線路板的主電路模塊電路中的主CPU接 收外部開機(jī)、待機(jī)等控制信號(hào)，在接收到待機(jī)信號(hào)后，主CPU控制系統(tǒng)的視頻輸出模塊停止 工作，進(jìn)行待機(jī)。在待機(jī)過(guò)程中，主CPU仍然工作，在接收到外部開機(jī)信號(hào)后，控制視頻輸出 模塊工作。 在需要低功耗待機(jī)電路時(shí)，非低功耗待機(jī)電路焊接區(qū)不焊接磁珠，而將低功耗待 機(jī)電路中的相關(guān)元器件焊接到低功耗待機(jī)電路焊接區(qū)的相應(yīng)位置。其中，小功率單片機(jī)芯 片可選擇型號(hào)為PIC12F508的芯片，該型號(hào)的單片機(jī)芯片內(nèi)置振蕩器，可接受外部紅外遙 控信號(hào)，封裝小、功耗低、成本低。低功耗待機(jī)電路的工作原理為系統(tǒng)啟動(dòng)后，正常工作時(shí)， 單片機(jī)芯片U31的輸出端GP5輸出高電平，電路中的三個(gè)NPN型晶體管Q415、Q418及Q420 均導(dǎo)通，三個(gè)晶體管的集電極均為低電平，即三個(gè)P溝道場(chǎng)M0S管Q414、 Q417及Q419的柵 極均為低電平，三個(gè)P溝道場(chǎng)M0S管均導(dǎo)通，電源模塊電路的三個(gè)電源輸出端與主電路模塊 電路的三個(gè)電源輸入端連通，實(shí)現(xiàn)電源模塊電路為主電路模塊電路的正常供電。當(dāng)單片機(jī) 芯片U31接收到外部信號(hào)時(shí)，比如通過(guò)其信號(hào)輸入端GP0接收到遙控器的待機(jī)按鍵，或者通 過(guò)其他1/0 口接收到按鍵等信號(hào)，單片機(jī)芯片U31的輸出端GP5變?yōu)榈碗娖?，此時(shí)，三個(gè)NPN 型晶體管截止，三個(gè)P溝道場(chǎng)MOS管也截止，從而切斷了主電路模塊電路的供電，系統(tǒng)停止工作。在待機(jī)模式下，整機(jī)功率為電源模塊的空載功率加上單片機(jī)芯片的功率，待機(jī)功耗在 1W以下，從而實(shí)現(xiàn)整機(jī)的低功耗待機(jī)，滿足節(jié)能環(huán)保的要求。 本實(shí)用新型通過(guò)在機(jī)頂盒PCB線路板上采用上述電路排版結(jié)構(gòu)，可以更好地實(shí)現(xiàn)
PCB線路板的通用性和兼容性，減少重新設(shè)計(jì)帶來(lái)的麻煩，有效降低開發(fā)成本。 當(dāng)然，以上所述僅是本實(shí)用新型的一種優(yōu)選實(shí)施方式而已，應(yīng)當(dāng)指出，對(duì)于本技術(shù)
領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)和潤(rùn)
飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
權(quán)利要求一種兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，包括PCB線路板，在所述PCB線路板上設(shè)置有電源模塊電路和主電路模塊電路，其特征在于，在所述PCB線路板上還設(shè)置有連接在所述電源模塊電路的電源輸出端和所述主電路模塊電路的電源輸入端之間的非低功耗待機(jī)電路焊接區(qū)，以及連接在所述電源模塊電路的電源輸出端和所述主電路模塊電路的電源輸入端之間的低功耗待機(jī)電路焊接區(qū)。
2. 根據(jù)權(quán)利要求1所述的兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，其特征在于，所述非低 功耗待機(jī)電路焊接區(qū)包括一個(gè)或多個(gè)用于焊接磁珠的磁珠焊接部；所述每個(gè)磁珠焊接部具 有兩個(gè)焊接點(diǎn)或焊接孔，其中一個(gè)連接所述電源模塊電路的電源輸出端，另一個(gè)連接所述 主電路模塊電路的電源輸入端。
3. 根據(jù)權(quán)利要求1所述的兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，其特征在于，所述低功 耗待機(jī)電路焊接區(qū)具有匹配小功率處理器芯片引腳的處理器焊接部以及一個(gè)或多個(gè)用于 焊接開關(guān)電路的開關(guān)電路焊接部；所述開關(guān)電路焊接部中與所述開關(guān)電路的控制端相對(duì)應(yīng) 的焊接點(diǎn)或焊接孔與所述處理器焊接部中對(duì)應(yīng)于小功率處理器芯片輸出端的焊接點(diǎn)或焊 接孔相連接；所述開關(guān)電路焊接部中與所述開關(guān)電路的選通端相對(duì)應(yīng)的焊接點(diǎn)或焊接孔連 接所述電源模塊電路的電源輸出端與所述主電路模塊電路的電源輸入端。
4. 根據(jù)權(quán)利要求3所述的兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，其特征在于，所述小功 率處理器芯片為一小功率單片機(jī)芯片。
5. 根據(jù)權(quán)利要求3所述的兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，其特征在于，所述開關(guān) 電路焊接部中包括有匹配NPN型晶體管的焊接單元及匹配P溝道M0S管的焊接單元；所述 匹配NPN型晶體管的焊接單元中與NPN型晶體管的基極對(duì)應(yīng)的焊接點(diǎn)或焊接孔通過(guò)第一電 阻焊接部與所述處理器焊接部中對(duì)應(yīng)于小功率處理器芯片輸出端的焊接點(diǎn)或焊接孔相連 接；所述匹配P溝道M0S管的焊接單元中對(duì)應(yīng)于P溝道M0S管的柵極的焊接點(diǎn)或焊接孔一 方面連接所述匹配NPN型晶體管的焊接單元中與NPN型晶體管的集電極對(duì)應(yīng)的焊接點(diǎn)或焊 接孔，另一方面通過(guò)第二電阻焊接部連接所述電源模塊電路的電源輸出端；所述匹配P溝 道M0S管的焊接單元中對(duì)應(yīng)于P溝道M0S管的源極的焊接點(diǎn)或焊接孔連接所述電源模塊電 路的電源輸出端；所述匹配P溝道M0S管的焊接單元中對(duì)應(yīng)于P溝道M0S管的漏極的焊接 點(diǎn)或焊接孔連接所述主電路模塊電路的電源輸入端。
6. 根據(jù)權(quán)利要求5所述的兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，其特征在于，所述處理 器焊接部中對(duì)應(yīng)于小功率處理器芯片輸出端的焊接點(diǎn)或焊接孔通過(guò)第三電阻焊接部連接 所述電源模塊電路的一個(gè)低壓電源輸出端。
7. 根據(jù)權(quán)利要求5所述的兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，其特征在于，所述處理 器焊接部中對(duì)應(yīng)于小功率處理器芯片電源端的焊接點(diǎn)或焊接孔一方面連接所述電源模塊 電路的一個(gè)低壓電源輸出端，另一方面通過(guò)第一電容焊接部連接地線。
8. 根據(jù)權(quán)利要求5所述的兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，其特征在于，所述處理 器焊接部中對(duì)應(yīng)于小功率處理器芯片信號(hào)輸入端的焊接點(diǎn)或焊接孔通過(guò)第四電阻焊接部 接收外部控制信號(hào)。
專利摘要本實(shí)用新型公開了一種兼容兩種待機(jī)電路的電路排版結(jié)構(gòu)，包括PCB線路板，在所述PCB線路板上設(shè)置有電源模塊電路和主電路模塊電路，還設(shè)置有連接在所述電源模塊電路的電源輸出端和所述主電路模塊電路的電源輸入端之間的非低功耗待機(jī)電路焊接區(qū)，以及連接在所述電源模塊電路的電源輸出端和所述主電路模塊電路的電源輸入端之間的低功耗待機(jī)電路焊接區(qū)，從而更好地實(shí)現(xiàn)了PCB線路板的通用性和兼容性，減少了重新設(shè)計(jì)帶來(lái)的麻煩，有效降低了線路板開發(fā)成本。
文檔編號(hào)H05K1/02GK201518556SQ2009202400
公開日2010年6月30日 申請(qǐng)日期2009年10月21日 優(yōu)先權(quán)日2009年10月21日
發(fā)明者余超群 申請(qǐng)人:青島海信寬帶多媒體技術(shù)有限公司