專利名稱：集成電路以及使用該集成電路的無繩電話的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路(IC'S)，特別涉及包含語音、控制通道或調(diào)制解調(diào)器的微控制器部分;或者無繩電話的人-機接口功能的集成電路。
一般的電話由一母機和一送受話機用電線相互連接起來組成。母機本身經(jīng)另一線與墻上的電話桿或類似的固定結(jié)構(gòu)上的插座相連，然后通往類似的電話網(wǎng)絡(luò)線。由于這種與固定結(jié)構(gòu)的連接，電話用戶的移動范圍受到很大的限制。即使當(dāng)送受話器到母機以及母機到墻壁的線很長，若到處移動整個電話以便從不同的位置打電話，或者一旦電話接通再拿著送受話器四處走動，都是件麻煩事。在打電話的人和不可移動的墻壁以及其它固定結(jié)構(gòu)之間存在著連續(xù)的物理連接這一簡單的事實。帶來極大的不方便。
無繩電話標(biāo)志著對一般電話進行了重大的改進。在常見的無繩電話中，母機仍然與不可移動的墻壁之類上的插座用線相連，以便來自電話網(wǎng)絡(luò)線的信息信號可以被接收或傳送。然而，這種無繩電話的送受話器是一個與母機沒有物理連接的獨立的工作單元，即呼叫可從它這兒發(fā)出，它也可以接收呼叫。送受話器有一發(fā)送/接收系統(tǒng)或收發(fā)器，一耳機上的揚聲器以及送話口上的麥克風(fēng)，無繩電話的母機以及送受話器在一由電磁波，通常是無線電波的發(fā)送和接收所建立的通訊通道上相互進行通訊。送受話器可以方便地遠離開母機，同時仍然可以發(fā)出或接收電話呼叫。既然在送受話器和母機之間設(shè)有電話線連接，使用者可自由自在地移動。
因而，集成電路業(yè)經(jīng)發(fā)展且用于無繩電話去實現(xiàn)各種各樣的功能。例如，授給Dent等的美國專利5，005，150公開了在無繩電話中使用集成電路的數(shù)字信號處理器去將脈沖編碼調(diào)制(PCM)信號轉(zhuǎn)變成自適應(yīng)差分脈碼調(diào)制(ADPCM)信號。然而，正如那篇專利所指出的，無繩電話IC的發(fā)展由于考慮電源消耗已受到限制，如果它們是可移動地則無繩電話應(yīng)為電池供電型的，并且在實際應(yīng)用中，對于大量的無繩電話，常規(guī)的微處理器或微型計算機已被認(rèn)為消耗太多的能量。另外，在這類應(yīng)用中使用常規(guī)的微型處理機或微型計算機費用也太昂貴。
盡管發(fā)展與無繩電話相關(guān)的IC有種種問題，這種電話有許多方面都能通過聰明地使用IC來改進。這些方面的例子包括有支持在線仿真工作模式的IC、具有減少了的軟件開銷和簡化了的硬件的鍵板報告機構(gòu)、先進的噪聲抑制機構(gòu)、低功率的應(yīng)急工作模式以及低成本的串行控制總線。這些方面的其它例子還包括有加到端口插腳上的通用的中斷機構(gòu)、先進的節(jié)電機構(gòu)、可簡化頻譜測量的測試模式裝置、可延長空間時間的關(guān)閉模式以及在輸入模式下避免不必要電源的消耗的禁止上拉(pull-updisabling)機構(gòu)。這些例子的每一個即將在下面以單獨的章來討論。
關(guān)于上面提及的第一個例子，即支持在線仿真工作模式的IC，這一方面的成果推動了在IC上運行的軟件的發(fā)展。正象本領(lǐng)域的技術(shù)人員所熟知的，在線仿真器實際上是使用硬件來替代微控制器，以允許軟件開發(fā)者去開發(fā)和調(diào)試他們的軟件。這種替代在當(dāng)微控制器保持與系統(tǒng)的其余部分分開，也就是說當(dāng)它來并入IC時容易實現(xiàn)。當(dāng)微控制器并入IC時，這種替代不容易實現(xiàn)。對IC提供一在線仿真工作模式是在后者的情況中方便替代的一種方法。
上述第二個例子，即有關(guān)鍵板(keypad)報告的問題，它起源于要求鍵板的經(jīng)濟性和通用性。我們都希望能減少與鍵板有關(guān)的硬件成本，同樣，也希望能利用最少量的軟件來監(jiān)控鍵盤。減少硬件和軟件可減少處理器的成本和所要求的時鐘速度。
正如本領(lǐng)域的技術(shù)人員所熟知的，當(dāng)數(shù)字信息通過無線電傳送時，位誤差率會變壞，在傳統(tǒng)的工作系統(tǒng)中處理一般的語音，每秒有32位誤差是很普通的。這些誤差能引起大聲和干擾的啪啪聲和噪聲。由于噪聲問題，以及由于誤差仍不能完全消除，本領(lǐng)域的技術(shù)人員認(rèn)識到，噪聲抑制仍然是應(yīng)該繼續(xù)進行改進的領(lǐng)域。
上述的下一個例子，是低功率應(yīng)急工作模式。它所以有用是由于墻上的交流電源可能意外地中斷，從而切斷給無繩電話母機的電源。在這種情況下，使用者仍希望能使用與母機相連的送受話器來打電話。此時電源須提供給許多電話系統(tǒng)。但是，應(yīng)減少供電的水平，否則打電話所需的電源將很快消耗。
搞一種價格較低的串行控制總線也是重要的，這是由于工業(yè)標(biāo)準(zhǔn)外部設(shè)備的串行接口都是通用的，至今缺少十分簡單的、靈活的以及低價的串行控制總線。
上述再下一個例子，即要一種加到端口插腳上的通用的中斷機構(gòu)，起因于把微控制器并入了IC。當(dāng)微控制器并入IC時，必須向它發(fā)送中斷信號。但時至今日，本領(lǐng)域的技術(shù)人員尚不能有這樣的結(jié)構(gòu)，即該結(jié)構(gòu)能加到一微控制器/IC中，在被指定為輸入端的端口插腳上產(chǎn)生送給微控制器的中斷信號。
正如前面所述的，無繩電話送受話器需用電池供電的事實要求審慎地使用電源。因此，本領(lǐng)域的一般技術(shù)人員曾作了許多努力節(jié)約基于微控制器/微處理器的系統(tǒng)的電功率。然而，讓無繩電話使用最先進的節(jié)電裝置是特別重要的。在無繩電話應(yīng)用中，有許多存儲器存取。而已有技術(shù)的缺點和不足，恰在于這種存儲器存取消耗的電力還沒有減到最小。
還需要具有測試裝置來簡化對先進電話頻譜測量，以允許或方便對無繩電話最終產(chǎn)品的測試。
本領(lǐng)域的技術(shù)人員知道，無繩電話閑置時間，也就是說在兩次使用之間的時間在電池或電池組用盡前應(yīng)盡可能長些。因此，需要一種簡單的實現(xiàn)方法去延長閑置時間，而不對無繩電話任何其它功能區(qū)域產(chǎn)生不利的影響。
上述的最后一個例子是，需要一個禁止上拉的機構(gòu)，用來避免在輸入模式工作時不必要的功率消耗。這涉及到在高級微器件80C51或其派生產(chǎn)品上使用的“準(zhǔn)雙向緩沖器”。熟悉該領(lǐng)域的人員都知道，在端口3、2、1的輸出緩沖器上，那些緩沖器是設(shè)計成具有上拉電路的，即這種設(shè)計增大了可理想地，消除的功率消耗。
根據(jù)前述的各個方面，本領(lǐng)域的技術(shù)人員現(xiàn)在可以想象無繩電話有許多方面可得改進。已有技術(shù)的缺點和不足是對上述每一個問題還沒有提出解決方法。
為了克服前述缺點和不足，本發(fā)明提供一可設(shè)計專門安裝在無繩電話的母機和送受話器中的集成電路。一般地說，本發(fā)明提供一集塊將語音、控制通道與調(diào)制解調(diào)器的微控制器部分、以及無繩電話的人一機接口功能集成在一起。更具體地說，根據(jù)本發(fā)明的IC包括以后許多方面中的一或多個方面，即在線仿真裝置、簡化的鍵板報告裝置、先進的噪音抑制裝置、一低功率應(yīng)急模式機構(gòu)、一低價串行控制總線、一端口插腳中斷的機構(gòu)、先進的節(jié)電裝置、系列測量測試模式裝置、一新型停機裝置以及一禁止上拉裝置。
因此，本發(fā)明的一個目的是提供一可給無繩電話廉價地提供先進功能的集成塊(IC)。
本發(fā)明的另一個目的是提供一在無繩電話的母機和送受話器均可使用的集成塊IC。
本發(fā)明的還有一個目的是提供一具有低功率消耗要求的IC。
本發(fā)明的再一個目的是提供一微控制器很好地與之合并。
本發(fā)明的更進一步地目的是提供一具有低功率消耗的無繩電話。
為了完全明白本發(fā)明以及它的目的和優(yōu)點，下面參照附圖對本發(fā)明詳細說明。


圖1是裝有按照本發(fā)明的技術(shù)制成的IC的無繩電話的送受話器的方框圖;
圖2是裝有按照本發(fā)明的技術(shù)制成的IC的無繩電話母機的方框圖;
圖3(它由圖3a和圖3b組成)，是根據(jù)本發(fā)明的技術(shù)的IC的方框圖;
圖4是裝有本發(fā)明的技術(shù)的IC的無繩電話的聲頻接口(以后稱“無繩電話”)的方框圖;
圖5是一無繩電話的聲頻路徑，不包括模擬接口的方框圖;
圖6是根據(jù)本發(fā)明的技術(shù)構(gòu)成的IC中微型控制器系統(tǒng)的方框圖;
圖7是根據(jù)本發(fā)明的技術(shù)所構(gòu)成的IC中的時鐘發(fā)生器模塊的方框圖;
圖8是根據(jù)本發(fā)明的技術(shù)所構(gòu)成的IC中中斷控制器的可能結(jié)構(gòu)示意圖;
圖9是在根據(jù)本發(fā)明的技術(shù)的IC中為處理來自邏輯模塊的中斷現(xiàn)由信號所必需的狀態(tài)、屏蔽以及中斷源寄存器的可能結(jié)構(gòu)的示意圖;
圖10是根據(jù)本發(fā)明的技術(shù)所構(gòu)成的IC中監(jiān)視計時器以及一重新設(shè)定輸出裝置的狀態(tài)示意圖;
圖11是根據(jù)本發(fā)明的技術(shù)所構(gòu)成的IC監(jiān)視計時器的可能結(jié)構(gòu)的示意圖;
圖12是根據(jù)本發(fā)明所構(gòu)成的IC中中斷功能裝置的可能基本結(jié)構(gòu)的示意圖;
圖13是本發(fā)明的實施例中可能出現(xiàn)的外部中斷輸入結(jié)構(gòu)的示意圖;
圖14是本發(fā)明的實施例中可能出現(xiàn)的串行接口的方框圖;
圖15是根據(jù)本發(fā)明技術(shù)所構(gòu)成的IC中鍵板掃描器的方框圖;
圖16是根據(jù)本發(fā)明技術(shù)構(gòu)成的IC中實時時鐘模塊的方框圖;
圖17是根據(jù)本發(fā)明技術(shù)所構(gòu)成的IC中電池電平檢測器的方框圖;
圖18是根據(jù)本發(fā)明技術(shù)構(gòu)成的IC中各種CT2模塊的示意圖;
圖19是根據(jù)本發(fā)明技術(shù)所構(gòu)成的IC中發(fā)送調(diào)制器的方框圖;以及圖20是根據(jù)本發(fā)明技術(shù)所構(gòu)成的IC中幀控制器的方框圖。
本發(fā)明是以IC方式提供一單個的IC，該IC將無繩電話的調(diào)制解調(diào)器的語音、控制通道和微型控制器部分以及人-機接口功能合并在一起。該項目的目的是制成一種特別適用在無繩電話中的IC。
在下面的詳細描述中，為了便于明白本發(fā)明的實施例，僅作為一個例子，對用于無繩電話系統(tǒng)的本發(fā)明的一個實施例進行詳細描述。必須明白，本發(fā)明的實施例并不限制于上述應(yīng)用，盡管這些實施例已被認(rèn)為在實際的應(yīng)用中如此使用效果特好。更進一步，應(yīng)該明白，本發(fā)明有許多實施例可在所述的具體的應(yīng)用中使用，就象典型的眾所理解的情況一樣，本發(fā)明由所附的權(quán)利要求書的范圍來限制。
參照附圖，為了方便與清楚，相同或相似的元件一般在幾個視圖中用相同的序號表示，首先，
圖1和圖2表示可以應(yīng)用根據(jù)本發(fā)明的技術(shù)的IC的一種無繩電話的示意圖。這種無繩電話包括一送受話器或終端單元2(
圖1所示)和一母機或母站4(圖2所示)。母機4經(jīng)由電話線與墻上的插座、電話桿，或另一固定結(jié)構(gòu)相連，以使它既可通過電話網(wǎng)絡(luò)線6接收和發(fā)送電話信息信號，又可由此獲得電源。送受話器2上的天線8以及母機4上的相應(yīng)天線10通過發(fā)送和接收無線電波在兩個單元之間進行通訊聯(lián)絡(luò)。正象通常的一樣，送受話器單元2包括一向外打電話或撥號的鍵板12，以及分別與麥克風(fēng)14或揚聲器16相連的送話口和耳機。電話號碼從鍵板12進入，于是相應(yīng)的信號經(jīng)通訊信號傳到母機單元4，并且送到電話網(wǎng)絡(luò)線6?；蛘撸?dāng)母機4從電話網(wǎng)絡(luò)路線6接收到一表示有電話打進來的信息信號，則來自母機4的信號會在送受話器2中產(chǎn)生鈴聲，并且母機的第二鈴聲表示有打進來的電話。
這種送受話器單元2和母機4的最大標(biāo)準(zhǔn)分隔距離，叫做服務(wù)區(qū)域，大約為300m，它是由聯(lián)邦通訊委員會(FCC)確定的。通常，每一系統(tǒng)都有10個雙2通道，其上通道頻率在49MHZ的頻帶中，而下通道頻率則在46MHZ的頻帶內(nèi)。當(dāng)然，這些工作參數(shù)都是由FCC規(guī)定的，不屬于本發(fā)明的一部分。
正如
圖1和圖2所表示的那樣，根據(jù)本發(fā)明的技術(shù)所制成的IC既可用在送受話器2上，又可用在母機4上。IC的參號序號在
圖1中為18，圖2中為20。
應(yīng)該明白，正如電話實路和常規(guī)的電話設(shè)備裝置都不能現(xiàn)成地用于無繩電話區(qū)域。例如，在標(biāo)準(zhǔn)的電話發(fā)展過程中，為了減少電話的成本，常常將一些特點在開關(guān)中而不是電話中實現(xiàn)的。在另一個方面，在無繩電話中，用戶必須同時購買母機和送受話器，這樣，送受話器的花費并不因母機的花費而有效地減少，因而，兩個站的成本都應(yīng)盡量減小。
參照
圖1和圖2，可以看到，母機4象送話器2一樣，包括一麥克風(fēng)22、耳機24以及鍵板26。類似地，送受話器2和母機4都包括一ROM28，30，一EPROM32，34，一LCD以及控制器36、38，以及許多一般與無線電信號及電平有關(guān)的其它元件。
參照圖3，它表示根據(jù)本發(fā)明的構(gòu)思而設(shè)計的IC的方框圖。這種IC的相關(guān)的元件將下面描述。
一般描述圖3所示的IC，開始可以發(fā)現(xiàn)該IC有三個基本的工作模式。那三個模式即在線仿真模式、正常模式和測試模式。在線仿真模式的能力是本發(fā)明的一個重要方面。下面將更詳細地描述。然而，此刻應(yīng)注意到，在線仿真模式可以使原有在集成塊C的微型控制器(圖3中用序號40表示)，停止工作，同時允許使用外部的在線仿真器去開發(fā)軟件，正常模式是由最終用戶對包括了IC的產(chǎn)品進行操作一種模式，正如下面要討論的，正常模式又可進一步分為活動模式和關(guān)閉模式，最后一個工作模式的測試模式，它基本與正常模式相同，不過在測試模式中也允許使用IC的內(nèi)部測試功能。
進入三個工作模式是由復(fù)位插腳以及三電平IN1(TRI1)插腳44的狀態(tài)來控制的。這些插腳42和44可有許多方式實現(xiàn)這種選擇，例如有一種方式是當(dāng)復(fù)位插腳42不激活時，將TRI1腳的狀態(tài)由IC監(jiān)控和設(shè)定。例如，如果TRI1為低，則在線仿真模式被激活，在一個中間供電點或非連接點的，能激活測試模式的工作。最后，當(dāng)TRI1插腳為高電壓時，并且當(dāng)復(fù)位插腳42不激活時，IC將以正常模式工作。
這樣，可以明白，根據(jù)本發(fā)明的技術(shù)設(shè)計的IC可以支持在線仿真模式，它能使位于集成塊上的微控制器40不工作，并允許外部仿真器在它的位置處發(fā)揮作用。在這種情況下，所有的連接到微型控制器的內(nèi)部信號都在工作中以一個時間延遲，就象該微控制器或仿真器不是裝在集成塊內(nèi)時固有的延遲。在本發(fā)明的實際的實施例的結(jié)構(gòu)中，仿真模式是復(fù)位時進入的，即當(dāng)復(fù)位插腳42為高時，讓三水平輸入1插腳44為低。所有的與I/O端連接的內(nèi)部連接信號均被送出集成塊，只有與時間“0”和時間“1”相連的時鐘輸出例外(注意該時鐘能在外部建立)。ALE和PSEN/變成輸入。在仿真模式下，輸入到微處理器的、送出集成塊的時鐘被強行加到復(fù)位插腳，監(jiān)視計時器(圖3中的元件46)在仿真模式下不工作。
當(dāng)圖3所示的IC(應(yīng)該知道，該IC表示上述本發(fā)明的實際結(jié)構(gòu)的實施例)處于在線仿真模式時，圖3所示的許多插腳將改變功能。具體地，在線仿真模式，圖3所示的插腳48起INT0/OUT的作用，插腳50起INT1/OUT的作用，插腳52作為一CPUCLKOUT起作用，插腳54作為一ALE輸入起作用，插腳56作為一RD/INPUT起作用，插腳58作為一WR/INPUT起作用，插腳60作為一ADDR15-8輸入起作用。插腳62的作用為一ADDR/DATA7-1地址＝輸入數(shù)據(jù)I/O＝O/I，插腳64作為高一Z，插腳66作為輸入，以及插腳68作為高一區(qū)(High-Z)。
關(guān)于圖3所示的IC工作于模式時正常如前面所述的，又有兩種不同功率模式，關(guān)閉和活動。在關(guān)閉模式中，18.432MHZ的振蕩器(見
圖1的元件70和圖2的元件72)以及來自該振蕩器的所有時鐘停止工作。除了實時時鐘(見圖3中的元件74)之外所有的模塊都不工作。所有的模擬插腳都處于“OFF”狀態(tài)，就象整個IC被復(fù)位一樣。實時時鐘74不受關(guān)閉模式影響。在本發(fā)明的實施例的實際結(jié)構(gòu)中，監(jiān)視計時器46在關(guān)閉模式中不工作。
下面繼續(xù)描述圖3所示的本發(fā)明的實施結(jié)構(gòu)，進入關(guān)閉模式由軟件控制，但進入關(guān)閉模式受到一個進入控制裝置的保護，以避免將IC無意地放入關(guān)閉狀態(tài)。在被編程到關(guān)閉模式后，微控制器的時鐘在停止工作前還運行3.56到7.2毫秒，這就允許微控制器編程到它的閑置狀態(tài)。
從關(guān)閉式喚醒，可通過復(fù)位信號重新設(shè)定，一來自鍵板掃描器的任一健按下的指示或任何來屏蔽的中斷信號。所有這些情況都要求產(chǎn)生中斷。接到喚醒的請求后，18.432MHZ的振蕩器開始工作。一旦它達到穩(wěn)定，微控制器時鐘即以它的預(yù)先編程的頻率接通。一旦微控制器時鐘變得穩(wěn)定，對微控制器的中斷請求隨之產(chǎn)生。這種中斷使微控制器離開它的閑置狀態(tài)。
至于活動模式，在活動模式下振蕩器在運行。在IC中的每一模塊能通過一寄存器被編程到接通或關(guān)閉。
用戶可見寄存器鑒于熟悉本領(lǐng)域的技術(shù)人員的水平以及
圖1-3所描述的詳細程度，對所示的IC內(nèi)的每一插腳和寄存器的功能將不準(zhǔn)備作更詳細的描述。這種描述對熟練技術(shù)人員去完全明白本發(fā)明的各個發(fā)明簡直不必要。然而，為了方便技術(shù)人員以及進一步討論的方便，在此時說明圖3所示的IC內(nèi)的各種用戶可訪問寄存器可能是有用的。這些用戶可見或可存取寄存器包括一地址譯碼器76，一聲頻接口78，一電池電平檢測器80，一時鐘發(fā)生器82，一含有一相聯(lián)的ADPCM的編碼譯碼器84，一中斷控制器86，一鍵板掃描器88，F(xiàn)IFOs90，一實時時鐘74，一RSSI-A/D轉(zhuǎn)換器92，一串行端口94，一邏輯模塊96，一樂音響鈴98，一發(fā)送器調(diào)制解調(diào)器100，以及一與監(jiān)視計時器102相連的復(fù)位寄存器。
聲頻路徑綜述在這時，描述本發(fā)明所述的IC的聲頻路徑很合適。本發(fā)明的實施例的聲頻路徑由聲頻接口78、編碼譯碼器及相連的ADPCM84，一雙音發(fā)生器(見圖5);以及樂音響鈴98組成。編碼譯碼器，ADPCM以及雙音發(fā)生器的功能都用同一數(shù)字信號處理(DSP)機來實現(xiàn)的。
聲頻路徑-聲頻接口一般地，聲頻接口78將編碼譯碼器84以及樂音響鈴的模擬一側(cè)與集成塊外的麥克風(fēng)(例如圖2中的元件22)、耳機(例如圖2中的元件24)、揚聲器(例如見圖2的元件24)、PSTN接口(例如圖2中的元件6)等等連接起來。信號的路徑和振幅均由軟件控制。
聲頻接口78包括一系列模擬輸入，模擬輸出，以及連接它們的多路轉(zhuǎn)換器，如圖4的方框圖所示，圖4以及其它所有的附圖在這里描述了所有的或部分前述的本發(fā)明的實施結(jié)構(gòu)的實施例。因此，在該應(yīng)用上的所有附圖以及根據(jù)它們的討論都應(yīng)理解為用來描述本發(fā)明的具體實施例。理解這一點后，在圖4所示的本發(fā)明的實施例的工作期間，發(fā)生的各種增益衰減以及相互連接均可由軟件編程。每一輸入緩沖器和輸出驅(qū)動器能單獨停止以便節(jié)約能源。
仍然進一步參照圖4，可以看到，聲頻多路轉(zhuǎn)換器有五個輸入(兩個插腳104，106;一側(cè)音108;一樂音響鈴98，以及一編碼譯碼器D/A112，三個插腳114，116，118，以及編碼譯碼器A/D120)。在軟件控制下，各種輸入能被引導(dǎo)以每一輸出，但要受到某些限制，圖4示出了可能的路徑。選定的輸入在每一輸出處相加。
參照圖4，熟悉本領(lǐng)域的技術(shù)人員將注意到從AI2的輸入106到A03的輸出118之間有側(cè)音路徑，在本發(fā)明的具體實施例中，其增益可編程為從0db到-42db，每一步變化3db。
關(guān)于圖4所示的插腳，熟練的技術(shù)人員會知道，插腳AI1和AI2是模擬輸入插腳;而插腳A02，A02以及A03是模抉輸出插腳。圖4所示有幾個與聲頻接口相連的用戶可見寄存器，它們是A01MUX控制22;A02MUX控制24;A03MUX控制26;編碼解碼器A/DMUX控制28;A12控制寄存器130;側(cè)音AI1控制寄存器132;樂音響鈴幅值寄存器134;以及A02，A03衰減器控制36。
聲頻路徑-編碼譯碼器(CODEC)聲頻路徑的codec部分設(shè)置在ADPCM代碼轉(zhuǎn)換機(以后標(biāo)記為codec/ADPCM84)和聲頻接口78(見圖3a)之間。聲頻路徑的codec部分提供一codec功能、一只供DTMF模式功能，一A-Law測試模式功能，一返回環(huán)路(返饋回路)(loopback)2功能，以及一codec/ADPCM的啟動控制功能。這些功能將在下面的章節(jié)分別作簡要描述。
當(dāng)聲頻路徑的codec部分提供一codec功能時，它將提供對線性PCM和/或一A-LawPCMcodec的模擬。
關(guān)于只供DTMF模式，DSP起動器有一只供DTMF模式;該模式切斷所有的DSP功能，僅留下雙聲音發(fā)生器以及在codec中的為產(chǎn)生DTMF樂音輸出所必需的那些部分。在本發(fā)明的具體實施例中，這種模式通過DSP寄存器中的一位來控制。
在A-Law測試模式中，允許訪問-codec功能以便對codec進行測試(模擬輸入A-LawPCM輸出以及A-LawPCM輸入模抉輸出)。這種測試模式切斷codec和ADPCM編程變換機之間的連接，完成從線性到A-LawPCM以及A-LawPCM到線性的轉(zhuǎn)換，以及提供一對于64kbpsA-LawPCM位串的訪問點。這種測試模式可通過把PCM數(shù)據(jù)I/O和時鐘功能多轉(zhuǎn)換后加到正常情況下，用作串行I/O端口的扦腳上來實現(xiàn)的。在本發(fā)明的具體實施例中，數(shù)據(jù)使用512KHZ的時鐘以8-位脈沖串的形式發(fā)送和接收。
關(guān)于返回環(huán)路2功能，在返回路上提供一個點，用來連接發(fā)送路徑(輸入到ADPCM編碼器)的輸出與接收路徑(從ADPCM譯碼器來的輸入點)的輸入。在該返回功能中數(shù)據(jù)采用線性PCM格式。
在codec/ADPCM啟動控制功能中，在時鐘發(fā)生器模塊中，用一個單個使發(fā)送和接收codec路徑連通。該位也被用來使ADPCM代碼轉(zhuǎn)換機的發(fā)送和接收路徑連通，以及使聲頻接口中的相加放大器工作。
關(guān)于性能要求，codec應(yīng)該使信號畸變、增益跟蹤、頻率響應(yīng)以及閑置時的通道噪聲符合于CCITT.G.714的標(biāo)準(zhǔn)信號。
除了啟動codec工作，對所需路徑進行編程，并且有選擇地啟動發(fā)送路徑中的高通濾波器工作外，本發(fā)明的具體實施例中的codec模塊中其余情況下沒有軟件插入來工作過濾器、相加點以及衰減器均可由在DSP機上執(zhí)行的微碼來實現(xiàn)。
現(xiàn)在參照5，它是除了聲頻接口以外的聲頻路徑的方框圖。聲頻路徑表示成包括接收路徑和發(fā)送路徑。
沿著接收路徑分布的是衰減器/靜噪器138，語音/樂音相加點140，低通濾波器142，插入器144，以及D/A轉(zhuǎn)換器146。衰減器/靜噪器138是一使在聲音/樂音相加點之前使接收路徑不工作的裝置，一可編程的衰減器被使用以便信號能漸漸減弱到消失。噪聲抑制是通過將接收衰減器編程到無限的衰減來實現(xiàn)的。編程到負(fù)的無窮量可引起ADPCM譯碼器把它的循環(huán)(遞歸)濾波器復(fù)位。衰減器可通過一接收衰減器寄存器來編程。聲音/樂音相加法點140是一個點，在該點聲音和樂音信號被疊加，在本發(fā)明的具體實施例中的低通濾波器142是一簡單的標(biāo)準(zhǔn)3400Hz低通濾波器或相類似的濾波器，在本發(fā)明的具體實施例中的插入器144是用來增加取樣率的一串的插入器。D/A轉(zhuǎn)換器146是一將數(shù)字信號轉(zhuǎn)換成模擬量的裝置。
在發(fā)送路徑有A/D轉(zhuǎn)換器148、十分度計50、一濾波器和衰減器塊152以及一聲音/樂音相加點154。A/D轉(zhuǎn)換器148是一第二階∑/D轉(zhuǎn)換器之類的轉(zhuǎn)換器，它用來將輸入信號數(shù)字化。十分度計50是一用來取A/D轉(zhuǎn)換器148的輸出的十分之一的硬件。過濾器和衰減器與塊152包括一衰減器/靜噪器(靜噪衰減器)，一低通濾波器，一高通濾波器，以及一去直流濾波器，衰減器/靜噪器部分是一可使聲音/樂音加法點之前的發(fā)送路徑關(guān)閉的裝置?？墒褂每删幊痰乃p器以便信號能漸漸消失。靜噪是將衰減器編程到無限的衰減來實現(xiàn)的。衰減器通過一發(fā)送器衰減器寄存來編程，方塊152的低通濾波器部分是一標(biāo)準(zhǔn)的3400HZ低通濾波器，方塊152的高通濾波器部分是一50/60HZ拒波框波器。這種濾波器有一可編程啟動控制，也就是說，一DSP控制寄存器，方塊152的去直流濾波部分用于去除直流偏移。這種濾波器不能被關(guān)掉，聲音/樂音相加點154是一個聲音和樂音在此被相互疊加的點。
對“PCM端口”(見
圖14及下面的相應(yīng)描述)的測試邏輯接口包含一變并行為串行的一復(fù)串行為并行的移位寄存器對。I/O端口模塊的接口是串行的，由codec模塊提供由并到串和由串到并的轉(zhuǎn)換，數(shù)據(jù)時鐘(512'KHZ的每幀8個周期的脈沖串)和幀同步時鐘(8KHZ)。
在cdoec模塊內(nèi)有三個用戶可見寄存器，它們是DSP控制寄存器，一發(fā)送衰減寄存器以及一接收衰減寄存器。DSP控制寄存器控制所有的DSP相關(guān)功能，包括ADPCM模塊。
聲頻路徑-ADPCM代碼轉(zhuǎn)換機聲頻路徑的ADPCM部分提供一全雙2ADPCM代碼轉(zhuǎn)換機(線性PCM到ADPCM以及ADPCM到線性PCM)。代碼轉(zhuǎn)換機位于codec及FIFOS/B通道I/O之間。直到現(xiàn)在，codec和ADPCM通常在一起指序號84。在本發(fā)明的具體實施例中，A-Law測試模允許編碼和譯碼都加到信號路徑上進行兼容測試。
更進一步，關(guān)于本發(fā)明的具體實施例，一測試模式被提供，以允許對聲頻路徑的ADPCM部分進行訪問，這就允許ADPCM代碼轉(zhuǎn)換機被獨立于聲頻接口和濾波器(A-LawPCM到ADPCM輸出和ADPCM到A-LawPCM輸出)即被測試。該模式切斷了codec與ADPCM代碼轉(zhuǎn)換機之間的連接。為64KDPS的A-LawPCM串位提供一連接點。該測試模式是通過將PCM數(shù)據(jù)I/O和時鐘功能多路轉(zhuǎn)換后，加到正常情況下，用作串行I/O端口(對32kbps的ADPCM連接使用B/D通道的I/O端口時)的插腳上來實現(xiàn)的。
一單個的編程被提供，以便啟動DSP和聲頻接口的工作。該位放在模塊啟動控制寄存器內(nèi)是用來連通codec發(fā)送和接收路徑的同一個位。
本發(fā)明的具體實施例滿足CCITT.G.721的位到位(bit-for-bit)的規(guī)定。
ADPCM代碼轉(zhuǎn)換機功能是在DSP機上用微代碼來執(zhí)行的。應(yīng)該注意，到編碼器的輸入和從譯碼器的輸出都是線性格式(由于A-Law壓縮和膨脹塊在正常工作中不使用，因而不是復(fù)合PCM)。
關(guān)于在FIFO一側(cè)的數(shù)據(jù)運行路線，ADPCM模塊與FIFO/B通道數(shù)據(jù)多路轉(zhuǎn)換器相連。到譯碼器的輸入和從編碼器的輸出都是四位脈沖。至于在codec一側(cè)的數(shù)據(jù)運行路線，可參見圖5中的聲頻路徑的方框圖。返回環(huán)路2和測試模式開關(guān)通過上面聲頻路徑一codec部分討論過的DSP控制寄存器來控制。
聲頻路徑-雙音發(fā)生器一種能同時產(chǎn)生兩種樂音的樂音發(fā)生器被用在本發(fā)明的實施例中。該發(fā)生器的輸出可各個地加到發(fā)送和接收路徑上，且幅值單獨控制。在軟件控制下，提供給相加點的發(fā)送和接收路徑被抑制噪聲，僅允許樂音輸出。
參照圖5，可以看到樂音發(fā)生器由一樂音1發(fā)生器塊156、樂音2發(fā)生器塊158、一接收路徑樂音衰減器160以及一發(fā)送路徑樂音衰減器162組成。
關(guān)于樂音2和樂音2發(fā)生器156、158到每一個這些發(fā)生器的接口由四個編程字節(jié)組成，其中，三個代表頻率，一個代表幅值。寫入樂音2的幅值寄存器將導(dǎo)致所有的8字節(jié)都裝入DSP，從而改變樂音。在這同時開始產(chǎn)生樂音，樂音產(chǎn)生通過把零幅值寫到所希望的幅值寄存器來結(jié)束(去關(guān)閉1，樂音1的幅值寄存器必須寫入零幅值系數(shù)，接著寫入樂音2幅值寄存器去觸發(fā)所有8個寄存器的內(nèi)容更新)，兩個樂音發(fā)生器156，158的每一個都獨立地工作。
關(guān)于接收路徑和發(fā)送路徑衰減器160，162，兩個樂音發(fā)生器156，158的輸出在一起相加。合成的信號和通過兩個衰減器156，158進入接收和發(fā)送語音路徑。發(fā)送和接收語音信號在到達相加點通過它們擁有的可編程衰減器164，166。這就允許對發(fā)送路徑和接收路徑獨立調(diào)整樂音/語音的相對水平。
在雙音發(fā)生器模(塊)中有十個用戶可見寄存器，兩個由4寄存器構(gòu)成的組代表兩個樂音發(fā)生器的頻率和幅值，而另外，兩個寄存器則控制發(fā)送樂音和接收樂音的衰減器。
聲頻通道-樂音響鈴樂音響鈴(圖3a和4中的元件98)能產(chǎn)生多個單頻率序列方波樂音，該樂音在頻率之間轉(zhuǎn)換時最小的瞬變。樂音響鈴功能不管codec/ADPCM84功能工作和不工作時都能工作。
軟件將樂音響鈴1編程到所希望的頻率和幅值，然后啟動所希望的聲頻路徑。樂音響鈴硬件由一樂音響鈴頻率寄存器、一樂音響鈴幅值寄存器、一計數(shù)器/分頻器以及一衰減器組成。當(dāng)樂音響鈴正在工作時又有新的頻率被編程到樂音響鈴寄存器，僅在周期邊界上才能改變到新的頻率。
在本發(fā)明的具體實施例中，樂音響鈴98由一可編程8位多項計數(shù)器以及相關(guān)的控制邏輯組成。輸入時鐘是288KHZ，它的輸出提供給位于聲頻接口模塊上的樂音響鈴輸入緩沖器/衰減器。一個壓時鐘發(fā)生器模塊上的控制位通過啟動和停止時鐘接通和關(guān)閉樂音響鈴。該位也能使樂音響鈴和緩沖器不工作。
系統(tǒng)控制-綜述現(xiàn)在參照圖6，這里所描述的本發(fā)明的無繩電話應(yīng)用中的系統(tǒng)控制功能由微控制器40、時鐘發(fā)生器模塊82、地址譯碼器模塊76、中斷控制器模塊86、監(jiān)視計時器/復(fù)位模塊46、一并行端口模塊168、一串行端口模塊94(見圖3a)、一鍵板掃描器功能模塊88(見圖3b)、一實時時鐘模塊74(見圖3a)以及一電池電壓檢測器模塊80(見圖3a)一起完成。
在本發(fā)明的具體實施例中，一個具有先進微器件(AMD)公司的80C51產(chǎn)品的80C32T2元件和功能的8位微控制器已集成在一IC芯片上。然而，80C32T2也有一些功能沒有在IC上實現(xiàn)。例如，80C32T2的振蕩器功能由一時鐘輸入代替，80C32T2的復(fù)位發(fā)生器由一復(fù)位輸入代替等。另外，外部地址選擇信號(EA/)在內(nèi)部被接到低電位即選擇塊外的ROM，除微控制器外，也提供附加的RAM以及一地址總線的信號分離形式。
系統(tǒng)控制-需求在本發(fā)明的具體實施例中，在仿真模塊工作期間，PSEN/插腳假設(shè)為高阻抗?fàn)顟B(tài)。
作為系統(tǒng)控制的一功能視圖的一部分，現(xiàn)在討論I/O端口的應(yīng)用是適當(dāng)?shù)?。因此，四個I/O端口的每一個在本發(fā)明的具體實施例中怎樣應(yīng)用在將下面描述。
關(guān)于端口“O”，其應(yīng)用與受多路調(diào)制的地址/數(shù)據(jù)總線位7-0相聯(lián)系。
端口“1”用作一般的I/O線。這些線由軟件設(shè)置成具體的控制功能。端口1I/O線包括一弱上拉。禁止該弱上拉可通過把相應(yīng)的端口控制寄存器(PCKB)設(shè)置為一適當(dāng)?shù)闹祦硗瓿?。在?fù)位以后，端口2的弱上拉被啟動。在仿真模塊下，弱上拉被禁止，端口插腳轉(zhuǎn)入高阻抗?fàn)顟B(tài)。
端口2用作地址線15-18。端口2I/O線包含一弱上拉。禁止弱上拉可通過把相應(yīng)的端口控制寄存器位(PCRB)設(shè)置為適當(dāng)值來完成。在復(fù)位以后，端口2的弱上拉被啟動。在仿真模塊下，弱上拉被禁止，且端口插腳轉(zhuǎn)入高阻抗?fàn)顟B(tài)。
現(xiàn)在關(guān)于端口“3”，P3.0，P3.1，P3.3，P3.4，P3.5，P3.6，以及P3.7需要討論。
P3.0既可用作微控制器串行端口的接收輸入(RXD)又可作為通用的I/O插腳。P3.1既可用作微控制器中行端口的發(fā)送數(shù)據(jù)輸出(TXD)又可作為通用的I/O插腳。P3.2在內(nèi)部用作來自內(nèi)部中斷控制器(INT0/)的中斷輸入。P3.3可在內(nèi)部用作來自內(nèi)部中斷控制器(INT1/)的中斷輸入。P3.4可用作內(nèi)部計時器0時鐘輸入。該插腳在IC的外部不能使用。P3.5可用作為內(nèi)部計時器1時鐘輸入。該插腳在IC的外部不能使用。P3.6是地址/數(shù)據(jù)總線的WR/選通脈沖。P3.7是地址/數(shù)據(jù)總線的RD選通脈沖。端口3I/O線包含一弱上拉。禁止該弱上拉可通過把相應(yīng)的端口寄存器位(PCRB)設(shè)置為適當(dāng)?shù)闹祦硗瓿?。在?fù)位之后，端口3的弱上拉被啟動。在仿真模塊下，弱上拉被禁止，端口插腳處于轉(zhuǎn)入高阻抗?fàn)顟B(tài)。
現(xiàn)在討論I/O緩沖器的裝置。在本發(fā)明的具體實施例中，端口1，2，以及3的I/O緩沖器能通過軟件控制來禁止P一通道弱上拉。該功能的必要性是當(dāng)緩沖器由一外部信號低電平驅(qū)動時允許緩沖器去消除電流源。當(dāng)我們回憶上述有關(guān)技術(shù)部分的說明時可知，本發(fā)明的實施例中禁止弱上拉的特征，可消除不必要的電源消耗的增長。AMD80C32T2缺少選擇一種裝置。在重新清零后，所有的端口1，2和3I/O的緩沖器靠一弱上拉來保持“高電位”。這種狀態(tài)在功能上且與80C32T2微控制器相兼容的。為了禁止弱上拉，軟件必須首先通過用相應(yīng)的端口控制寄存器位配置端口的插腳使每一位被禁止。相應(yīng)的端口控制寄存器位保留在與端口SFR位相同的地址。例如，端口1保留在SFR存儲器位置90H。端口1控制寄存器的內(nèi)容改變僅當(dāng)PCFZGSFR的PCRA位被設(shè)定到“1”時進行。當(dāng)PCRA位被清除時一個對端口SFR地址的操作會引起端口SFR內(nèi)容的更新。
因為僅有端口1，2及3包含弱上拉，因而端口“0”不具備該特征。
下面的圖表描述可在端口建立的各種不同組合。
一旦通電，PCRA位被禁止，任何端口寫入都會引起端口SFR數(shù)據(jù)更新。一旦PCFIG寄存器中的PCRA位被置位，則對每一端口位都可能使弱P-通道器件送斷。在每一端口位均被適當(dāng)?shù)嘏渲煤?，用戶必須在寫入端口之前清除PCRA位。
如果用戶在弱通道器件被禁止后將它接通，端口插腳不能立即回到“1”。這種情況類似于80C51。即當(dāng)一外部器件驅(qū)動輸入信號為低電平、然后又允許該插腳“上浮”回到“1”電平。該信號的上升時間取決于插腳負(fù)載，可能會花幾個微秒才回到穩(wěn)定的“1”。
現(xiàn)在討論本發(fā)明的具體實施例中的集成塊上四周總線的接口。所有的用戶可見寄存器和塊內(nèi)RAM都連接在微控制器的內(nèi)部地址/數(shù)據(jù)總線上。為了減少功率消耗，該總線在訪問程序存儲器空間期間不改變它的狀態(tài)。當(dāng)IC工作在線仿真模塊時，該節(jié)電特點是用不上的，因為塊上四周總線將在對程序存儲器空間訪問期間會轉(zhuǎn)換狀態(tài)。
現(xiàn)在討論本發(fā)明的具體實施例的塊內(nèi)RAM，80-C32T2有位于“內(nèi)部數(shù)據(jù)RAM”空間中的256字節(jié)RAM。另外有1024字節(jié)的“塊”RAM位于“外部數(shù)據(jù)RAM”空間中。所有1024字節(jié)的塊由RAM均由時時鐘的備用電源供電。備用的RAM至電壓降到2.2電伏時能支持讀寫降到1.8伏時仍能保留數(shù)據(jù)。
現(xiàn)在討論本發(fā)明的具體實施例中在關(guān)閉模塊時的允許。如果IC處于關(guān)閉模塊，并且微控制器是在閑置模塊，則處理器中斷屏蔽(TCON寄存器的位7.2，以及0)的情況將被忽略，允許響應(yīng)INT0/和INT1中斷。實際的TCON位并不改變，以防止IC在中斷不進行時進入關(guān)閉模塊時禁止中斷。
應(yīng)該明白，在本發(fā)明的具體實施例中，任時應(yīng)當(dāng)CPUCLK的速度被編程到小于9.216MHZ時，PSEN脈沖的長度將被縮短一個CPUCLK周期(也就是說，下降邊延遲一個CPUCLK周期)。這就減少了由外部存儲裝置在CPUCLK速度下降時的功率消耗。
本領(lǐng)域的技術(shù)人員參照附圖6會知道，ALEI/O插腳是由總通用輸出位9多路調(diào)制的，該INT0/OUT以及INT1/OUT插腳則分別來自地址譯碼器模塊的外I/O以及外RAM集成塊選擇輸出多路調(diào)制。在線仿真模塊期間，這些插腳總是提供ALE-OUT，INT0/，以及INT1/OUTPUT功能。在正常工作模式，ALE插腳既可是ALEOUT，也可是通用輸出9。其選擇可在地址譯碼器模塊中進行編程。INT0/以及INT1/插腳在正常工作中總是用作芯片選擇輸出。
本領(lǐng)域的一般技術(shù)人員參照圖6將進一步明白一80C32T2的地址總線的分離形式可通過鎖住地址的低位字節(jié)來建立，該低位字節(jié)提供給鎖存地址LADDR7-0插腳，該地址是在ALE的下降邊從A/D7-0總線取出并鎖住的。在本發(fā)明的具體實施例中，當(dāng)IC工作于線仿真模塊時，將A/D7-0和ALE放到集成塊上帶來的延遲可由內(nèi)部計時來說明。
為了說清楚圖6所示的微控制器以及它在本發(fā)明的IC的實施例中作用，下面將簡述每一插腳。
P0.7-P0.0是微控制器I/O端口0。這種端口提供多路調(diào)制的O7-0和A7-0總線。當(dāng)IC復(fù)位時，這些插腳保持至弱高電平。在關(guān)閉模塊，這些插腳既可保持較強的低電平又可保持較弱的高電平。在線仿真模式中，插腳是高阻抗。
P1.7-P1.0是微控制器I/O端口1。該端口提供與并引端口模塊相連的8個通用I/O插腳。在關(guān)閉模式中，端口保持它們的原編程狀態(tài)。在在線仿真模式，端口是高阻抗。
P2.7-P2.0是微控器I/O端口2。該端口提供地址總線的高8位(A15-8)。當(dāng)IC復(fù)位或“關(guān)閉”時，插腳保持約高電平。在線仿真模式時，插腳是高電阻抗。
P3.7是微控制器I/O端口3.7。該插腳提供微控制器的RD/(讀出低有效)選通脈沖。在線仿真模式時，插腳是高阻抗。在“關(guān)閉”或復(fù)位期間，該插腳保持弱高電平。
P3.6是微控制器I/O端口3.6，該插腳提供微控制器的WR/(寫入低有效)脈沖。在線仿真模式下該插腳插腳為高阻抗。在“關(guān)閉”或復(fù)位時，插腳保持弱高電平。
P3.1是微控制器I/O端口3.1。該端口提供微控制器內(nèi)部串行端口的發(fā)送數(shù)據(jù)輸出。該插腳也能被用通用的I/O端口。在線仿真模塊時，該插腳為高阻抗。在復(fù)位時，插腳保持弱高電平。在“關(guān)閉”時，插腳保持它的原編程狀態(tài)。
P3.0是微控制器I/O端口3.0，該插腳提供微控制器的內(nèi)部串行接收數(shù)據(jù)輸入。該插腳也能被用作通用的I/O端口。在線仿真模式中，該插腳是高阻抗，在復(fù)位時，該插腳保持弱高電平。在關(guān)閉時，該插腳保持它的編程狀態(tài)。
PSEN/是允許程序儲存信號，當(dāng)它有效時，在端口0和2的地址保存到即為代碼空間的地址。在線仿真模式時，PSEN/置于高阻抗?fàn)顟B(tài)。在復(fù)位時，PSEN保持弱高電平，在關(guān)閉時該插腳保持強高電平。
ALE是允許地址鎖存信號。該信號用來鎖定APFO總線的地址。ALE在在線仿真模式中是高阻抗。在正常模式中，ALE是一由OUT9變路調(diào)制的輸出。在關(guān)閉或復(fù)位時，該插腳保持強高電平。
鎖定的地址LADDR7-0是地址鎖存器的輸出，提供給非多路調(diào)制的LA7-0總線，在復(fù)位、關(guān)閉以及在線仿真模式中，這些插腳被強電位驅(qū)動。
系統(tǒng)控制-一時鐘發(fā)生器時鐘發(fā)生器82(見圖3a)設(shè)有晶體管振蕩器，電源模式控制，模塊啟動控制，以及IC用的時鐘分頻器。
當(dāng)IC處于關(guān)閉模式時，18.432MHZ的振蕩器(例如，圖2中的振蕩器72)以及所有的來自它的時鐘停止。所有的模塊停止工作除了實時時鐘74。所有的模擬插腳處在關(guān)閉狀態(tài)，也就是說與IC復(fù)位時的狀態(tài)相同。
通過在關(guān)閉/微控制器時鐘控制寄存器中某一位的置位，可使IC處在關(guān)閉模式中。在該位被置“1”后，振蕩器72繼續(xù)工作3.56-7.12毫秒，以便軟件將它本身設(shè)置到閑置模式，然后，所有的時鐘包括CPUCLK被停止，在本發(fā)明的具體實施例中，如果在該位置“1”后和CPU時鐘停止前接收到一中斷則IC結(jié)束其關(guān)閉周期。
繼續(xù)討論本發(fā)明的具體實施例，對關(guān)閉/微控制器時鐘控制寄存器的訪問受到一聯(lián)鎖機構(gòu)的保護，以便減少由于軟件問題而引起的偶然時鐘停止的危險。該機構(gòu)要求軟件先寫入到一專門的存取控制寄存器中，然后再寫入關(guān)閉/微控制器時鐘控制寄存器，該雙重寫入程序必須在時鐘速度控制寄存器更新前做兩次。
喚醒來自復(fù)位，鍵板掃描器88的任何按鍵指示，實時時鐘中斷(所果在真時間時鐘74內(nèi)不被代碼)，或任何非屏蔽中斷。
當(dāng)IC脫離關(guān)閉模式時，振蕩器被重新啟動。需要振蕩器大約3.56毫秒的延遲才能達到穩(wěn)定。在這一延遲之后，微控制器44和監(jiān)視計時器46的時鐘被重新啟動。微控制器時鐘以先前編程的速率重新啟動。
當(dāng)IC處在關(guān)閉狀態(tài)時，鍵板的按下任何鍵中斷和實時時鐘中斷均處于允許狀態(tài)，即使相關(guān)的中斷允許位已被清除，或者說該中斷處在禁止?fàn)顟B(tài)。實際的中斷工作位是不變化的，而且，應(yīng)該注意到，在本發(fā)明的具體實施例中實時時鐘中斷仍然可以在實時時鐘模塊74內(nèi)將其屏蔽。
真正使用的微控制器時鐘有一具有18.432MHZ的輸入的可編程分頻器?？删幊瘫嚷史譃?，4，8，16，32，64，128和256等種。當(dāng)IC脫離關(guān)閉模式時，CPU時鐘到控制寄存器中編程的速度。CPUCLK可通過將IC置于關(guān)閉模式來關(guān)閉。
當(dāng)時鐘速度改變時，完成到新頻率的變換不會違反對80C32CT2或其它這類產(chǎn)品的數(shù)據(jù)頁時序說明。
該微控制器時鐘也有一可選用的自動加速模式，如果該自動加速選擇被選定，所有的中斷迫使微控制器時鐘分頻器工作可“被2除”的狀態(tài)。在時鐘被加速后，它將保持二分頻的頻率，直到其速度被重新編程到一個較低的值。在頻率轉(zhuǎn)換點上不允許有任何反規(guī)定的短脈沖。
一旦微控制器發(fā)出命令，進入關(guān)閉狀態(tài)，處理器時鐘在停止前繼續(xù)工作3.56和7.12毫秒之間的時間。
每一模塊的時鐘由發(fā)生器模塊82提供。同時提供控制位，以允許用軟件接通和切斷具體的模塊。當(dāng)一模塊被切斷，它的時鐘被停止并且保持低電位。
串行端口94支持288KHZ，144KHZ，以及36KHZ的數(shù)據(jù)率。提供給串行端口模塊的時鐘由時鐘發(fā)生器模塊82向下分割為所需的數(shù)據(jù)率。時鐘速率通過串行端口定時控制寄存器選擇。該串行端口模及其時鐘由一模塊啟動控制寄存器0啟動，當(dāng)該模塊被停止時，該時鐘停止在低電位。
圖7是時鐘發(fā)生器模塊的方框圖。正如圖7所表示的，該時鐘發(fā)生器模塊直接或間接時包括振蕩器70，關(guān)閉模式控制邏輯170，微控制器時鐘控邏輯172，模塊啟動174，以及一模塊時鐘分頻器176。這些元件的每一個都分別在下面的單獨節(jié)中進一步描述。
振蕩器70被指定工作在18.432MHZ，它采用一并聯(lián)諧振式石英晶體管。需要一起動電容器，在具體地實施例中將以電容量減至最小以節(jié)約能源。
關(guān)閉模式微控制器時鐘控制邏輯170、172控制進入關(guān)閉、微控制器時鐘頻率以及自動加速。
關(guān)于模塊啟動控制174，用于接通和斷開IC內(nèi)的指定模塊的寄存器位均設(shè)在時鐘發(fā)生器模塊82中。這些位也停止輸出時鐘到它們相應(yīng)的模塊。
模塊時鐘分頻器邏輯176是一用于產(chǎn)生每個模塊所要求的時鐘頻率的分頻器鏈。
時鐘發(fā)生器模塊82有三個插腳。插腳MCLKXTAL1是主時鐘晶體扦腳1。該插腳用于輸入位在振蕩器70的輸入側(cè)。振蕩器70設(shè)計成或者以一并聯(lián)諧振晶體或者以外部邏輯電平輸入來工作。MCLXXTAL2插腳是主時鐘晶體插腳2。該插腳用于輸出，處在振蕩器70的輸出側(cè)，如果使用晶體，該插腳即與該晶體相連。如果使用一外部邏輯電平信號，該插腳空著不連接。CPUCLKOUT插腳與提供給微控制器40的相同時鐘相連。該輸出也能被送出集成塊以外。在在線仿真模式中，CPUCLKOUT總是工作后的，當(dāng)IC工作于在線仿真模式，該時鐘則由來自并行I/O端口模塊的CSOUT2/信號多路調(diào)制。該多路調(diào)制器控制是位于地址譯碼器模塊76(見圖3b)之中的。在復(fù)位時，該插腳默認(rèn)具有CSOUT2/功能，并且保持高電平。在關(guān)閉時，如果該扦腳對CPUCLK操作編程，則它保持低電平。
實施例的時鐘控制器模塊82包含下列可編程寄存器；一關(guān)閉／微控制器時鐘控制器寄存器；一關(guān)閉／微控制器時鐘存取寄存器；一保護寄存器；一模塊啟動控制寄存器1；一模塊啟動控制寄存器2；以及一串行端口定時控制寄存器。
系統(tǒng)控制－地址譯碼器所有內(nèi)部寄存器以及塊內(nèi)RAM的地址和三個外部芯片選擇信號均由地址譯碼器模塊76譯碼。啟動信號(觸發(fā)信號)在內(nèi)部寄存器或塊內(nèi)RAM由微控制器存取時產(chǎn)生。塊選擇輸出是在外部RAM空間或兩個外部I／O空間中的一個被存取時產(chǎn)生。
實施例的地址譯碼器模塊76包括一CSOUTO/插腳，－CSOUT02/扦腳以及－CSOUT2/插腳，CSOUT／插腳帶有一由INTO/OUT信號多路調(diào)制過的信號。當(dāng)IC不在工作于在線仿真模式時該插腳也提供芯片選擇功能。當(dāng)高一外部I／O1空間執(zhí)行一條MOVX指令時，CSOUT0／信號有效(低電平)。在復(fù)位或關(guān)閉時，該插腳保持為高低位。CSOUT1／插腳上帶有一由INT1／OUT信號多路調(diào)制過的信號。該插腳也在IC不在在線仿真模式時提供塊選擇功能。當(dāng)向外部RAM空間執(zhí)行一條MOVX指令時，啟動(低)。CSOUT2／信號有效(低電平)。指令在復(fù)位或關(guān)閉時該插腳保持較高電平，CSOUT2／鍵如果有一由CPUCLKOUT信號多路調(diào)制過的信號。當(dāng)IC不工作在線仿真模式且芯片選擇控制寄存器中CSOUR2／允許位已經(jīng)置“1”時提供芯片選擇功能。CSOUT2／信號有效 (低電平)。復(fù)位時，該插腳保持高電位，如果該插腳為CSOUT2／模式編程，則在關(guān)閉時它保持高電位。
前面所述的芯片選擇控制寄存器是地址譯碼器模塊76中的用戶可見寄存器。
注意實施例中的地址譯碼器模塊76包括一地址鎖定器和一相連的插腳。該地址鎖定器提供低8倍地址(LADDR7－6)的鎖定形式。鎖定的地址總線(LADDR7－0)插腳在IC正常、關(guān)閉或三線工作模式時都是輸出。當(dāng)IC是在關(guān)閉模式時，這些插腳在進入關(guān)閉之前由最后的值作強驅(qū)動。該輸出在ALE的下降沿發(fā)生變化。
系統(tǒng)控制－中斷控制器中斷控制器86收集來自2C的內(nèi)部和外部的各種源的中斷請求，并且產(chǎn)生一給微控制器40(INT0／和INT1)的中斷。
本發(fā)明的具體實施例的中斷系統(tǒng)具有多級結(jié)構(gòu)，包括中斷原因和狀態(tài)寄存器、一局部屏蔽，一局部中斷源寄存器；一主中斷屏蔽寄存器；以及一主中斷源寄存器。這些元件的每一個將在下面的各節(jié)中逐一討論。
關(guān)于中斷原因和狀態(tài)寄存器，中斷原因形成最低級中斷，且局部于每一模塊。這些原因可能是插腳輸入，數(shù)據(jù)緩沖器為“空”或“滿”等情況，以及諸如此類的原因。這些原因被記在“狀態(tài)寄存器”中。當(dāng)狀態(tài)寄存器由軟件讀出時總是返回原因信號的當(dāng)前狀態(tài)(例如，在一輸入插腳上的當(dāng)前邏輯電平)，在狀態(tài)寄存器中的位不受中斷屏蔽影響。
現(xiàn)在討論局部屏蔽，原因信號來自一中斷屏蔽寄存器中的相關(guān)屏蔽信號相“與”。這些與門的輸出連接到“局部中斷源寄存器”。屏蔽寄存器設(shè)置在包含相聯(lián)的原因信號的模塊中。
局部中斷源寄存器由軟件使用以確定中斷的原因。在中斷源寄存器中的各“位”可由屏蔽的原因信號上升沿，下除沿或者同時由兩個邊(沿)來置位。在中斷源寄存器中的各位是各不相關(guān)地清除的。一般地說，每一位都要當(dāng)軟件響應(yīng)該原因后才被清除。這種響應(yīng)可能讀出一個接收緩沖器，讀出一輸入端狀態(tài)寄存器，或其它等等。寄存器的各位輸出相或，即產(chǎn)生一中斷請求信號。該信號被發(fā)送到中斷控制器模塊，該源寄存器設(shè)在包含相關(guān)的原因信號的模塊中。
關(guān)于主中斷屏蔽寄存器，中斷請求信號是來自主中斷屏蔽寄存器(們于中斷控制器模塊86中)的相關(guān)屏蔽信號“與”。這些“與”門的輸出與一“主中斷源寄存器”相連。
主中斷源寄存器由軟件使用以便確定中斷的原因。中斷源寄存器中的各位代表中斷請求信號的邏輯級，假使它們未被屏蔽，一般地說，每一中斷請求在軟件對具體的中斷原因響應(yīng)時才被清除。主中斷源寄存器的輸出相“或”，被送到微控制器。
圖8表示中斷控制器86的結(jié)構(gòu)。來自邏輯模塊96(見圖3a)，外部中斷輸入(象鉤開關(guān)/鎖位)，串行I/O94，并行I/O(參見
圖13及相應(yīng)的討論)，鍵板掃描器88，以及實時時鐘寄存器74的中斷請求送給兩個主中斷源寄存器178，180。主中斷屏蔽功能以主屏蔽寄存器0182和一主屏蔽寄存器1184的形式在微控制器中提供。
下面僅通過例子的方式，列出無繩電話應(yīng)用中具體實施例。中斷原因表中斷起因置位／清除D通道接收置位接受緩沖器包含6位數(shù)據(jù)；清除當(dāng)接受緩沖器被讀出時D通道接受誤差置位在接收的D通道數(shù)據(jù)中檢測出誤差清除D通道狀態(tài)寄存器被讀出D通道發(fā)送置位發(fā)送緩沖器排空清除當(dāng)發(fā)送緩沖器加載時SI／O 接收 置位接收緩沖器已滿清除讀出接收緩沖器SI／O發(fā)送置位發(fā)送緩沖器已空清除當(dāng)發(fā)送緩沖器已裝入數(shù)據(jù)置位RTC源寄存器中的定時器位置位RTC定時器 (且未屏蔽)清除讀出RTC源寄存器中斷原因置位／清除RTC報警置位在RTC源寄存器中報警位置位(且未屏蔽)清除讀RTC源寄存器RTC更新結(jié)束置位在RTC源寄存器中更新結(jié)束位置位(且未屏蔽)清除讀RTC源寄存器PI／OP1.0-P1.1置位未屏蔽端口1插腳的編程邊清除讀PI／O中斷源寄存器PI／OP1.2-P1.3置位未屏蔽的端口1插腳編程邊清除讀PI／O中斷源寄存器PI／OP1.4-P1.7置位未屏蔽的端口1插腳的編程邊清除讀PI／O中斷源寄存器2鍵板狀態(tài)置位鍵板狀態(tài)寄存器內(nèi)容有改變清除讀出鍵板狀態(tài)位寄存器鍵板按下了任何鍵置位當(dāng)IC在關(guān)閉模時有鍵封閉清除讀出主中斷源寄存器1置位外部中斷輸入插腳的任何轉(zhuǎn)換外部中斷輸入1、2及3 (正常用作為送受話器開關(guān)，合成器鎖定，以及調(diào)制器鎖定)清除讀出指示的外部中斷狀態(tài)寄存器每一輸入有一寄存器)CHM置位CHM信號的上升沿清除讀出CHM／sync源寄存器SYNC置位sync信號的上升沿清除讀CHM／sync源寄存器SYNC－D置位sync-D信號的上升沿清除讀出CHM／sync源寄存器中斷原因置位／清除SYNC－D 置位sync-D信號上升沿清除讀CHM／Sync源寄存器Sync錯誤置位sync錯誤信號上升沿清除讀出CHM／Sync源寄存器圖9表示處理來自邏輯模塊96的中斷原因信號所需的狀態(tài)，屏蔽，以及源寄存器的結(jié)構(gòu)。
中斷控制器模塊86包括七個用戶可存取寄存器一主中斷寄存器O186;一主中斷屏蔽寄存器O188;一主中斷源寄存器1190;一主中斷屏蔽寄存器1192;一D-通道狀態(tài)寄存器194;一CHM/sync屏蔽寄存器196;以及一CHM/sync中斷源寄存器198。
中斷控制器86包括一INT0/OUT插腳，以及一INT2/OUT插腳。INT0/OUT信號從中斷控制器86輸出到微控制器40。它是通過INT0/OUT插腳送出塊外的。它僅在在線仿真模式中使用。當(dāng)IC不工作在線仿真模式時，該插腳用于芯片選擇零(CSOUT0)輸出，INT1/OUT插腳帶有從中斷控制器86輸出到微控制器40的一個信號。它通過INT1/OUT插腳送到集成塊外。它僅用于在線仿真模式中。當(dāng)IC不工作于在線仿真模式時，該插腳用作芯片選擇一CSOUT1)輸出。
主中斷控制器模塊的用戶可存取寄存器包括;主中斷源寄存器0186;主中斷源寄存器1190;主中斷源屏蔽寄存器0188;主中斷屏蔽寄存器1192;D通道狀態(tài)寄存器;CHM/sync中斷源寄存器198;以及CHM/sync屏蔽寄存器196。
系統(tǒng)控制-監(jiān)視計時器/復(fù)位監(jiān)視計時器46檢測微控制器軟件是否被提起或失去，并且產(chǎn)生一對IC以及系統(tǒng)其余元件的硬件復(fù)位的信號。如果一內(nèi)部計時器每過兩秒不被清除，則一硬件復(fù)位信號被產(chǎn)生。該計數(shù)器是通過微控制器40用一內(nèi)部監(jiān)視鍵寄存器寫入一個專門的代碼序列來清除的。應(yīng)該注意到，監(jiān)視計時器46在關(guān)閉或在線仿真模式中不工作。
圖10是監(jiān)視計時器和復(fù)位輸出裝置的狀態(tài)圖。
如果監(jiān)視計時器46暫停計時，它會在RESET/(低電位有效)上產(chǎn)生一1.78ms的脈沖。IC內(nèi)部的硬件也會因監(jiān)視計時器暫停計時而復(fù)位。其結(jié)果與激活RESET/插腳是同樣的。暫停的值接近1.78秒。一個專門的鍵序列必須在復(fù)位后的1.78秒內(nèi)以及在先前更新的1.78秒內(nèi)寫入到前述的內(nèi)部監(jiān)視鍵寄存器中。
鍵序列是一從復(fù)位開始的兩步驟功能。監(jiān)視計時器46在步驟1起動，等待向監(jiān)視鍵寄存器寫入。如果被寫入到監(jiān)視鍵寄存器中的值是除A5H之外的任何值，則一“系統(tǒng)復(fù)位”產(chǎn)生(正好似乎最后的計時已完成)。如果該寫入值是A5H，則步驟2被進入。在步驟2，監(jiān)視計時器46等待復(fù)位，且重新進入步驟1，如果寫入的不是A5H，也產(chǎn)生系統(tǒng)復(fù)位。
圖11表示用在本發(fā)明的具體實施例中的監(jiān)視計時器的結(jié)構(gòu)示意圖。
該計時器鏈包括一個兩秒計時數(shù)器200以及一兩毫秒脈沖發(fā)生器202。一1KHZ時鐘從時鐘發(fā)生器模塊82中接收，且送到停止控制塊。時鐘輸出信號送到兩個毫秒脈沖發(fā)生器202和兩秒計數(shù)器200。兩秒計數(shù)器200的最終計時輸出送到脈沖發(fā)生器202以便初始化兩毫秒脈沖發(fā)生。
監(jiān)視鍵裝置包括一用戶可見寄存器204以及一狀態(tài)機206。用戶可見寄存器204被軟件周期性地寫入以便表示軟件在正常工作。狀態(tài)機206驗證寄存器是否被正確地更新，如一切很好，則產(chǎn)生一清除選通脈沖給兩秒計數(shù)器200，如果寄存器更新不正確，則產(chǎn)生一誤差選通脈沖給兩毫秒計數(shù)器202。
監(jiān)視鍵寄存器204是軟件清除監(jiān)視計時器46時的存取點。它包括需要兩次寫入的序列清除計時器46，在本發(fā)明的具體實施例中，該序列必須每兩秒完成一次，以防止發(fā)生系統(tǒng)復(fù)位。
系統(tǒng)控制-并行端口實施例的并行I/O端口包括微控制器端口1的中斷結(jié)構(gòu)，一11位通用的輸出鎖存器，2個三水平輸入插腳，以及3個外部中斷輸入。微控制器端口3中的RxD和TxD插腳也能作為通用的I/O端口工作。這些端口的組成下面接著描述。
關(guān)于微控制器端口P1.0-P1.7，可屏蔽的中斷在每一插腳的邊沿用編程產(chǎn)生。在本發(fā)明的具體實施例中，為了報告中斷，這些插腳被分成三個單獨的中斷源寄存器，一個用于P1.7-4，一個用一P1.3-2，以及一個用于P1.1-0。
通用的輸出有11個，通過通用的輸出寄存器0和1來編程。所有的輸出都默認(rèn)為高電位。
兩個三水平輸入單個插腳能報告三種輸入狀態(tài)，高，低，或開路。典型應(yīng)用是撥號式選擇和工廠測試模式選擇，另外，正如上面所詳細討論的，三水平IN1可用來選擇三線仿真模式。
至于外部中斷輸入，設(shè)有三個輸入插腳，能同時在上升沿和下降沿產(chǎn)生中斷請求信號。這些插腳可被用作送受話器開關(guān)，通道合成器鎖定，以及調(diào)制解調(diào)器合成器鎖定的輸入。
從功能上講，所有8個端口1插腳，當(dāng)編程作為輸入時，能在電壓轉(zhuǎn)換邊上產(chǎn)生可屏蔽的中斷。中斷功能且在與微控制器分開的硬件中完成的。
圖12表示中斷功能的基本結(jié)構(gòu)。
參照
圖12，輸出鎖存器提供11個通用的輸出插腳來控制外部功能。這是一簡單的寄存器對(一個位和一個4位)，它們位于微控制器的數(shù)據(jù)總線上。當(dāng)一位在一個寄存器中被軟件置位時，與之相應(yīng)的輸出插腳也被置“1”。當(dāng)該位被清除時，該插腳也被清除。所有11個為通用輸出中的一個輸出提供默認(rèn)狀態(tài)的插腳，默認(rèn)電位都是高電位。
除去鍵板(OUT6，7)以及三水平輸入(OUT10)的插腳外，所有其它插腳的多路調(diào)制控制位于它們的功能發(fā)源模塊中，而是在并行端口模塊(指定為
圖12中的序號208)中。鍵板和三水平的多路調(diào)制由通用輸出寄存器1控制。
當(dāng)并行I/O端口被禁止工作時，通過一位于時鐘發(fā)生器模塊82中的模塊啟動控制寄存器0，所有的通用輸出插腳均處于一高阻抗?fàn)顟B(tài)。
繼續(xù)參照
圖12，它有兩個插腳時檢測不同的輸入狀態(tài)高，低，以及開路或不連接。輸入的狀態(tài)記錄在一外部中斷狀態(tài)寄存器中。這些插腳不產(chǎn)生中斷請求。在復(fù)位插腳不激活時三水平IN1鍵主要用來選擇IC的工作模式。在本發(fā)明的稍有變化的實施例中三水平IN1插腳能用作為一通用的輸入，但此時必須特別因為一旦復(fù)位便能引起IC進入三線仿真模式。
仍然進一步參照
圖12，被提供在轉(zhuǎn)換向上升沿和下降沿上產(chǎn)生中斷請求。每一輸入插腳的狀態(tài)記錄在一單個的一位寄存器中。如果一個插腳從它的狀態(tài)寄存器最后一次被讀出或復(fù)位后一個插腳改變了狀態(tài)，則一中斷請求將被鎖存，且發(fā)送到中斷控制器模塊中。讀出該源寄存器將清除鎖存器，同時清除中斷請求。
總之，在
圖12中，可以看到，11個輸出分別由它們在通用輸出控制寄存器0和2中的相應(yīng)位來獨立地控制。進而，這些輸入插腳在讀出時由上拉和下拉電阻器拉到電源的中點(Vcc/2)。這些插腳的每一個都連到一對分開的比較器。其中一個比較器被編置成當(dāng)輸入為高時在輸出端產(chǎn)生高電平，另一個比較器被編置成輸入為低時在輸出端產(chǎn)生低電平。如果輸入開路，則兩個比較器均輸出一低電平狀態(tài)。再進一步，可以看到，插腳邏輯應(yīng)該設(shè)計成在插腳的狀態(tài)來被評價時使上拉和下拉電阻不工作。這是一個節(jié)電特征。外部輸入的最大電阻相對Vcc或Vss是50Ω(當(dāng)輸入是高或低時)，最大電容是50PF。
現(xiàn)在參照
圖13，它表示一外部中斷輸入結(jié)構(gòu)的更詳細的示意圖?？梢钥吹?，該結(jié)構(gòu)包括三個輸入插腳220，222，224，三個狀態(tài)寄存器226，228，230以及三個轉(zhuǎn)換檢測鎖存器232，234，236。
有三個外部中斷輸入狀態(tài)寄存器226，228，230，它們是一位寄存器，記錄外部中斷輸入插腳220，222，224的字前狀態(tài)。狀態(tài)位隨插腳的變化而變化。讀出其中一個寄存器可清除相應(yīng)的移位檢測器鎖存器232，23，236。每一鎖存器232，234，236的輸出送到中斷控制器模塊86中，在這里，它與中斷允許位相“與”。
系統(tǒng)控制-串行端口串行接口是四個串行通道的組合。在本發(fā)明的具體實施例中，這些通道提供通信給頻率合成器、LCD控制器、EEPROM以及一PCMcodec測試設(shè)備。一個由發(fā)送、接收和時鐘邏輯組成的電路被用來支持合成器LCD，EEPROM，以及PCM接口(見
圖14，其中發(fā)送、接收和時鐘邏輯一般分別指序號240，242和246)。這種硬件組合也稱為SI/O接口。
關(guān)于實施例的合成器接口，可以看到，在IC和合成器塊例如一MB1501合成器塊之間的通訊聯(lián)系是單向的通信僅從IC到合成器。
關(guān)于實施例的LCD接口，一串行接口用作在芯片上微控制器的一NECμPD7225LCD控制器IC之類的集成塊之間的通信。它也是一單向接口，即通信聯(lián)系僅從IC到LCD控制器。
具體結(jié)構(gòu)的EEPROM接口是雙向的，且與支持National、通用儀器及Exel接口的8位以及16位裝置兼容。另外，還需支持能壓時鐘的下降邊上輸出數(shù)據(jù)的器件。這樣，為了各種不同的裝置兼容，該端口可通過編程在下降沿或上升沿接收數(shù)據(jù)。
關(guān)于具體結(jié)構(gòu)的PCM測試端口，可以用軟件建立兩種專門模式，將串行端口轉(zhuǎn)變成一codec或ADPCM代碼轉(zhuǎn)換機的測試端口。在codec測試模式中，DataIn插腳變成64kbpscodec接收輸入，DataOut插腳變成64Kbpscodec發(fā)送輸出，以及“時鐘”插腳變成一選通的512KHZPCM數(shù)據(jù)時鐘輸出(幀率為8KHZ的8周期脈沖串)。在ADPCM測試模中，DataIn插腳變成64kbpsADPCM發(fā)送輸入(PCM數(shù)據(jù)輸入)，DataOut插腳變成64kbpsADPCM接收輸出(PCM數(shù)據(jù)輸出)，以及“時鐘”插腳變成512KHZPCM數(shù)據(jù)時鐘輸出(幀率為8KHZ的8位脈沖串)。64KHZ數(shù)據(jù)時鐘必須同步到8KHZ的幀率同步(sync)。
實際結(jié)構(gòu)的PCM測試端口不使用串行I/O端口的發(fā)送緩沖器，接收緩沖器，或者時鐘發(fā)生器。聲頻路徑邏輯提供時鐘和一串行發(fā)送的“位”流，并且以串行形式接收接收數(shù)據(jù)。換句話說，PCM測試功能使用串行I/O端口插腳，但是，支持時鐘發(fā)生、時鐘同步、串行列并行以及并行轉(zhuǎn)換的邏輯則是在聲頻路徑邏輯內(nèi)處理的。
系統(tǒng)控制-鍵板掃描器具體實施例的鍵板掃描器有支持達到36個鍵的鍵板的能力。該鍵板掃描器以兩種模式工作1)活動檢測，以及2)正常。
在活動檢測模式中，不必要去確定哪一個鍵被壓，僅要知道經(jīng)有一個鍵被壓。這就允許IC在用戶壓一鍵時從關(guān)閉模中喚醒。一當(dāng)IC處于關(guān)閉模式時如果檢測到鍵板的活動，即有一輸出產(chǎn)生送到時鐘發(fā)生器模塊82。
在正常模式中，所有的鍵的身份被確定和報告。去掉按鍵時的跳動是用戶軟件的責(zé)任。當(dāng)活動被檢測，例如當(dāng)一個鍵被關(guān)閉時，一中斷被產(chǎn)生。通常，用戶通過將鍵板中斷屏蔽，設(shè)定一微控制器計時器(去跳動時間通常是4到16毫秒)以及從中斷中返回等步驟來對中斷響應(yīng)。當(dāng)上述計時器終止時，中斷產(chǎn)生。這就引起用戶去讀出一鍵板狀態(tài)寄存器，在此時，它包含所壓的鍵的穩(wěn)定身份。該狀態(tài)包括一“無一鍵按下”碼(000000)，“多個鍵按下”碼(0XXXXXX1)，以及對每一個鍵的代碼(ORRRCCCO);其中，R＝行碼，C＝列碼，以及X＝任意值。
圖15表示一鍵板掃描器的方框圖。該模塊包括掃描器單元250以及鍵板狀態(tài)寄存器252。
掃描器250包含陣和列輸入插腳以及比較器，以及一檢測沒有鍵按下、多個鍵按下以及任一鍵按下的狀態(tài)的邏輯塊254。
狀態(tài)邏輯將來自掃描器的輸入格式化，并且發(fā)送該狀態(tài)給用戶。更具體地，鍵板狀態(tài)邏輯包括下列輸入·6行比較器輸出·6列比較器輸出·沒有鍵按下輸出·多個鍵按下輸出·微控制器讀出選通脈沖·微控制器數(shù)據(jù)總線·來自地址譯碼器模塊寄存器選擇脈沖輸出·當(dāng)寄存器由地址譯碼器模塊存取時它驅(qū)動內(nèi)部數(shù)據(jù)總線·不管寄存器的值什么時候改變一中斷請求總會產(chǎn)生，該中斷請求連到中斷控制器。
譯碼器·該6行和6列信號被編碼成兩個三位字(八進制到二進制編碼)。這與沒有鍵按下以及多個鍵按下指示合成去構(gòu)成一七位字，寄存器的位7總是零。
系統(tǒng)控制-實時時鐘一實時時鐘設(shè)置在實施例的IC中。該時鐘74(見圖3a)在IC有電時從正常的IC電源工作，而在IC無電時從備用電源供電工作。32.768KHZ的晶體與實時時鐘相連。另外，提供-1K位的RAM方塊。該“塊”內(nèi)RAM除了它從實時時鐘的“BATTIN”插腳取得電源之外，實際上獨立于實時時鐘。
圖16表示具體結(jié)構(gòu)的實時時鐘模塊74的方框圖。
系統(tǒng)控制-電池電平檢測器具體結(jié)構(gòu)的IC包括一在2.7到5.5伏特范圍提供供電電源(例如，電池)的數(shù)字表示值的機構(gòu)。
從功能上講，電池電壓監(jiān)視電路將Vcc插腳上的電壓與一內(nèi)閾值電壓相比較。如果Vcc在閥值之上，則比較器輸出高電平。如果Vcc在閾值之下，比較器輸出低電平。在本發(fā)明的具體實施例中，內(nèi)閾值電壓通過一4位碼從2.7V到5.24V來編程，精確度±5%。
圖17是具體結(jié)構(gòu)的電池電平檢測器輸出的方框圖。
CT2根據(jù)本發(fā)明的技術(shù)設(shè)置的IC的CT2部分包括下列步驟FIFUS90，-B/D通道端口(見圖3b)，一發(fā)送調(diào)制解調(diào)器100，一RSSIA/D轉(zhuǎn)換器92，以及一邏輯模塊96。
在本發(fā)明的具體實施例中，兩個單向FIFUS260，262設(shè)置在ADPCM塊84，B通道I/O264264和幀格式器(Formattor)96之間，其中一個是在發(fā)送方向，另一個是在接受方向262(見
圖10)，這些FIFUS在72kbps的無線電脈沖串傳送率和不變的32kbpsADPCM，B通道傳送率之間進行彈性儲存。FIFUS從幀格式器(Formator)96來看是串行的，而從ADPCM塊84來看為4值寬，這是由于ADPCM工作在本字節(jié)上。
具體結(jié)構(gòu)的FIFO模塊90根據(jù)來自邏輯模塊96的(具體地是一個PLL1152)的1.152MHZ時鐘或者來自時鐘發(fā)生器模塊82的固定的1.152MHZ時鐘建立512KHZ，32KHZ，以及8KHZ時鐘。
具體結(jié)構(gòu)的B/D通道I/O端口模塊264提供6個I/O插腳，它們被多路調(diào)制后提供下面四個分開的功能一B通道I/O端口，包括密碼變換;一D通道I/O端口;一單個發(fā)送(Tx調(diào)制器I/O);以及6個通用的輸出端口。
發(fā)送調(diào)制器100接收來自CT2邏輯模塊96的串行數(shù)據(jù)。并且將它轉(zhuǎn)變成一對正交的單終點(single-ended)模擬輸出信號在本發(fā)明的具體實施例中產(chǎn)生的輸出在外部與中斷(IF)載波混合。并一起得到所需的頻率調(diào)制信號。
圖19表示調(diào)制器100的方框圖。模塊100的核心為一加鎖ROM270，它由一依賴于與數(shù)據(jù)的狀態(tài)機地址發(fā)生器272來尋址，后隨系列同步鎖定器274。由緩沖器跟隨的兩個相同的6位+符號DAC驅(qū)動模擬輸出。
正如在相關(guān)的多個申請中所詳細描述的，在本發(fā)明的實施例中提供一測試模式，以簡化頻譜測量。
接收信號強度表示(RSSI)模塊92提供一射頻(RF)接收信號電平的數(shù)字表示值，從功能上講，RSSIA/D轉(zhuǎn)換器的電流一電壓變換、輸入范圍、以及微處理器存取是值得一提的。關(guān)于電流-電壓轉(zhuǎn)換，一外部FSK解調(diào)器產(chǎn)生一電流與接收的信號強度成比例的模擬信號，該輸出電流在一外部電阻中中止以將它變成電壓，關(guān)于輸入范圍，A/D轉(zhuǎn)換器的輸入范圍主要是由輸入比較器的共模電壓波動來確定的，最后，關(guān)于微處理器存取，為了進行A/D轉(zhuǎn)換，必須被啟動工作(例如，通過時鐘發(fā)生器模塊的模塊啟動控制寄存器中的一位)，并且請求轉(zhuǎn)換。請求可能軟件做出。
下面一般地討論模塊96，它設(shè)有一幀控制器，其中包括一接收時恢復(fù)，一幀計時發(fā)生器，一sync通道處理器，一B通道處理器，一D通道處理器以及一調(diào)制解調(diào)器計時調(diào)節(jié)裝置。
圖20是幀控制器的方框圖，它包括一接收計時恢復(fù)、幀計時發(fā)生器、sync通道處理器、B通道處理器、D通道處理器。
關(guān)于接收計時恢復(fù)功能塊，它產(chǎn)生來自接收數(shù)據(jù)(Rx數(shù)據(jù))的位同步計時信號并送到各種功能塊。
SYN通道處理接收來自接收時鐘發(fā)生器DPLC的脈沖信號串和PLLed的時鐘，并向幀計時發(fā)生器和CPU送出接收的sync信息。它也接收來自幀計時發(fā)生器的發(fā)送計時，脈沖傳送來自B通道處理器和D通道處理器的數(shù)據(jù)，并且它產(chǎn)生一脈沖串發(fā)送信號。
當(dāng)系統(tǒng)正在接收一信號時，幀計時發(fā)生器接收從syn通道處理器接收到的同步信息，并且提所有需要那些信息的接收和發(fā)送計時脈沖以通道處理器，D通道處理器，發(fā)送部分的SYN通道處理器調(diào)制解調(diào)器計時調(diào)節(jié)裝置以及任何其它的塊。
在調(diào)制解調(diào)器和其RF部分發(fā)送和接收一來自調(diào)制解調(diào)器的參改信號時，用來測量它們的延遲。
根據(jù)上面所述，本領(lǐng)域的技術(shù)人員現(xiàn)在可完全明白本發(fā)明所作的改進。他們也應(yīng)該明白所述IC和無繩電話的價值和優(yōu)點。實際上在這里所做的每一點上，更詳細的討論可在上述列出的相關(guān)申請中找到。盡管這些細節(jié)對技術(shù)人員去實施本發(fā)明或去理解它的最佳實施方式是不必要的。但是這些細節(jié)對他們是有用的，他們可能希望參考它們。
很明顯，根據(jù)本發(fā)明的思路作各種調(diào)整和變化是可能的。因此，在所附權(quán)利要求書的范圍內(nèi)，本發(fā)明可用不同于以上具體描述的實施例來實現(xiàn)。
權(quán)利要求
1.一種集成電路，其特征在于包括(a)一外接口部分，上述外接口部分包括(i)用來與一外接鍵板連接工作的裝置；(ii)用來與一外寄存儲器連接工作的裝置；(iii)用來與一外接振蕩器連接工作的裝置；(iv)用來與一外接發(fā)送接收器連接工作的裝置；(v)一串行接口；(vi)一并行接口；(vii)一聲頻接口從屬部分；(b)一聲頻路徑部分，上述聲頻路徑部發(fā)包括(i)一編碼譯碼器(codec)，上述codec與上述聲頻接口從屬部分連接工作；(ii)一ADPCM，上述ADPCM直接與上述codec相連，以構(gòu)成一codec/ADPCM元件，該元件進一步直接與上述串行端口相連；(iii)與上述ADPCM連接工作的第一和第二FIFO；以及(iv)與上述聲頻接口從屬部分連接工作的樂音響鈴；以及(c)一系統(tǒng)控制部分，上述系統(tǒng)控制部分包括(i)一直接與上述并行端口相連的微控制器；(ii)一與上述微控制器連接工作的幀格式器；(iii)一電池電平檢測器；(iv)一RSSIA/D轉(zhuǎn)換器；(vi)一實時時鐘；(vii)連接到上述外接鍵板并與之連接工作的鍵盤掃描裝置；(viii)一中斷控制器，上述中斷控制器接在上述微控制器和鍵板掃描器之間連接工作；以及(ix)一時鐘發(fā)生器，上述時鐘發(fā)生器連接在上述微控制器以及上述用來將它與外部聲頻路徑部分連接工作的裝置之間。
2.如權(quán)利要求1所述的集成電路，其特征在于它進一步包括用來停止上述時鐘發(fā)生器以便由此將上述集成電路置于關(guān)閉模式的裝置。
3.如權(quán)利要求1所述的集成電路，其特征在于它進一步包括用來禁止上述微控制器工作的裝置以及當(dāng)上述微控制器停止工作時啟動一外接仿真器以代替它的功能的裝置;
4.如權(quán)利要求1所述的集成電路，其特征在于上述的鍵板掃描裝置進一步包括一其內(nèi)容可隨鍵板活動而改變的鍵板狀態(tài)寄存器;當(dāng)上述鍵板狀態(tài)模塊的內(nèi)容改變時產(chǎn)生一中斷信號的裝置;以及響應(yīng)一中斷，在上述中斷后一個預(yù)定的時間周期后讀出上述鍵板狀態(tài)寄存器，以便確定是多個鍵被按下或是單個鍵被按下并釋放的裝置。
5.如權(quán)利要求1所述的集成電路，其物征在于它進一步包括用來檢測信號中可能屬于單個位誤差的裝置，上述用來檢測單個位誤差的裝置產(chǎn)生一個脈沖串，以及用來平均上脈沖串的裝置。
6.如權(quán)利要求5所述的集成電路，其特征在于它進一步包括在檢測到一誤差的情況下，也把上述信號衰減一預(yù)定的量的裝置;以及在設(shè)有誤差的情況下經(jīng)過一預(yù)定量的時間后用來將上述信號提高一預(yù)定值的裝置。
7.如權(quán)利要求1所述的集成電路，其特征在于上述串行端口包括一接收器，一時鐘發(fā)生器，以及用來起動和停止上述時鐘發(fā)生器的裝置。
8.如權(quán)利要求1所述的集成電路，其特征在于上述微控制器有至少一個端口插腳，并且它進一步包括一引起上述至少一個的端口插腳產(chǎn)生中斷，送給上述微控制器的裝置，上述引起中斷的裝置包括一工作上與上述至少一個的端口插腳相關(guān)聯(lián)的第一組中斷屏蔽碼，以及有選擇地放棄中斷的第二組中斷屏蔽碼。
9.如權(quán)利要求1所述的集成電路，其特征在于它進一步包括用來驗證一發(fā)送的輸出的譜內(nèi)容的裝置。
10.如權(quán)利要求1所述的集成電路，其特征在于上述微控制器有至少有一個輸出緩沖器帶有弱上拉，以及進一步包括禁止上述弱上拉的裝置。
11.一種無繩電話，其特征在于它包括一可與一電話網(wǎng)絡(luò)相連的用來通過它接收和發(fā)送信號的母機;可選擇地與上述母機裝在一起或與它分離的送受話器;上述母機和送受話器包括相應(yīng)的發(fā)送和接收電磁波信號裝置;以及上述母機和送受話器進一步包括一單個的、至少在實質(zhì)上相同的集成電路，該集成電路中包括有一結(jié)合工作的微控制器。
12.如權(quán)利要求11所述的無繩電話，其特征在于上述母機和送受話器進一步包括與它們各自的微控制器連接工作的各自的振蕩器，并且還各自包括用來停止和重新啟動上述各自的振蕩器的裝置。
13.如權(quán)利要求11所述的無繩電話，其特征在于上述母機和送受話器進一步包括用來禁止它們各自的微控制器工作的裝置，以及用來啟動外部微控制器以便在它們各自的微控制器停止工作時代替完成它們的功能的裝置。
14.如權(quán)利要求11所述的無繩電話，其特征在于上述每一單個的，至少本質(zhì)相同的集成電路包括(a)一外部接口部分，上述外接口部分包括(ⅰ)用來與一外接鍵板連接工作的裝置;(ⅱ)用來與一外存儲器連接工作的裝置;(ⅲ)用來與一外接振蕩器連接工作的裝置;(ⅳ)用來與一外部發(fā)送接收器連接工作的裝置;(ⅴ)一串行接口;(ⅵ)一并行接口;以及(ⅶ)一聲頻接口從屬部分;(b)一聲頻路徑部分，上述聲頻路徑部分包括(ⅰ)一codec，上述codec與上述聲頻接口從屬部分連接工作;(ⅱ)一ADPCM，上述ADPCM直接與一上述codec相連以構(gòu)成一codec/ADPCM元件，該元件進一步直接與上述串行接口相連的;以及(ⅲ)一樂音響鈴，上述樂音響鈴與上述聲頻接口從屬部分連接工作;以及(c)一系統(tǒng)控制部分，上述系統(tǒng)控制部分包括(ⅰ)一直接與上述平行端口相連的微控制器;(ⅱ)連接到與上述外接鍵板并與之連接工作的鍵板掃描裝置;(ⅲ)一中斷控制器，上述中斷控制器在上述微控制器和上述鍵板掃描裝置之間連接工作，以及(ⅳ)一時鐘發(fā)生器，上述時鐘發(fā)生器連接在上述微控制器和上述用來將它與一外聲頻路徑部分連接工作的裝置之間。
全文摘要
一種特別適用于無繩電話的母機和送受話器的集成電路，它將無繩電話的語音、控制通道，調(diào)制解調(diào)器的微控制器部分；以及人-機接口功能集成在一起。該集成電路包括下列許多方面的一個或多個，這些方面包括一在線仿真機構(gòu)，一簡化的鍵板報告裝置，先進的噪聲抑制裝置，一低功率應(yīng)急模式裝置，一低成本的串行控制總線，一端口插腳中斷裝置，先進的節(jié)電裝置，頻譜測量測試模式裝置，一新型關(guān)閉裝置，以及一禁止上拉裝置。
文檔編號H04M1/725GK1083639SQ9310870
公開日1994年3月9日 申請日期1993年7月21日 優(yōu)先權(quán)日1992年7月21日
發(fā)明者D·E·吉利克, 吉川宗弘, J·E·包爾斯, 齋騰信, J·G·巴考威克, J·W·彼得遜 申請人:先進顯微設(shè)備股份有限公司