晶片封裝體及其制造方法
【專利摘要】本發(fā)明揭露一種晶片封裝體及其制造方法，該晶片封裝體包括一晶片，具有上表面、下表面及側(cè)壁，其中晶片于上表面包括一感測區(qū)或元件區(qū)、及一信號接墊區(qū)。一淺凹槽結(jié)構(gòu)，位于信號接墊區(qū)外側(cè)，并沿著側(cè)壁自上表面朝下表面延伸。淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布線層電性連接信號接墊區(qū)且延伸至淺凹槽結(jié)構(gòu)。一接線，具有第一端點及第二端點，其中第一端點于淺凹槽結(jié)構(gòu)內(nèi)電性連接重布線層，第二端點用于外部電性連接。本發(fā)明可以降低晶片封裝體中的封裝層的覆蓋厚度，增加感測區(qū)的敏感度，并且可以維持基底的結(jié)構(gòu)強度。
【專利說明】晶片封裝體及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種晶片封裝技術(shù)，特別為有關(guān)于一種晶片封裝體及其制造方法。

【背景技術(shù)】
[0002]晶片封裝制程是形成電子產(chǎn)品過程中的重要步驟。晶片封裝體除了將晶片保護(hù)于其中，使其免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。
[0003]傳統(tǒng)具有感測功能的晶片封裝體，如圖4所揭示的指紋辨識晶片封裝體，是將指紋辨識晶片520置于印刷電路板510上，并通過多條接線530自晶片520上表面的接墊區(qū)焊接至印刷電路板510上，之后再以封裝層540覆蓋指紋辨識晶片520。由于接線530突出的高度使得封裝層540的厚度無法降低，為了避免因封裝層540太厚而影響感測區(qū)523的敏感度，封裝后的指紋辨識晶片520的周圍側(cè)邊高度設(shè)計成高于中央的感測區(qū)523，因此無法形成平坦表面。此外，由于接線530鄰近于指紋辨識晶片520的邊緣，因此容易于焊接過程中因碰觸晶片邊緣而造成短路或斷線，致使良率下降。
[0004]因此，有必要尋求一種新穎的晶片封裝體及其制造方法，以降低封裝層的厚度，進(jìn)而提升晶片封裝體的感測靈敏度，并提供一種具有扁平化接觸表面的晶片封裝體。


【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例提供一種晶片封裝體，包括一晶片，具有上表面、下表面及側(cè)壁，其中晶片于上表面包括一感測區(qū)或元件區(qū)、及一信號接墊區(qū)。一淺凹槽結(jié)構(gòu)，位于信號接墊區(qū)外側(cè)，并沿著側(cè)壁自上表面朝下表面延伸。淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布線層電性連接信號接墊區(qū)且延伸至淺凹槽結(jié)構(gòu)。一接線，具有第一端點及第二端點，其中第一端點于淺凹槽結(jié)構(gòu)內(nèi)電性連接重布線層，第二端點用于外部電性連接。
[0006]本發(fā)明實施例提供一種晶片封裝體的制造方法，包括提供一晶圓，該晶圓具有多個晶片，每個晶片具有上表面及下表面，其中晶片于上表面包括一感測區(qū)或元件區(qū)、及一信號接墊區(qū)。于各晶片形成一淺凹槽結(jié)構(gòu)，該淺凹槽結(jié)構(gòu)位于信號接墊區(qū)外側(cè)，并自上表面朝下表面延伸。淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。于各晶片形成一重布線層，該重布線層電性連接信號接墊區(qū)且延伸至淺凹槽結(jié)構(gòu)。切割晶圓以分離該些晶片，使得每一晶片具有一側(cè)壁，且淺凹槽結(jié)構(gòu)沿著側(cè)壁延伸。于各晶片焊接一接線，接線具有一第一端點及一第二端點，其中第一端點于淺凹槽結(jié)構(gòu)內(nèi)電性連接重布線層，第二端點用于外部電性連接。
[0007]本發(fā)明實施例提供一種晶片封裝體，包括一晶片，具有一上表面、一下表面及一側(cè)壁，其中晶片于上表面包括一感測區(qū)或元件區(qū)、及一信號接墊區(qū)。一淺凹槽結(jié)構(gòu)位于信號接墊區(qū)外側(cè)，并沿著側(cè)壁自上表面朝下表面延伸。淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布線層電性連接信號接墊區(qū)且延伸至淺凹槽結(jié)構(gòu)。一接線具有一第一端點及一第二端點，第一端點于淺凹槽結(jié)構(gòu)內(nèi)電性連接重布線層，第二端點用于外部電性連接。晶片包括一半導(dǎo)體基底及一絕緣層，第一凹口的側(cè)壁鄰接絕緣層，第二凹口的側(cè)壁鄰接半導(dǎo)體基底，且第一凹口的底部暴露出半導(dǎo)體基底的表面。一封裝層至少覆蓋接線。
[0008]本發(fā)明實施例提供一種晶片封裝體，包括一晶片，具有一上表面、一下表面及一側(cè)壁，其中晶片于上表面包括一感測區(qū)或元件區(qū)、及一信號接墊區(qū)。一淺凹槽結(jié)構(gòu)位于信號接墊區(qū)外側(cè)，并沿著側(cè)壁自上表面朝下表面延伸。淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布線層電性連接信號接墊區(qū)且延伸至第一凹口及第二凹口的側(cè)壁及底部。一接線具有一第一端點及一第二端點，其中第一端點于第二凹口的底部電性連接重布線層，第二端點用于外部電性連接，且其中第一凹口的底部的橫向?qū)挾日诘诙伎诘牡撞康臋M向?qū)挾?。一封裝層至少覆蓋接線。
[0009]本發(fā)明實施例提供一種晶片封裝體，包括一晶片，具有一上表面、一下表面及一側(cè)壁，其中晶片于上表面包括一感測區(qū)或元件區(qū)、及一信號接墊區(qū)。一淺凹槽結(jié)構(gòu)位于信號接墊區(qū)外側(cè)，并沿著側(cè)壁自上表面朝下表面延伸。淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布線層電性連接信號接墊區(qū)且延伸至淺凹槽結(jié)構(gòu)。一接線具有一第一端點及一第二端點，第一端點于淺凹槽結(jié)構(gòu)內(nèi)電性連接重布線層，第二端點用于外部電性連接，其中接線的一部分高于晶片的上表面。一封裝層至少覆蓋接線。
[0010]本發(fā)明可以降低晶片封裝體中的封裝層的覆蓋厚度，增加感測區(qū)的敏感度，并且可以維持基底的結(jié)構(gòu)強度。

【專利附圖】

【附圖說明】
[0011]圖1A至1F繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的制造方法的剖面示意圖。
[0012]圖2至3繪示出根據(jù)本發(fā)明各種實施例的晶片封裝體的剖面示意圖。
[0013]圖4繪示傳統(tǒng)晶片封裝體的剖面示意圖。
[0014]附圖中符號的簡單說明如下:
[0015]100 晶片
[0016]100a 上表面
[0017]100b 下表面
[0018]120晶片區(qū)
[0019]140、260 絕緣層
[0020]150 基底
[0021]160信號接墊區(qū)
[0022]180、320、340 開口
[0023]200、523感測區(qū)/元件區(qū)
[0024]220 第一凹口
[0025]220a 第一側(cè)壁
[0026]220b 第一底部
[0027]230 第二凹口
[0028]230a 第二側(cè)壁
[0029]230b 第二底部
[0030]280重布線層
[0031]300保護(hù)層
[0032]360粘著層
[0033]380外部元件
[0034]400接墊區(qū)
[0035]440、530 接線
[0036]440a 第一端點
[0037]440b 第二端點
[0038]440c最高部分
[0039]460、540 封裝層
[0040]480裝飾層
[0041]500保護(hù)層
[0042]510印刷電路板
[0043]520指紋辨識晶片
[0044]D1、D2 深度
[0045]H1 距離
[0046]H2 深度
[0047]H3覆蓋厚度。

【具體實施方式】
[0048]以下將詳細(xì)說明本發(fā)明實施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復(fù)的標(biāo)號或標(biāo)示。這些重復(fù)僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0049]本發(fā)明一實施例的晶片封裝體可用以封裝感測晶片，例如指紋辨識器等生物辨識晶片。然其應(yīng)用不限于此，例如在本發(fā)明的晶片封裝體的實施例中，其可應(yīng)用于各種包含有源元件或無源元件(active or passive elements)、數(shù)字電路或模擬電路(digital oranalog circuits)等集成電路的電子元件(electronic components),例如是有關(guān)于光電兀件(opto electronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical System,MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scalepackage, WSP)的部分或全部制程對影像感測元件、發(fā)光二極管(light-emitting d1des,LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波兀件(surface acoustic wavedevices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導(dǎo)體晶片進(jìn)行封裝。
[0050]其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進(jìn)行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。
[0051]請參照圖1F，其繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的剖面示意圖。在本實施例中，晶片封裝體包括一晶片100、一淺凹槽結(jié)構(gòu)、一外部元件380及一接線(wire)440。晶片100具有一上表面100a及一下表面100b。在一實施例中，晶片100包括鄰近于上表面100a的一絕緣層140以及其下方的基底150，一般而言，絕緣層140可由層間介電層(ILD)、金屬間介電層(IMD)及覆蓋的鈍化層(passivat1n)組成。在本實施例中，絕緣層140可包括無機(jī)材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合，或其他適合的絕緣材料。在本實施例中，基底150可包括硅或其他半導(dǎo)體材料。
[0052]在本實施例中，晶片100包括一信號接墊區(qū)160以及一感測區(qū)/元件區(qū)200，其可鄰近于上表面100a。在一實施例中，信號接墊區(qū)160包括多個導(dǎo)電墊，可為單層導(dǎo)電層或具有多層的導(dǎo)電層結(jié)構(gòu)。為簡化圖式，此處僅以單層導(dǎo)電層作為范例說明，且僅繪示出絕緣層140內(nèi)的一個導(dǎo)電墊作為范例說明。在本實施例中，絕緣層140內(nèi)可包括一個或一個以上的開口 180，暴露出對應(yīng)的導(dǎo)電墊。
[0053]在一實施例中，晶片100的感測區(qū)/元件區(qū)200內(nèi)含一感測元件。例如一生物感測晶片，其感測元件可用以感測生物特征。在另一實施例中，晶片100用以感測環(huán)境特征，例如可包括一溫度感測元件、一濕度感測元件、一壓力感測元件、一電容感測元件或其他適合的感測元件。又一實施例中，感測晶片100可包括一影像感測元件。在一實施例中，感測晶片100內(nèi)的感測元件可通過絕緣層140內(nèi)的內(nèi)連線結(jié)構(gòu)而與導(dǎo)電墊電性連接。
[0054]在一實施例中，淺凹槽結(jié)構(gòu)由一第一凹口 220組成，位于信號接墊區(qū)160外側(cè)，并沿晶片100側(cè)壁自上表面100a朝下表面100b延伸，第一凹口 220包括一第一側(cè)壁220a及一第一底部220b。在一實施例中，第一凹口 220的第一側(cè)壁220a鄰接絕緣層140而暴露出其下方的基底150。在本實施例中，第一凹口 220的深度D1 (標(biāo)示于圖1B中)不大于15微米。在一實施例中，通過蝕刻絕緣層140所形成的第一凹口 220，其側(cè)壁220a大致上垂直于上表面100a，舉例來說，第一凹口 220的第一側(cè)壁220a與上表面100a之間的夾角可大約為84°至90°的范圍。此外，在另一實施例中，通過切割絕緣層140所形成的第一凹口 220，第一凹口 220的第一側(cè)壁220a與上表面100a之間的夾角可大約為55°至90°的范圍。
[0055]在一實施例中，可選擇設(shè)置一絕緣層260以順應(yīng)性設(shè)置于晶片100的上表面100a上，且延伸至第一凹口 220內(nèi)的第一側(cè)壁220a及第一底部220b，并暴露出部分的信號接墊區(qū)160。在本實施例中，絕緣層260可包括無機(jī)材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合，或其他適合的絕緣材料。
[0056]一圖案化的重布線層(redistribut1n layer, RDL) 280,順應(yīng)性延伸至開口 180及第一凹口 220的第一側(cè)壁220a及第一底部220b上。重布線層280可經(jīng)由開口 180電性連接至信號接墊區(qū)160。在一實施例中，重布線層280設(shè)置于絕緣層260上，因此可避免與基底150電性接觸。在一實施例中，重布線層280可包括銅、鋁、金、鉬、鎳、錫、前述的組合、導(dǎo)電高分子材料、導(dǎo)電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導(dǎo)電材料。
[0057]一保護(hù)(protect1n)層300順應(yīng)性設(shè)置于重布線層280及絕緣層260上，且延伸至第一凹口 220內(nèi)。保護(hù)層300內(nèi)包括一個或一個以上的開口，暴露出重布線層280的一部分。在本實施例中，保護(hù)層300內(nèi)包括開口 320及340，分別暴露出信號接墊區(qū)160及第一凹口 220內(nèi)的重布線層280。在其他實施例中，保護(hù)層300內(nèi)可僅包括開口 340，例如將信號接墊區(qū)160的開口 320覆蓋。在本實施例中，保護(hù)層300可包括無機(jī)材料，例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合，或其他適合的絕緣材料。
[0058]外部元件380可為一基底，通過一粘著層(例如，粘著膠(glue))360貼附于晶片100的下表面100b上。在本實施例中，外部元件380可為電路板、晶片或中介層(interposer)。以電路板為例，其表面可具有一個或一個以上的接墊區(qū)400。
[0059]接線440具有第一端點440a及第二端點440b，其中，第一端點440a于淺凹槽結(jié)構(gòu)內(nèi)電性連接重布線層，第二端點440b則用于外部元件的電性連接，且接線440的一部分突出于晶片上表面100a。舉例而言，接線440可通過第二端點440b電性連接電路板380的接墊區(qū)400、及通過第一端點440a電性連接第一凹口 220的第一底部220b上的重布線層280，其中接線440的最高部分440c突出于晶片上表面100a。本實施例雖以接線440的一部分突出于晶片上表面100a為例，但其并不以此為限，在各實施例中通過淺凹槽結(jié)構(gòu)亦可使接線440低于上表面100a。
[0060]在本實施例中，晶片封裝體可還包括一封裝層(encapsulant)460,其可選擇性(opt1nally)覆蓋接線440、淺凹槽結(jié)構(gòu)或延伸至晶片上表面100a上，以于感測區(qū)/元件區(qū)200上方形成一扁平化接觸表面。封裝層(encapsulant)460 —般由形塑材料(moldingmaterial)或密封材料(sealing material)構(gòu)成。
[0061]在一實施例中，可另外設(shè)置裝飾層480于封裝層460上，且可依據(jù)設(shè)計需求而具有色彩，以顯示具有感測功能的區(qū)域。保護(hù)層(例如，藍(lán)寶石基底或硬塑膠(hardrubber))500則可另外設(shè)置于裝飾層480上，以進(jìn)一步提供耐磨、防刮及高可靠度的表面，進(jìn)而避免在使用晶片封裝體的感測功能的過程中感測裝置受到污染或破壞。
[0062]根據(jù)本發(fā)明的上述實施例，接線440的最高部分440c與淺凹槽結(jié)構(gòu)的底部(亦即，第一凹口 220的第一底部220b)之間具有一距離H1，且淺凹槽結(jié)構(gòu)具有一深度H2(亦即，第一凹口 220的深度D1)。封裝層460于感測區(qū)/元件區(qū)200的覆蓋厚度H3決定于接線440的最高部分440c與淺凹槽結(jié)構(gòu)的底部之間的距離H1與淺凹槽結(jié)構(gòu)的深度H2的差值(H1-H2)。因此通過調(diào)整淺凹槽結(jié)構(gòu)的深度H2，可以降低封裝層460的覆蓋厚度，增加感測區(qū)的敏感度，同時形成扁平化的接觸表面。此外，由于此種淺凹槽結(jié)構(gòu)不需要除去過多基底材料，因此可以維持基底的結(jié)構(gòu)強度。
[0063]請參照圖2至圖3，其繪示出根據(jù)本發(fā)明各種實施例的晶片封裝體的剖面示意圖，其中相同于圖1F中的部件使用相同的標(biāo)號并省略其說明。圖2中的晶片封裝體的結(jié)構(gòu)類似于圖1F中的晶片封裝體的結(jié)構(gòu)，差異在于圖2中晶片封裝體還包括一第二凹口 230，自第一凹口 220的第一底部220b朝下表面延伸，第二凹口 230具有一第二側(cè)壁230a及一第二底部230b，其中第二凹口 230的第二側(cè)壁230a鄰接基底150。在下層的第二凹口 230的橫向?qū)挾日谏蠈拥牡谝话伎?220。在一實施例中，絕緣層260延伸至第二凹口 230的第二側(cè)壁230a及第二底部230b。
[0064]在本實施例中，接線440的最高部分440c與第一凹口 220的第一底部220b之間具有一距離H1。封裝層460于感測區(qū)/元件區(qū)200的覆蓋厚度H3決定于接線440的最高部分440c與淺凹槽結(jié)構(gòu)的底部之間的距離H1與第一凹口 220的深度D1的差值(H1-D1)。
[0065]在本實施例中，接線440的第一端點440a電性接觸上層第一凹口 220的第一底部220b上的重布線層280，因此除能夠進(jìn)一步降低接線440的最高高度外，還由于第二凹口230增加了接線440與第一凹口 220的第一底部220b之間距，因此可減少接線因碰觸第一凹口 220邊緣而短路或斷線的機(jī)率。
[0066]圖3中的晶片封裝體的結(jié)構(gòu)類似于圖2中的晶片封裝體的結(jié)構(gòu)，差異在于圖3中在下層的第二凹口 230的橫向?qū)挾葘捰谏蠈拥牡谝话伎?220，同時，重布線層280進(jìn)一步延伸至下層的第二凹口 230的第二側(cè)壁230a及第二底部230b，接線440的第一端點440a則自開口 340電性接觸下層的第二凹口 230的第二底部230b上的重布線層280。另外，上層的第一凹口 220貫穿絕緣層140之外，還延伸至其下方的基底150內(nèi)。
[0067]在本實施例中，接線440的最高部分440c與淺凹槽結(jié)構(gòu)的底部(亦即，第二凹口230的第二底部230b)之間具有一距離H1，且淺凹槽結(jié)構(gòu)具有一深度H2 (亦即，第一凹口220的深度D1加上第二凹口 230的深度D2)。封裝層460于感測區(qū)/元件區(qū)200的覆蓋厚度H3決定于接線440的最高部分440c與淺凹槽結(jié)構(gòu)的底部之間的距離H1與淺凹槽結(jié)構(gòu)的深度H2的差值(H1-H2)。
[0068]在本實施例中，利用第二凹口 230進(jìn)一步延伸至基底150內(nèi)，因此能夠進(jìn)一步降低接線440的最高高度，但較不影響基底的結(jié)構(gòu)強度，且可避免直接以第一凹口 220向下延伸所致的過度蝕刻而造成絕緣層140與基底150介面的底切現(xiàn)象。
[0069]在其他實施例中，接線440以第二端點440b為起點焊接至重布線層280上形成第一端點440a。
[0070]以下配合圖1A至1F說明本發(fā)明一實施例的晶片封裝體的制造方法，其中圖1A至1F繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的制造方法的剖面示意圖。
[0071]請參照圖1A,提供一具有晶片區(qū)120的晶圓，晶片區(qū)120包括多個晶片100,每個晶片100具有一上表面100a及一下表面100b。在一實施例中，晶片包括基底150及鄰近于上表面100a的絕緣層140，一般而言，絕緣層140可由層間介電層(ILD)、金屬間介電層(IMD)及覆蓋的鈍化層(passivat1n)組成。在本實施例中，絕緣層140可包括無機(jī)材料例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。在本實施例中，基底150可包括硅或其他半導(dǎo)體材料。
[0072]在本實施例中，每一晶片內(nèi)包括一個或一個以上的信號接墊區(qū)160，其可鄰近于上表面100a且包括多個導(dǎo)電墊。為簡化圖式，此處僅繪示出單一晶片區(qū)120以及位于絕緣層140內(nèi)的一個導(dǎo)電墊。在一實施例中，導(dǎo)電墊可為單層導(dǎo)電層或具有多層的導(dǎo)電層結(jié)構(gòu)。此處，僅以單層導(dǎo)電層作為范例說明。在本實施例中，絕緣層140內(nèi)可包括一個或一個以上的開口 180，暴露出對應(yīng)的導(dǎo)電墊。
[0073]在本實施例中，每一晶片100內(nèi)具有一感測區(qū)/元件區(qū)200，其可鄰近于上表面100a。在一實施例中，感測區(qū)/元件區(qū)200用以感測生物特征，例如可包括一指紋辨識元件。在另一實施例中，感測區(qū)/元件區(qū)200用以感測環(huán)境特征，且可包括一溫度感測元件、一濕度感測元件、一壓力感測元件、一電容感測元件或其他適合的感測元件。又一實施例中，感測區(qū)/元件區(qū)200可包括一影像感測元件。在一實施例中，感測區(qū)/元件區(qū)200內(nèi)的感測元件可通過絕緣層140內(nèi)的內(nèi)連線結(jié)構(gòu)而與導(dǎo)電墊電性連接。
[0074]請參照圖1B，可通過微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、電漿蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)，在每一晶片100的側(cè)壁形成淺凹槽結(jié)構(gòu)，例如自絕緣層140內(nèi)形成第一凹口 220，其沿著切割道(未繪示)自上表面100a朝下表面100b延伸，并貫穿絕緣層140而暴露出其下方的基底150，亦即，第一凹口 220的深度約等于絕緣層140的厚度或更深一些。在本實施例中，第一凹口 220的深度D1不大于15微米。在一實施例中，以蝕刻制程形成的第一凹口 220的第一側(cè)壁220a大致上垂直于上表面100a。舉例來說，第一凹口 220的側(cè)壁與上表面100a之間的夾角可大約為84°至90°的范圍。在另一實施例中，以切割制程形成的第一凹口 220的側(cè)壁大致上傾斜于上表面100a。舉例來說，第一凹口 220的側(cè)壁與上表面100a之間的夾角可大約為55°至90°的范圍。
[0075]請參照圖1C，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學(xué)氣相沉積制程或其他適合的制程)，在晶片100的上表面100a上順應(yīng)性形成一絕緣層260，其延伸至絕緣層140的開口 180及第一凹口 220內(nèi)。在本實施例中，絕緣層260可包括無機(jī)材料例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。
[0076]接著，可通過微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、電漿蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)，去除開口 180內(nèi)的絕緣層260，以暴露出部分的信號接墊區(qū)160。接著，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學(xué)氣相沉積制程、電鍍制程、無電鍍制程或其他適合的制程)、微影制程及蝕刻制程，在絕緣層260上形成一圖案化的重布線層280。
[0077]重布線層280順應(yīng)性延伸至開口 180及第一凹口 220的第一側(cè)壁220a及第一底部220b上，且可經(jīng)由開口 180電性連接暴露出的接墊區(qū)160。在一實施例中，重布線層280未延伸至第一凹口 220的第一底部220b邊緣。再者，當(dāng)基底150包括半導(dǎo)體材料時，重布線層280可通過絕緣層260電性隔離。在一實施例中，重布線層280可包括銅、鋁、金、鉬、鎳、錫、前述的組合、導(dǎo)電高分子材料、導(dǎo)電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導(dǎo)電材料。
[0078]請參照圖1D，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學(xué)氣相沉積制程或其他適合的制程)，在重布線層280及絕緣層260上順應(yīng)性形成一保護(hù)層300，其延伸至第一凹口 220內(nèi)。在本實施例中，保護(hù)層300可包括無機(jī)材料例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。
[0079]接著，可通過微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、電漿蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)，在保護(hù)層300內(nèi)形成一個或一個以上的開口，暴露出重布線層280的一部分。在本實施例中，開口 320及340形成于保護(hù)層300內(nèi)，以分別暴露出開口 180及第一凹口 220內(nèi)的重布線層280。
[0080]在其他實施例中，保護(hù)層300內(nèi)可僅形成開口 340?？梢岳斫獾氖牵Ｗo(hù)層300內(nèi)的開口的數(shù)量及位置取決于設(shè)計需求而不限定于此。
[0081]接著，沿著切割道(未繪示)，對晶圓進(jìn)行切割制程，以形成多個獨立的晶片100。在進(jìn)行切割制程之后，每一晶片的第一凹口 220沿著側(cè)壁自上表面100a朝下表面100b延伸。
[0082]請參照圖1E，可通過一粘著層(例如，粘著膠)360，將一外部元件380貼附于獨立的晶片中基底150的下表面100b上。在本實施例中，外部兀件380可為電路板、晶片或中介層。以電路板為例，外部元件380內(nèi)可具有一個或一個以上的接墊區(qū)400。相似地，接墊區(qū)400可包括多個導(dǎo)電墊，且導(dǎo)電墊可為單層導(dǎo)電層或具有多層的導(dǎo)電層結(jié)構(gòu)。為簡化圖式，此處僅以單層導(dǎo)電層作為范例說明，且僅繪示出一個接墊區(qū)400的一個導(dǎo)電墊作為范例說明。
[0083]接著，可通過焊接(Wire Bonding)制程，以外部元件380的接墊區(qū)400為起始的第二端點440b，形成一接線440并以第一端點440a電性連接第一凹口 220的第一底部220b上的重布線層280。在本實施例中，接線440具有一最高部分440c，其與第一凹口 220的第一底部220b的距離為H1。在本實施例中，接線440可包括金或其他適合的導(dǎo)電材料。
[0084]在另一實施例中，如圖2所示，其差異在于通過蝕刻或切割制程移除部分基底形成一第二凹口 230，其自第一凹口 220的第一底部220b朝下表面延伸，第二凹口 230具有第二側(cè)壁230a及第二底部230b，其中第二凹口 230的第二側(cè)壁230a鄰接基底150，且在下層的第二凹口 230的橫向?qū)挾日谏蠈拥牡谝话伎?220。在一實施例中，絕緣層260延伸至第二凹口 230的第二側(cè)壁230a及第二底部230b。
[0085]在本實施例中，接線440的第一端點440a電性接觸上層第一凹口 220底部上的重布線層280，因此除能夠進(jìn)一步降低接線440的最高高度外，還由于第二凹口 230增加了接線440與第一凹口 220的第一底部220b的間距，因此可減少接線因碰觸第一凹口 220邊緣而短路或斷線的機(jī)率。
[0086]又另一實施例中，圖3中的晶片封裝體的結(jié)構(gòu)類似于圖2中的晶片封裝體的結(jié)構(gòu)，差異在于通過蝕刻或切割制程使在下層的第二凹口 230的橫向?qū)挾葘捰谏蠈拥牡谝话伎?20，同時，重布線層280進(jìn)一步延伸至下層的第二凹口 230的第二側(cè)壁230a及第二底部230b，但未延伸至底部邊緣。而接線440的第一端點440a則自開口 340電性接觸下層的第二凹口 230的第二底部230b上的重布線層280。
[0087]在本實施例中，由于第二凹口 230進(jìn)一步延伸至基底150內(nèi)，因此能夠進(jìn)一步降低接線440的最高高度，但較不影響基底的結(jié)構(gòu)強度，且可避免直接蝕刻上層的第一凹口 220而因過度蝕刻造成絕緣層140與基底150介面的底切現(xiàn)象。
[0088]請參照圖1F，可通過模塑成型(molding)制程或其他適合的制程，在晶片上表面100a上形成一封裝層460，其可選擇性覆蓋第一凹口 220、外部元件380及接線440或延伸至晶片上表面100a，于感測區(qū)/元件區(qū)200上方形成一扁平化接觸表面。
[0089]接著，可通過沉積制程(例如，涂布制程或其他適合的制程)，在封裝層460上形成一裝飾層480，其可依據(jù)設(shè)計需求而具有色彩，以顯示具有感測功能的區(qū)域。接著，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學(xué)氣相沉積制程或其他適合的制程)，在裝飾層480上形成一保護(hù)層(例如，藍(lán)寶石基底或硬塑膠)500，以進(jìn)一步提供耐磨、防刮及高可靠度的表面。
[0090]以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種晶片封裝體，其特征在于，包括: 一晶片，具有一上表面、一下表面及一側(cè)壁，其中該晶片于該上表面包括一感測區(qū)或兀件區(qū)、及一信號接墊區(qū)； 一淺凹槽結(jié)構(gòu)，位于該信號接墊區(qū)外側(cè)，并沿著該側(cè)壁自該上表面朝該下表面延伸，其中該淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且該第二凹口位于該第一凹口下方； 一重布線層，電性連接該信號接墊區(qū)且延伸至該淺凹槽結(jié)構(gòu)；以及 一接線，具有一第一端點及一第二端點，其中該第一端點于該淺凹槽結(jié)構(gòu)內(nèi)電性連接該重布線層，該第二端點用于外部電性連接。
2.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該第一凹口具有一第一側(cè)壁及一第一底部，且該重布線層延伸至該第一凹口的該第一側(cè)壁及該第一底部。
3.根據(jù)權(quán)利要求2所述的晶片封裝體，其特征在于，該第二凹口自該第一凹口的該第一底部朝該下表面延伸，其中該第二凹口具有一第二側(cè)壁及一第二底部。
4.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，該第一底部的橫向?qū)挾葘捰谠摰诙撞?，該接線的該第一端點電性連接至位于該第一底部的該重布線層上。
5.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，該重布線層自該上表面延伸至該第二凹口的該第二側(cè)壁及該第二底部。
6.根據(jù)權(quán)利要求5所述的晶片封裝體，其特征在于，該第一底部的橫向?qū)挾日谠摰诙撞?，其中該接線的該第一端點電性連接至位于該第二底部的該重布線層上。
7.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，該晶片包括一基底及一絕緣層，其中該第一凹口的該第一側(cè)壁鄰接該絕緣層及部分的該基底，該第二凹口的該第二側(cè)壁鄰接該基底。
8.根據(jù)權(quán)利要求7所述的晶片封裝體，其特征在于，還包括一封裝層，該封裝層覆蓋該接線及該上表面，并于該感測區(qū)或該元件區(qū)上方形成一扁平化接觸表面，其中該第一底部的橫向?qū)挾葘捰谠摰诙撞?，且該接線的該第一端點電性連接至位于該第一底部的該重布線層上，該接線的一最高部分突出于該晶片的該上表面，且該封裝層于該感測區(qū)或該元件區(qū)上的覆蓋厚度決定于該接線的該最高部分與該第一凹口的該第一底部之間的距離與該第一凹口的深度的差值。
9.根據(jù)權(quán)利要求8所述的晶片封裝體，其特征在于，該晶片為一生物辨識晶片。
10.根據(jù)權(quán)利要求7所述的晶片封裝體，其特征在于，還包括一封裝層，該封裝層覆蓋該接線及該上表面，并于該感測區(qū)或該元件區(qū)上方形成一扁平化接觸表面，其中該第一底部的橫向?qū)挾日谠摰诙撞?，該重布線層還延伸至該第二凹口的該第二側(cè)壁及該第二底部，且該接線的該第一端點電性連接至位于該第二底部的該重布線層上，該接線的一最高部分突出于該晶片的該上表面，且該封裝層于該感測區(qū)或該元件區(qū)上的覆蓋厚度決定于該接線的該最高部分與該第二凹口的該第二底部之間的距離與該淺凹槽結(jié)構(gòu)的深度的差值。
11.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，該晶片為一指紋辨識晶片。
12.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，該重布線層未延伸至該第二凹口的邊緣。
13.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一保護(hù)層，該保護(hù)層覆蓋該重布線層，并于該淺凹槽結(jié)構(gòu)內(nèi)形成一開口，供該接線的該第一端點電性連接該重布線層。
14.根據(jù)權(quán)利要求13所述的晶片封裝體，其特征在于，該信號接墊區(qū)由該保護(hù)層覆蓋。
15.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該接線的該第二端點為焊接的起始點。
16.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該重布線層未延伸至該淺凹槽結(jié)構(gòu)的邊緣。
17.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該接線的該第一端點及該第二端點低于該晶片的該上表面，該接線的一最高部分突出于該晶片的該上表面。
18.根據(jù)權(quán)利要求17所述的晶片封裝體，其特征在于，還包括一封裝層，該封裝層覆蓋該接線及該上表面，并于該感測區(qū)或該元件區(qū)上方形成一扁平化接觸表面，其中該封裝層于該感測區(qū)或該元件區(qū)上的覆蓋厚度決定于該接線的該最高部分與該淺凹槽結(jié)構(gòu)的底部之間的距離與該淺凹槽結(jié)構(gòu)的深度的差值。
19.一種晶片封裝體的制造方法，其特征在于，包括: 提供一晶圓，該晶圓包括多個晶片，每一晶片具有一上表面及一下表面，其中該晶片于該上表面包括一感測區(qū)或元件區(qū)、及一信號接墊區(qū)； 于該每一晶片形成一淺凹槽結(jié)構(gòu)，該淺凹槽結(jié)構(gòu)位于該信號接墊區(qū)外側(cè)，并自該上表面朝該下表面延伸，其中該淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且該第二凹口位于該第一凹口下方； 于該每一晶片形成一重布線層，該重布線層位于該上表面上，電性連接該信號接墊區(qū)且延伸至該淺凹槽結(jié)構(gòu)； 切割該晶圓以分離該些晶片，使得該每一晶片具有一側(cè)壁，且該淺凹槽結(jié)構(gòu)沿著該側(cè)壁延伸；以及 于該每一晶片焊接一接線，該接線具有一第一端點及一第二端點，其中該第一端點于該淺凹槽結(jié)構(gòu)內(nèi)電性連接該重布線層，該第二端點用于外部電性連接。
20.根據(jù)權(quán)利要求19所述的晶片封裝體的制造方法，其特征在于，該第一凹口具有一第一側(cè)壁及一第一底部，其中該重布線層延伸至該第一凹口的該第一側(cè)壁及該第一底部。
21.根據(jù)權(quán)利要求20所述的晶片封裝體的制造方法，其特征在于，該第二凹口自該第一凹口的該第一底部朝該下表面延伸，其中該第二凹口具有一第二側(cè)壁及一第二底部。
22.根據(jù)權(quán)利要求21所述的晶片封裝體的制造方法，其特征在于，該第一底部的橫向?qū)挾葘捰谠摰诙撞?，該接線的該第一端點電性連接至位于該第一底部的該重布線層上。
23.根據(jù)權(quán)利要求22所述的晶片封裝體的制造方法，其特征在于，還包括形成一封裝層，該封裝層覆蓋該接線及該上表面，以于該感測區(qū)或元件區(qū)上方形成一扁平化接觸表面，其中該晶片包括一基底及一絕緣層，其中該第一凹口的該第一側(cè)壁鄰接該絕緣層，該第二凹口的該第二側(cè)壁鄰接該基底，且該封裝層于該感測區(qū)或元件區(qū)上的覆蓋厚度決定于該接線的一最高部分與該第一凹口的該第一底部之間的距離與該第一凹口的深度的差值。
24.根據(jù)權(quán)利要求21所述的晶片封裝體的制造方法，其特征在于，該第一底部的橫向?qū)挾日谠摰诙撞?，該重布線層還延伸至該第二凹口的該第二側(cè)壁及該第二底部，且該接線的該第一端點電性連接至位于該第二底部的該重布線層上。
25.根據(jù)權(quán)利要求24所述的晶片封裝體的制造方法，其特征在于，還包括形成一封裝層，該封裝層至少覆蓋該接線，其中該晶片包括一基底及一絕緣層，其中該第一凹口的該第一側(cè)壁鄰接該絕緣層及部分的該基底，該第二凹口的該第二側(cè)壁鄰接該基底，且該封裝層的覆蓋厚度決定于該接線的一最高部分與該第二凹口的該第二底部之間的距離與該淺凹槽結(jié)構(gòu)的深度的差值。
26.根據(jù)權(quán)利要求25所述的晶片封裝體的制造方法，其特征在于，該晶片為一指紋辨識晶片。
27.根據(jù)權(quán)利要求26所述的晶片封裝體的制造方法，其特征在于，還包括形成一保護(hù)層，該保護(hù)層覆蓋該重布線層，并于該第二凹口內(nèi)形成一開口，供該接線的該第一端點電性連接該重布線層。
28.根據(jù)權(quán)利要求27所述的晶片封裝體的制造方法，其特征在于，該信號接墊區(qū)由該保護(hù)層覆蓋。
29.根據(jù)權(quán)利要求27所述的晶片封裝體的制造方法，其特征在于，該接線的該第二端點為焊接的起始點。
30.根據(jù)權(quán)利要求29所述的晶片封裝體的制造方法，其特征在于，該重布線層未延伸至該第二凹口的邊緣。
31.根據(jù)權(quán)利要求19所述的晶片封裝體的制造方法，其特征在于，還包括形成一封裝層，該封裝層覆蓋該接線及該上表面，以于該感測區(qū)或元件區(qū)上方形成一扁平化接觸表面，其中該接線的該第一端點及該第二端點低于該晶片的該上表面，該接線的一最高部分突出于該晶片的該上表面，且該封裝層于該感測區(qū)或元件區(qū)上的覆蓋厚度決定于該接線的該最高部分與該淺凹槽結(jié)構(gòu)的底部之間的距離與該淺凹槽結(jié)構(gòu)的深度的差值。
32.—種晶片封裝體，其特征在于，包括: 一晶片，具有一上表面、一下表面及一側(cè)壁，其中該晶片于該上表面包括一感測區(qū)或兀件區(qū)、及一信號接墊區(qū)； 一淺凹槽結(jié)構(gòu)，位于該信號接墊區(qū)外側(cè)，并沿著該側(cè)壁自該上表面朝該下表面延伸，其中該淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且該第二凹口位于該第一凹口下方；一重布線層，電性連接該信號接墊區(qū)且延伸至該淺凹槽結(jié)構(gòu)； 一接線，具有一第一端點及一第二端點，該第一端點于該淺凹槽結(jié)構(gòu)內(nèi)電性連接該重布線層，該第二端點用于外部電性連接，其中該晶片包括一半導(dǎo)體基底及一絕緣層，該第一凹口的側(cè)壁鄰接該絕緣層，該第二凹口的側(cè)壁鄰接該半導(dǎo)體基底，且該第一凹口的底部暴露出該半導(dǎo)體基底的表面；以及一封裝層，至少覆蓋該接線。
33.一種晶片封裝體，其特征在于，包括: 一晶片，具有一上表面、一下表面及一側(cè)壁，其中該晶片于該上表面包括一感測區(qū)或兀件區(qū)、及一信號接墊區(qū)；一淺凹槽結(jié)構(gòu)，位于該信號接墊區(qū)外側(cè)，并沿著該側(cè)壁自該上表面朝該下表面延伸，其中該淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且該第二凹口位于該第一凹口下方；一重布線層，電性連接該信號接墊區(qū)且延伸至該第一凹口及該第二凹口的側(cè)壁及底部; 一接線，具有一第一端點及一第二端點，其中該第一端點于該第二凹口的底部電性連接該重布線層，該第二端點用于外部電性連接，且其中該第一凹口的底部的橫向?qū)挾日谠摰诙伎诘牡撞康臋M向?qū)挾?；以及一封裝層，至少覆蓋該接線。
34.一種晶片封裝體，其特征在于，包括: 一晶片，具有一上表面、一下表面及一側(cè)壁，其中該晶片于該上表面包括一感測區(qū)或兀件區(qū)、及一信號接墊區(qū)； 一淺凹槽結(jié)構(gòu)，位于該信號接墊區(qū)外側(cè)，并沿著該側(cè)壁自該上表面朝該下表面延伸，其中該淺凹槽結(jié)構(gòu)至少具有一第一凹口及一第二凹口，且該第二凹口位于該第一凹口下方；一重布線層，電性連接該信號接墊區(qū)且延伸至該淺凹槽結(jié)構(gòu)； 一接線，具有一第一端點及一第二端點，該第一端點于該淺凹槽結(jié)構(gòu)內(nèi)電性連接該重布線層，該第二端點用于外部電性連接，其中該接線的一部分高于該晶片的該上表面；以及一封裝層，至少覆蓋該接線。
【文檔編號】H01L21/98GK104347536SQ201410355382
【公開日】2015年2月11日 申請日期:2014年7月24日 優(yōu)先權(quán)日:2013年7月24日
【發(fā)明者】何彥仕, 劉滄宇, 張恕銘, 黃玉龍, 林超彥, 孫唯倫, 陳鍵輝 申請人:精材科技股份有限公司