專利名稱：半導(dǎo)體裝置及其信號終止方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及一種半導(dǎo)體裝置，更具體地，涉及一種包括用于終 止外部施加的信號的信號終止電路的半導(dǎo)體裝置。
背景技術(shù)：
典型的半導(dǎo)體裝置包括片內(nèi)終止電阻器，其適于終止外部施加的信號以防止信號被反射。此外，理想情況下，半導(dǎo)體裝置的輸入阻抗Zin,即從其 輸入端看的半導(dǎo)體裝置的阻抗，將是常數(shù)，與工作頻率無關(guān)。然而，通常， 作為寄生電感和/或寄生電容的結(jié)果，半導(dǎo)體裝置的輸入阻抗Zin基于頻率的 改變而改變。因此，難以穩(wěn)定地終止(多個)信號。發(fā)明內(nèi)容因此，本發(fā)明的實(shí)施例旨在一種半導(dǎo)體裝置及其信號終止方法，其基本 上克服了由于現(xiàn)有技術(shù)的局限性和缺點(diǎn)而產(chǎn)生的 一個或多個問題。因此，本發(fā)明的實(shí)施例的特征是提供一種半導(dǎo)體裝置，其中當(dāng)高速信號 傳輸至該半導(dǎo)體裝置時可穩(wěn)定地終止信號。因此，本發(fā)明的實(shí)施例的單獨(dú)特征是提供一種半導(dǎo)體裝置的信號終止方 法，其中當(dāng)高速信號傳輸至該半導(dǎo)體裝置時可穩(wěn)定地終止信號。本發(fā)明的上述和其他特征以及優(yōu)點(diǎn)中的至少 一個可以通過提供一種半 導(dǎo)體裝置來實(shí)現(xiàn)，該半導(dǎo)體裝置包括半導(dǎo)體芯片，其包括耦接在信號輸入 墊和第一接地電壓墊之間的信號終止電阻器；半導(dǎo)體封裝，其包括信號輸入 端子和第一接地電壓端子，該信號輸入端子電耦接到半導(dǎo)體芯片的信號輸入墊，而該第一接地電壓端子電耦接到半導(dǎo)體芯片的第一接地電壓墊；電容器 和電阻器，耦接在信號輸入端子和第一接地電壓端子之間；以及第一電感器， 其通過耦接信號輸入端子和信號輸入墊來實(shí)現(xiàn)。所述電容器和電阻器可包括在半導(dǎo)體封裝中。引線接合器(wirebond) 可耦接所述信號輸入端子和所述信號輸入墊。半導(dǎo)體芯片可包括位于信號輸入墊和第一接地電壓塾之間的輸入電容器。所述半導(dǎo)體裝置還可包括第二電 感器，其通過耦接第一接地電壓端子和第一接地電壓墊來實(shí)現(xiàn)。引線接合器 可耦接第 一接地電壓端子和第一4妄地電壓墊。第一電感器的電感可小于第二電感器的電感。半導(dǎo)體裝置的輸入阻抗可 以在由輸入電容器和第二電感器決定的第一共振頻率之前隨著頻率增加而 從終止電阻器的值開始降低，在^Mv第一共振頻率到由電容器和第二電感器決 定的第二共振頻率、隨頻率增加而增加，以及在第二共振頻率之后、隨著頻 率增加而在保持與電阻器的值對應(yīng)的完全和/或基本上恒定的值之前降低。所述半導(dǎo)體芯片還可包括適于接收施加到信號輸入墊的信號的信號輸 入部分，以及半導(dǎo)體封裝可包括第二接地電壓端子和第三電感器，該第三電 感器可通過耦接信號輸入部分和第二接地電壓端子來實(shí)現(xiàn)。電容器的電容可 小于輸入電容器的電容。本發(fā)明的上述和其他特征以及優(yōu)點(diǎn)中的至少 一個可以通過提供一種半 導(dǎo)體裝置來實(shí)現(xiàn)，該半導(dǎo)體裝置包括半導(dǎo)體芯片和半導(dǎo)體封裝，該半導(dǎo)體芯 片包括耦接在信號輸入墊和第一接地電壓墊之間的信號終止電阻器，該半導(dǎo) 體封裝包括信號輸入端子和第一接地電壓端子，所述信號終止方法包括通過耦接所述信號輸入端子和所述信號輸入墊來實(shí)現(xiàn)第一電感器；和在信號輸入 端子和第一接地電壓端子之間串聯(lián)連接電容器和電阻器。所述方法還可包括通過耦接半導(dǎo)體芯片的第一接地電壓墊和半導(dǎo)體封裝的第一接地電壓端子來實(shí)現(xiàn)第二電感器。所述方法還可包括在信號輸入墊 和第一接地電壓墊之間提供輸入電容器。所述電容器可具有比所述輸入電容 器小的電容值。半導(dǎo)體裝置的輸入阻抗在由輸入電容器和第二電感器決定的第一共振 頻率之前隨著頻率增加而從終止電阻器的值開始降低，在從第一共振頻率到由電容器和第二電感器決定的第二共振頻率、隨頻率增加而增加，以及在第 二共振頻率之后、隨著頻率增加而在保持與電阻器的值對應(yīng)的完全和/或基本 上恒定的值之前降低。所述方法還可包括增加第二電感器的電感值，其中第一電感器的電感可 小于第二電感器的電感。電容器和電阻器可包括在半導(dǎo)體封裝中。


通過參照附圖詳細(xì)地描述本發(fā)明的示范實(shí)施例，本發(fā)明的上面和其它特征和優(yōu)點(diǎn)對于本領(lǐng)域的普通技術(shù)人員將變得更加顯而易見，其中 圖1圖示了根據(jù)本發(fā)明示范實(shí)施例的半導(dǎo)體裝置的電路圖； 圖2圖示了圖1的半導(dǎo)體裝置的等效電路模型的電路圖； 圖3圖示了圖2的半導(dǎo)體裝置的輸入阻抗隨頻率變化的曲線圖；和 圖4圖示了不同的半導(dǎo)體裝置的輸入阻抗隨頻率變化的曲線圖。
具體實(shí)施方式
在2007年1月12日向韓國知識產(chǎn)權(quán)局提出的名為"Semicondutor Device and Signal Terminating Method Thereof ，， 的韓國專利申i青 No. 10-2007-0003829，在這里全文引入作為參考?，F(xiàn)在，在下文中將參考其中圖示了本發(fā)明的示范實(shí)施例的附圖更加充分 地描述本發(fā)明的實(shí)施例。然而，本發(fā)明的各方面可以不同的形式實(shí)施，而不 應(yīng)該被理解為局限于這里陳述的實(shí)施例。而是，提供這些實(shí)施例，使得這個 公開將充分和完整，并將向本領(lǐng)域的技術(shù)人員完全地傳達(dá)本發(fā)明的范圍。應(yīng)該理解，當(dāng)一個元件被稱為"耦接到"另一個元件時，除非進(jìn)行其它 陳述，元件可以是直接耦接，也可以存在一個或多個居間元件。另外，還應(yīng) 該理解，當(dāng)一個元件被稱為位于兩個元件"之間"時，可以是只有這個元件 位于兩個元件之間，或還可以存在一個或多個居間元件。在整個說明書中， 相同的附圖標(biāo)記指的是相同的元件。圖1圖示了根據(jù)本發(fā)明的示范實(shí)施例的半導(dǎo)體裝置100 (例如，半導(dǎo)體 存儲裝置)的電路圖。圖1的半導(dǎo)體裝置IOO可以包括半導(dǎo)體芯片101和半 導(dǎo)體封裝102。半導(dǎo)體裝置100可以耦接到印刷電路板PCB(未圖示)，和/或 半導(dǎo)體封裝102可以本身包括PCB(未圖示)。半導(dǎo)體芯片101可以包括信號輸入墊(pad) 20-1至20-n、接地電壓墊 24-1至24-n、終止電阻器Rt-1至Rt-n、和信號輸入部分SIN 22-1至22-n， 其中n可以是任意整數(shù)。半導(dǎo)體封裝102可以包括信號輸入管腳30-1至30-n、 接地電壓管腳32-1至32-n、電容器C1-1至Cl-n、和電阻器Rl-1至Rl-n。 如上所述，在一些實(shí)施例中，半導(dǎo)體封裝102可以包括PCB(未圖示)。在一些實(shí)施例中，半導(dǎo)體封裝102的信號輸入管腳30-1至30-n可以分 別耦接到例如半導(dǎo)體封裝102的PCB(未圖示)的信號輸入墊(或端子，未圖示)。半導(dǎo)體封裝102的接地電壓墊24-1至24-n可以耦接到例如半導(dǎo)體封裝 102的PCB的接地電壓墊(或端子，未圖示)。終止電阻器Rt-l至Rt-n可分別耦接在半導(dǎo)體芯片101的對應(yīng)信號輸入 墊20-1至20-n和接地電壓墊24-1至24-n之間。電容器Cl-1至Cl-n中的 每個電容器和電阻器R1-1至Rl-n中的對應(yīng)電阻器可以分別串聯(lián)地耦接在對 應(yīng)的信號輸入墊20-1至20-n和半導(dǎo)體封裝102的接地電壓管腳32-1至32-n 之間。在實(shí)施例中，通過引線接合可實(shí)現(xiàn)信號輸入墊20-1至20-n和相應(yīng)信 號輸入管腳30-1至30-n的耦接、以及接地電壓墊24-1至24-n和相應(yīng)接地 電壓管腳32-1至32-n的耦接。電容器Cl-1至Cl-n和電阻器Rl-1至Rl-n可以耦接到PCB。電容器 Cl-1至Cl-n可以由電容器集成芯片來實(shí)現(xiàn)。電阻器R1-1至Rl-n可以由電 阻器集成芯片來實(shí)現(xiàn)。圖2圖示了圖1的半導(dǎo)體裝置100的等效電路模型的電路圖。參照圖2， 在一些實(shí)施例中，半導(dǎo)體封裝102可以進(jìn)一步包括接地電壓管腳34,而半導(dǎo) 體芯片101可以進(jìn)一步包括接地電壓墊26。此外，半導(dǎo)體裝置IOO可以固有 地包括電感器Ll-1至Ll-n、電感器L2-l至L2-n、電感器L3和電容器Cin-l 至Cin-n。也就是說，例如，電感器Ll-l至Ll-n、 L2-l至L2-n和L3可以 是通過(例如)引線接合來耦接半導(dǎo)體裝置100的相應(yīng)元件的電氣/寄生特性的 固有結(jié)果。也就是說，例如，電感器L1-1至Ll-n的電感可對應(yīng)于用于將信 號輸入管腳30-1至30-n中的相應(yīng)信號輸入管腳耦接到信號輸入墊20-1至 20-n中的對應(yīng)信號輸入墊的引線(wire)的電感，而不可以由例如電感器以 芯片的形式來實(shí)現(xiàn)。更具體地，電感器L2-1至L2-n的電感可以對應(yīng)于用于 耦接接地電壓管腳32-1至32-n中的相應(yīng)接地電壓管腳和接地電壓墊24-1至 24-n中的對應(yīng)接地電壓墊的引線的電感。電感器L3的電感可以對應(yīng)于用于 耦接接地電壓管腳34和接地電壓墊26的引線的電感。電容器Cin-l至Cin-n 的電容可以對應(yīng)于位于信號輸入墊20-1至20-n中的相應(yīng)信號輸入墊與接地 電壓墊24-l至24-n中的對應(yīng)接地電壓墊之間的固有/寄生電容。電感器Ll-l至Ll-n中的相應(yīng)電感器可以位于信號輸入管腳30-1至30-n 的每個信號輸入管腳和信號輸入墊20-1至20-n的對應(yīng)信號輸入墊之間。電 感器L2-l至L2-n中的相應(yīng)電感器可以位于4fe地電壓管腳32-1至32-n中的 每個接地電壓管腳和接地電壓墊24-1至24-n中對應(yīng)接地電壓墊之間。電感器L3可以位于接地電壓管腳34和接地電壓墊26之間。電容器Cin-1至Cin-n 中的相應(yīng)電容器可以位于半導(dǎo)體芯片101的信號輸入墊20-l至20-n中的每 個信號輸入墊和接地電壓墊24-1至24-n中的對應(yīng)接地電壓墊之間。此外，參考圖2，如果例如電感器L2-1至L2-n的電感值增加，則信號 輸入部分22-l至22-n的地電壓可能不穩(wěn)定。因此，如圖2所示，在一些實(shí) 施例中，可以經(jīng)由接地電壓管腳34和接地電壓墊26將地電壓提供至信號輸 入部分22-l至22-n。也就是說，在一些實(shí)施例中，接地電壓管腳34可以才是 供地電壓至信號輸入部分22-1至22-n,而接地電壓管腳32-1至32-n和接地 電壓墊24-l至24-n可以提供地電壓到相應(yīng)電阻器Rl-l至Rl-n的端子。然 而，本發(fā)明的實(shí)施例并不局限于此，并且如上所述，可不包括接地電壓管腳 34和接地電壓墊26。在這種情況下，例如，接地電壓墊24-l至24-n可以耦 接到相應(yīng)的信號輸入部分22-1至22-n?？紤]如圖2所示的半導(dǎo)體裝置IOO的電路模型，在一些實(shí)施例中，作為 例如固有/寄生電容器Cin-l至Cin-n和/或固有/寄生電感器Ll-l至Ll-n、L2-l 至L2-n的結(jié)果，半導(dǎo)體裝置的輸入阻抗Zin可基于頻率而變化。實(shí)施例中，通過提供如上所述的電容器Cl-l至Cl-n和電阻器Rl-l至 Rl-n,當(dāng)半導(dǎo)體裝置IOO工作于相對低頻區(qū)域時，由電路寄生效應(yīng)(例如電 容器Cin-l至Cin-n中的對應(yīng)電容器和電感器L1-1至Ll-n中的對應(yīng)電感器) 產(chǎn)生的輸入阻抗Zin的變化可以通過電容器Cl-l至Cl-n中的對應(yīng)電容器和 電阻器R1-1至Rl-n中的對應(yīng)電阻器補(bǔ)償(offset)。因此，在實(shí)施例中，相 應(yīng)輸入阻抗Zin可以在大于預(yù)定頻率的頻率上實(shí)現(xiàn)電阻器Rl-l至Rl-n中的 對應(yīng)電阻器的恒定和/或基本上恒定的值。因此，在實(shí)施例中，即使當(dāng)高速信 號被施加到半導(dǎo)體裝置100的相應(yīng)信號輸入部分22-1至22-n時，也可以穩(wěn) 定地執(zhí)行信號終止。更具體地，在一些實(shí)施例中，通過增加例如電感器L1-1至Ll-n中的相 應(yīng)電感器的電感值，作為例如相應(yīng)電阻器Rl-l至Rl-n和相應(yīng)電容器Cl-l 至Cl-n的結(jié)果，相應(yīng)輸入阻抗Zin至少在預(yù)定頻率后基本上和/或完全穩(wěn)定。 參考圖l和圖2，在一些實(shí)施例中，可以實(shí)現(xiàn)半導(dǎo)體裝置100,以便調(diào)整(例 如，增加)電感值，例如電感器L1-1至Ll-n中的對應(yīng)電感器的電感，其由 在半導(dǎo)體封裝102的PCB的信號輸入端(或墊，未圖示)和半導(dǎo)體芯片101的 信號輸入墊20-1至20-n中的相應(yīng)信號輸入墊之間的引線接合而產(chǎn)生，從而幫助將相應(yīng)輸入阻抗Zin穩(wěn)定到電阻器Rl-l至Rl-n中的對應(yīng)電阻器的值。然而，如果相應(yīng)電感器L1-1至Ll-n的電感值增加很多，則由于例如傳 輸通過相應(yīng)電感器Ll-l至Ll-n的信號的信號失真，而可能損害信號完整性。 因此，在一些實(shí)施例中，為了避免電感器L1-1至Ll-n的電感增加太多，可 以增加例如可固有地/寄生地包括的電感器L2-l至L2-n的電感，同時可保持 或降低對應(yīng)電感器L1-1至Ll-n的電感。因此，在一些實(shí)施例中，例如，相 應(yīng)輸入阻抗Zin可以在預(yù)定頻率下穩(wěn)定到電阻器Rl-l至Rl-n中的對應(yīng)電阻 器的值，其中所述預(yù)定頻率低于半導(dǎo)體裝置100中不包括電阻器Rl-l至Rl-n 中的對應(yīng)電阻器、電容器C1-1至Cl-n中對應(yīng)電容器和/或電感器L2-l至L2-n 中的對應(yīng)電感器的情況和/或相應(yīng)電感器L2-l至L2-n的電感保持相對較低的 情況。此外，如果由例如在半導(dǎo)體封裝102的PCB的電壓端子(或墊，未圖示) 和半導(dǎo)體芯片101的接地電壓墊24-l至24-n之間的引線接合產(chǎn)生的電感器 L2-l至L2-n的電感值被調(diào)整為很大，則因為信號輸入部分22-1至22-n的 地電壓可能不穩(wěn)定，所以在一些實(shí)施例中，可以經(jīng)由例如接地電壓管腳34 和接地電壓墊26將另一接地電壓源(未圖示)施加到信號輸入部分22-2至 22-n。如上所述，電感器L3的電感值可以對應(yīng)于用于耦接接地電壓管腳34 和接地電壓墊26的引線的電感。在一些實(shí)施例中，電容器Cl-l至Cl-n可以具有比電容器Cin-l至Cin-n 終的對應(yīng)電容器小的電容值，并且電感器L1-1至Ll-n中的對應(yīng)電感器可以 具有比對應(yīng)電感器L2-l至L2-n小的電感值。參考圖2,串聯(lián)共振可發(fā)生在相應(yīng)電容器Cin-l至Cin-n和電感器L2-l 至L2-n中的對應(yīng)電感器之中，以及并聯(lián)共振可發(fā)生在相應(yīng)電容器Cl-l至 Cl-n和電感器L2-l至L2-n中的對應(yīng)電感器之間。因此，可存在兩個共振頻 率。如果相應(yīng)電容器Cin-l至Cin-n具有比電容器Cl-l至Cl-n中的對應(yīng)電容器大的電容、并且電感器L1-1至Ll-n中的對應(yīng)電感器具有比電感器L2-1至L2-n中的對應(yīng)電感器小很多的電感，則串聯(lián)共振可首先發(fā)生在被串聯(lián)連接的相應(yīng)電容器Cin-l至Cin-n和對應(yīng)電感器L2-l至L2-n之中，并且串聯(lián)1共振頻率fol可對應(yīng)于hVn/"。此后，并聯(lián)共振可發(fā)生在被并聯(lián)連接的相 應(yīng)電容器Cl-l至Cl-n和電感器L2-l至L2-n中的對應(yīng)電感器之間，并且并<formula>formula see original document page 11</formula>聯(lián)共振頻率fo2可對應(yīng)于2^/^。然而，如果相應(yīng)電感器Ll-l至Ll-n具 有比對應(yīng)電感器L2-1至L2-n大的電感，則共振頻率fol和fo2可由相應(yīng)電 感器Ll-l至Ll-n的電感值確定。圖3圖示了圖2中的半導(dǎo)體裝置100的輸入阻抗Zin隨頻率f變化的曲線圖。參考圖3，在低于串聯(lián)共振頻率fol的頻率范圍內(nèi)，由于相應(yīng)電容器Cin-l 至Cin-n的電容隨頻率增加而變化的結(jié)果，輸入阻抗Zin可從相應(yīng)終止電阻 器Rt-l至Rt-n的值緩慢降低，直到串聯(lián)共振頻率fol的串聯(lián)共振發(fā)生在相 應(yīng)電容器Cin-l至Cin-n和電感器L2-l至L2-n中的對應(yīng)電感器之間。更具 體地，參考圖3，在低于串聯(lián)共振頻率fol的頻率范圍內(nèi)，相應(yīng)電容器Cin-l 至Cin-n的阻抗可減小，而相應(yīng)電感器L2-l至L2-n的阻抗增加直到達(dá)到串 聯(lián)共振頻率foi為止，并且其總阻抗/人與相應(yīng)終止電阻器Rt-l至Rt-n對應(yīng)的值開始減小。在高于串聯(lián)共振頻率fol且低于并聯(lián)共振頻率fo2的頻率范圍內(nèi)，由于 相應(yīng)電感器L2-1至L2-n的電容隨頻率增加而變化的結(jié)果，輸入阻抗Zin可 緩慢增加。并聯(lián)共振頻率fo2下的并聯(lián)共振可發(fā)生在相應(yīng)電容器Cl-l至Cl-n 和對應(yīng)的電感器L2-1至L2-n之間。更具體地，參考圖3，在低于串聯(lián)共振 頻率fol的頻率范圍內(nèi)，相應(yīng)電感器L2-l至L2-n的阻抗可繼續(xù)增加，而相 應(yīng)電容器Cin-l至Cin-n的阻抗可繼續(xù)減小直到達(dá)到并聯(lián)共振頻率fo2,并且 其總阻抗增加至比與相應(yīng)電阻器R1-1至Rl-n對應(yīng)的值高的值。如果頻率升高超過并聯(lián)共振頻率fo2，則作為相應(yīng)電容器Cl-l至Cl-n的電容的結(jié)果，在完全和/或基本上穩(wěn)定在與相應(yīng)電阻器Rl-l至Rl-n對應(yīng)的 值之前，作為其電阻的結(jié)果，輸入阻抗Zin可開始從高于相應(yīng)電阻器Rl-l 至Rl-n的電阻的值降低。更具體地，參考圖3，在高于并聯(lián)共振頻率fo2的 頻率范圍內(nèi)，相應(yīng)電感器L2-l至L2-n的阻抗可繼續(xù)增加，而相應(yīng)電容器 Cl-l至Cl-n的阻抗可繼續(xù)降低，直到其總阻抗基本上和/或完全穩(wěn)定到與相 應(yīng)電阻器R1-1至Rl-n對應(yīng)的4直為止。因此，實(shí)施例可以提供一種可穩(wěn)定地終止信號的半導(dǎo)體裝置，這是由于， 當(dāng)施加高速輸入信號時，輸入阻抗Zin可以保持為電阻器Rl的恒定的或基 本上恒定的值。參考圖3中的曲線，在實(shí)施例中，可通過增加電感L2的值來降低并聯(lián)共振頻率fo2。然而，在一些實(shí)施例中，如上所述，如果通過相應(yīng)電感器Ll-l至Ll-n 而沒有相應(yīng)電感器L2-l至L2-n的方式輸入阻抗Zin可以基本上和/或完全穩(wěn) 定，例如基本上和/或完全恒定，則相應(yīng)電感器L2-1至L2-n可省略。圖4圖示了不同的半導(dǎo)體裝置的輸入阻抗Zm隨頻率f變化的曲線圖。在圖4中，線a對應(yīng)于半導(dǎo)體裝置輸入阻抗Zin保持完全恒定的理想情 況。在圖4中，線b對應(yīng)于根據(jù)本發(fā)明的一個或多方面且如圖2示出的示范 半導(dǎo)體裝置100。在圖4中，線c對應(yīng)于如下的情形半導(dǎo)體裝置包括終止 電阻，例如Rt,但是不包括(多個)電阻器R1-1至Rl-n,(多個)電容器 Cl-l至Cl-n和/或(多個)電感器L2-1至L2-n,如上所述。>&圖4中可以 看出，本發(fā)明的實(shí)施例，根據(jù)本發(fā)明的一個和多個方面可包括(多個)電阻 器Rl-l至Rl-n、(多個)電容器C1-1至Cl-n和/或(多個)電感器L2-1至 L2-n的圖1和2中的半導(dǎo)體裝置100在兩次通過共振頻率之后，可以達(dá)到一 恒定和/或基本上恒定的阻抗。在圖1中的示范實(shí)施例中，電容器C1-1至Cl-n和電阻器Rl-l至Rl-n 被排列在半導(dǎo)體封裝102中，但是本發(fā)明的實(shí)施例不局限于此。例如，電容 器C1-1至Cl-n和電阻器Rl-l至Rl-n可以排列在半導(dǎo)體裝置100外。例如， 它們可以排列在應(yīng)用半導(dǎo)體裝置100的系統(tǒng)的系統(tǒng)板上。在實(shí)施例中，信號輸入管腳或接地電壓管腳可以分別用信號輸入球或接 地電壓球代替。如上所述，本發(fā)明的實(shí)施例提供一種可穩(wěn)定地終止高速輸入信號的半導(dǎo) 體裝置和信號終止方法。因此，可能提高系統(tǒng)的工作性能，該系統(tǒng)包括釆用 了本發(fā)明的一個或多個方面的半導(dǎo)體裝置。本發(fā)明的示范實(shí)施例已經(jīng)在這里公開，并且，盡管采樣了特定的術(shù)語， 但它們的使用僅僅被解釋為一般和描述性意義，而不是為了限制。因此，本 領(lǐng)域的普通技術(shù)人員應(yīng)該理解，在不偏離本發(fā)明的如在接下來的權(quán)利要求中 陳述的精神和范圍的情況下，可以進(jìn)行形式和細(xì)節(jié)方面的各種變化。
權(quán)利要求
1. 一種半導(dǎo)體裝置，包括半導(dǎo)體芯片，其包括耦接在信號輸入墊和第一接地電壓墊之間的信號終止電阻器；半導(dǎo)體封裝，其包括信號輸入端子和第一接地電壓端子，該信號輸入端子電耦接到半導(dǎo)體芯片的信號輸入墊，而該第一接地電壓端子電耦接到半導(dǎo)體芯片的第一接地電壓墊；電容器和電阻器，耦接在信號輸入端子和第一接地電壓端子之間；以及第一電感器，其通過耦接信號輸入端子和信號輸入墊來實(shí)現(xiàn)。
2. 根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中，所述電容器和電阻器被包括 在半導(dǎo)體封裝中。
3. 根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中，引線接合器耦接所述信號輸 入端子和所述信號輸入墊。
4. 根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中，半導(dǎo)體芯片包括位于信號輸 入墊和第一接地電壓墊之間的輸入電容器。
5. 根據(jù)權(quán)利要求4的半導(dǎo)體裝置，還包括第二電感器，其通過耦接第 一接地電壓端子和第一接地電壓墊來實(shí)現(xiàn)。
6. 根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其中，引線接合器耦接第一接地電 壓端子和第一接地電壓墊。
7. 根據(jù)權(quán)利要求6的半導(dǎo)體裝置，其中，第一電感器的電感小于第二 電感器的電感。
8. 根據(jù)權(quán)利要求7的半導(dǎo)體裝置，其中，半導(dǎo)體裝置的輸入阻抗在由 輸入電容器和第二電感器決定的第一共振頻率之前隨著頻率增加而從終止 電阻器的值開始降低，在從第一共振頻率到由電容器和第二電感器決定的第 二共振頻率、隨頻率增加而增加，以及在第二共振頻率之后、隨著頻率增加 而在保持與電阻器的值對應(yīng)的完全和/或基本上恒定的值之前降低。
9. 根據(jù)權(quán)利要求4的半導(dǎo)體裝置，其中，半導(dǎo)體芯片還包括適于接收施加到信號輸入墊的信號的信號輸入部分，以及半導(dǎo)體封裝包括第二接地電壓端子和第三電感器，該第三電感器通過耦接信號輸入部分和第二接地電壓端子來實(shí)現(xiàn)。
10. 根據(jù)權(quán)利要求9的半導(dǎo)體裝置，其中，引線接合器耦接信號輸入部 分和第二接地電壓端子。
11. 根據(jù)權(quán)利要求4的半導(dǎo)體裝置，其中，所述電容器的電容小于輸入電容器的電容。
12. 根據(jù)權(quán)利要求11的半導(dǎo)體裝置，其中，半導(dǎo)體裝置的輸入阻抗在 由輸入電容器和第二電感器決定的第一共振頻率之前隨著頻率增加而從終 止電阻器的值開始降低，在從第一共振頻率到由電容器和第二電感器決定的 第二共振頻率、隨頻率增加而增加，以及在第二共振頻率之后、隨著頻率增
13. —種用于半導(dǎo)體裝置的信號終止方法，該半導(dǎo)體裝置包括半導(dǎo)體芯 片和半導(dǎo)體封裝，該半導(dǎo)體芯片包括耦接在信號輸入墊和第一接地電壓墊之間的信號終止電阻器，該半導(dǎo)體封裝包括信號輸入端子和第一接地電壓端子，所述信號終止方法包括通過耦接所述信號輸入端子和所述信號輸入墊來實(shí)現(xiàn)第一電感器；和 在信號輸入端子和第一接地電壓端子之間串聯(lián)連接電容器和電阻器。
14. 根據(jù)權(quán)利要求13的信號終止方法，還包括通過耦接半導(dǎo)體芯片 的第一接地電壓墊和半導(dǎo)體封裝的第一接地電壓端子來實(shí)現(xiàn)第二電感器。
15. 根據(jù)權(quán)利要求14的信號終止方法，還包括在信號輸入墊和第一接 地電壓墊之間提供輸入電容器。
16. 根據(jù)權(quán)利要求15的信號終止方法，其中，所述電容器具有比所述 輸入電容器小的電容值。
17. 根據(jù)權(quán)利要求16的信號終止方法，其中，半導(dǎo)體裝置的輸入阻抗 在由輸入電容器和第二電感器決定的第一共振頻率之前隨著頻率增加而從 終止電阻器的值開始降低，在從第一共振頻率到由電容器和第二電感器決定 的第二共振頻率、隨頻率增加而增加，以及在第二共振頻率之后、隨著頻率 增加而在保持與電阻器的值對應(yīng)的完全和/或基本上恒定的值之前降低。
18. 根據(jù)權(quán)利要求15的信號終止方法，還包括增加第二電感器的電感 值，其中第一電感器的電感小于第二電感器的電感。
19. 根據(jù)權(quán)利要求18的信號終止方法，其中，半導(dǎo)體裝置的輸入阻抗 在由輸入電容器和第二電感器決定的第一共振頻率之前隨著頻率增加而從終止電阻器的值開始降低，在從第一共振頻率到由電容器和第二電感器決定 的第二共振頻率、隨頻率增加而增加，以及在第二共振頻率之后、隨著頻率
20.根據(jù)權(quán)利要求13的信號終止方法，其中，電容器和電阻器被包括 在半導(dǎo)體封裝中。
全文摘要
本發(fā)明提供了一種半導(dǎo)體裝置及其信號終止方法，該半導(dǎo)體裝置可包括半導(dǎo)體芯片，其包括耦接在信號輸入墊和第一接地電壓墊之間的信號終止電阻器；半導(dǎo)體封裝，其包括信號輸入端子和第一接地電壓端子，該信號輸入端子電耦接到半導(dǎo)體芯片的信號輸入墊，而該第一接地電壓端子電耦接到半導(dǎo)體芯片的第一接地電壓墊；電容器和電阻器，耦接在信號輸入端子和第一接地電壓端子之間；以及第一電感器，其通過耦接信號輸入端子和信號輸入墊來實(shí)現(xiàn)。
文檔編號H01L23/48GK101266971SQ20081009667
公開日2008年9月17日 申請日期2008年1月11日 優(yōu)先權(quán)日2007年1月12日
發(fā)明者鄭大鉉 申請人:三星電子株式會社