專利名稱：放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及目的在于抑制來(lái)自絕緣柵極場(chǎng)效應(yīng)晶體管的漏電流而節(jié)省功 耗的半導(dǎo)體集成電路器件。
背景技術(shù)：
在半導(dǎo)體集成電路中，設(shè)有大量的絕緣柵極場(chǎng)效應(yīng)晶體管(以下簡(jiǎn)稱 "MOSFET")。此外，微制造加工縮短了溝道長(zhǎng)度，并減小了柵極氧化膜厚 度，從而增加了集成度或改進(jìn)了操作速度。然而，卻降低了閾值、或增加了 漏電流與功耗的比值。于是，需要一種解決該問(wèn)題的方案。
眾所周知，闞值或漏電流可通過(guò)調(diào)整源極一基底電壓或源極一漏極電壓 而得到某種程度的控制。近年來(lái)的研究建議當(dāng)不使該電壓高于一定電壓時(shí)， 漏電流由于GIDL (柵極誘發(fā)的漏極泄漏)、BTBT (晶帶至晶帶隧道)等而意 夕卜i也i曾力口 (見(jiàn)A. Keshavasrzi禾口另7人的"Effectiveness of Reverse Body Bias for Leakage Control in Scaled Dual Vt CMOS ICs", ISLP ED，Ol pp.207-211 )。
因此，提出了一種技術(shù)，其中對(duì)源極一基底電壓設(shè)定了固定限制值并防 止該電壓超過(guò)該限制值，以便抑制漏電流(見(jiàn)日本專利申請(qǐng)2003—358891 )。
然而，隨著微制造加工的提高，很難以足夠精度來(lái)抑制加工中的變化。 于是，像專利文獻(xiàn)l中那樣，由于抑制漏電流的最佳源極一基底電壓的變化， 在為了設(shè)定源極一基底電壓而設(shè)有固定限制值的配置中，漏電流意外地增加 了。進(jìn)而，任何漏電流都取決于溫度。這樣，當(dāng)源極一基底電壓或源極一漏 極電壓不取決于溫度而設(shè)定時(shí)，存在不能如意地抑制漏電流的問(wèn)題。
問(wèn)題在于減小漏電流的最佳源極一基底電壓或源極一漏極電壓不僅取 決于加工中的這種變化，還取決于溫度條件或電源電壓。發(fā)明內(nèi)容因此本發(fā)明的目的在于提供一種半導(dǎo)體集成電路器件，其中即使在加工中有變化時(shí)，也可在不增加因GIDL現(xiàn)象或BTBT現(xiàn)象導(dǎo)致的漏電流的情況 下而抑制漏電流，并可為了節(jié)省功耗而根據(jù)器件溫度進(jìn)一步抑制漏電流。根據(jù)本發(fā)明， 一種包括半導(dǎo)體集成電路的放大器，其中放大器的輸出 信號(hào)連接到第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET的源極；第一 MOSFET的柵極連接到第二 MOSFET的柵極和源極；第二 MOSFET的漏極 電壓基于比較器的輸出結(jié)果調(diào)整，該比較器將輸出信號(hào)的電壓與預(yù)定基準(zhǔn)電 壓比較；以及該比較器的基準(zhǔn)電壓通過(guò)切換信號(hào)切換。根據(jù)本發(fā)明， 一種包括半導(dǎo)體集成電路的放大器，其中放大器的輸出 信號(hào)連接到第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET的源極和第二 MOSFET的源極；第一 MOSFET的柵極連接到第三MOSFET的柵極和源極； 第二 MOSFET的柵極連接到第四MOSFET的柵極和源極；第三MOSFET的 漏極電壓和第四MOSFET的漏極電壓分別基于比較器的輸出結(jié)果調(diào)整，該比 較器將輸出信號(hào)的電壓與預(yù)定基準(zhǔn)電壓比較；以及該比較器的基準(zhǔn)電壓通過(guò) 切換信號(hào)切換。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件包括半導(dǎo)體集成電路，其包括具有 進(jìn)行預(yù)定功能操作的多個(gè)功能MOSFET的電路體和包括監(jiān)視所述功能 MOSFET的特性的多個(gè)監(jiān)視MOSFET的監(jiān)視電路；漏電流檢測(cè)電路，其檢測(cè) 來(lái)自監(jiān)視MOSFET的漏電流，并將所述檢測(cè)到的漏電流作為泄漏數(shù)據(jù)而輸出； 比較操作電路，其從多段所述泄漏數(shù)據(jù)中提取使來(lái)自所述電路體的漏電流最 小化的一段泄漏數(shù)據(jù)，并將所述提取的泄漏數(shù)據(jù)作為施加電壓數(shù)據(jù)而輸出； 和施加電壓輸出電路，其基于所述施加電壓數(shù)據(jù)而設(shè)定施加于所述功能 MOSFET的電壓、并輸出所述設(shè)定的電壓。對(duì)于上述結(jié)構(gòu)，從所述泄漏數(shù)據(jù)中提取使漏電流最小化的施加電壓數(shù)據(jù)， 并基于提取的施加電壓數(shù)據(jù)而設(shè)定施加電壓，并將施加電壓施加于電路體。 因此，即使在加工中有變化時(shí)也可節(jié)省功耗，同時(shí)可防止因GIDL現(xiàn)象或 BTBT現(xiàn)象導(dǎo)致的漏電流的增加。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而由施加電壓輸出電路 設(shè)定并輸出的施加電壓是源極一漏極電壓。對(duì)于上述結(jié)構(gòu)，從泄漏數(shù)據(jù)中提取并設(shè)定使漏電流最小化的源極一漏極電壓，并施加于電路體。這樣，即使在加工中有變化時(shí)也可節(jié)省功耗，同時(shí)可防止因GIDL現(xiàn)象或BTBT現(xiàn)象導(dǎo)致的漏電流的增加。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而由施加電壓輸出電路 設(shè)定并輸出的施加電壓是源極一基底電壓。對(duì)于上述結(jié)構(gòu)，從泄漏數(shù)據(jù)中提取并設(shè)定使漏電流最小化的源極一基底 電壓，并施加于電路體。這樣，即使在加工中有變化時(shí)，能夠在防止因GIDL 現(xiàn)象或BTBT現(xiàn)象導(dǎo)致漏電流增加的同時(shí)節(jié)省功耗。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而該比較操作電路包括 數(shù)據(jù)保持電路，其對(duì)所述泄漏數(shù)據(jù)進(jìn)行取樣并將所述泄漏數(shù)據(jù)保持為先前值； 和比較電路，其將所述泄漏數(shù)據(jù)作為即刻值而取樣，同時(shí)導(dǎo)入由所述數(shù)據(jù)保 持電路保持的所述先前值，相互比較所述即刻值和所述先前值，提取所述施 加電壓數(shù)據(jù)并輸出所述提取的施加電壓數(shù)據(jù)。對(duì)于上述結(jié)構(gòu)，多段泄漏數(shù)據(jù)在比較電路中被順序取樣，并與在數(shù)據(jù)保 持電路中保持的先前值進(jìn)行比較。這樣，可減小對(duì)泄漏數(shù)據(jù)進(jìn)行取樣的線數(shù)。 與多條取樣線對(duì)應(yīng)地提供給多個(gè)監(jiān)視MOSFET的情形比較，可減小取樣線形 成區(qū)。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而比較電路輸出所述施 加電壓數(shù)據(jù)，以便當(dāng)所述即刻值和所述先前值的比較結(jié)果為所述即刻值小于 所述先前值時(shí)，增加所述源極一基底電壓的絕對(duì)值，當(dāng)所述結(jié)果為所述即刻 值大于所述先前值時(shí)，減少所述源極一基底電壓的絕對(duì)值，以及當(dāng)所述結(jié)果 為所述即刻值等于所述先前值時(shí)，則維持所述源極一基底電壓。對(duì)于上述結(jié)構(gòu)，通過(guò)比較即刻值和先前值可提取并設(shè)定源極一基底電壓， 同時(shí)可減小對(duì)泄漏數(shù)據(jù)進(jìn)行取樣的線數(shù)，從而減小取樣線形成區(qū)。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而比較電路輸出所述施 加電壓數(shù)據(jù)，以便當(dāng)所述即刻值和所述先前值的比較結(jié)果為所述即刻值小于 所述先前值時(shí)，增加所述源極一漏極電壓的絕對(duì)值，當(dāng)所述結(jié)果為所述即刻 值大于所述先前值時(shí)，減少所述源極一漏極電壓的絕對(duì)值，以及當(dāng)所述結(jié)果 為所述即刻值等于所述先前值時(shí)，則維持所述源極一漏極電壓。對(duì)于上述結(jié)構(gòu)，通過(guò)比較即刻值和先前值可提取并設(shè)定源極一漏極電壓， 同時(shí)可減小對(duì)泄漏數(shù)據(jù)進(jìn)行取樣的線數(shù)，從而減小取樣線形成區(qū)。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而數(shù)據(jù)保持電路具有存儲(chǔ)先前值的寄存器。對(duì)于上述結(jié)構(gòu)，提供了一種寄存器，其可與半導(dǎo)體集成電路器件在生產(chǎn) 加工中一道形成。這樣，與分離地提供存儲(chǔ)單元的情形比較，該半導(dǎo)體集成 電路器件變得便宜了 ，并可以高速提取施加電壓數(shù)據(jù)。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而寄存器包括對(duì)模擬數(shù) 據(jù)進(jìn)行取樣和保持的取樣和保持電路。對(duì)于上述結(jié)構(gòu)，泄漏數(shù)據(jù)不需要進(jìn)行諸如數(shù)字變換等任何處理而可直接 ,皮耳又樣。這樣，可高速地提取施加電壓數(shù)據(jù)。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而所述比較操作電路保 持指示所述源極一基底電壓的絕對(duì)值的增加或減少的增/減信息，并輸出所 述施加電壓數(shù)據(jù)，以便在所述增/減信息中設(shè)定了指示絕對(duì)值增加的信息后， 當(dāng)所述即刻值和所述先前值的比較結(jié)果為所述即刻值小于所述先前值時(shí)，增 加所述源極一基底電壓的絕對(duì)值，當(dāng)所述結(jié)果為所述即刻值大于所述先前值 時(shí)，減少所述源極一基底電壓的絕對(duì)值，在所述增/減信息中設(shè)定了指示絕 對(duì)值減少的信息后，當(dāng)所述即刻值和所述先前值的比較結(jié)果為所述即刻值小 于所述先前值時(shí)，減少所述源極一基底電壓的絕對(duì)值，當(dāng)所述結(jié)果為所述即 刻值大于所述先前值時(shí)，增加所述源極一基底電壓的絕對(duì)值。對(duì)于上述結(jié)構(gòu)，根據(jù)增/減信息而通過(guò)即刻值和先前值比較的結(jié)果來(lái)提 取并設(shè)定源極一基底電壓，同時(shí)可減小對(duì)泄漏數(shù)據(jù)進(jìn)行取樣的線數(shù)，從而減 小取樣線形成區(qū)。這樣，可高精度地提取源極一基底電壓。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而監(jiān)視MOSFET由N型 MOSFET和P型MOSFET之一的MOSFET形成。對(duì)于上述結(jié)構(gòu)，例如，N型MOSFET和P型MOSFET混合的CMOSFET 不被用作監(jiān)視MOSFET。這樣，可防止在漏電流中包含柵極電流，從而可改 進(jìn)施加電壓設(shè)定條件的可靠性。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而監(jiān)視MOSFET是以與 功能MOSFET同樣的加工規(guī)格而形成的。對(duì)于上述結(jié)構(gòu)，即使在加工中有變化也可真實(shí)地監(jiān)視功能MOSFET的特 性。這樣，可改進(jìn)施加電壓設(shè)定條件的可靠性。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而電路體包括各由多個(gè) 功能MOSFET構(gòu)成的多個(gè)MOSFET塊，而監(jiān)視MOSFET是以與各MOSFET塊中的功能MOSFET同樣的器件規(guī)格而形成的。對(duì)于上述結(jié)構(gòu)，取決于諸如溝道長(zhǎng)度或溝道寬度等器件規(guī)格的組件可從 泄漏數(shù)據(jù)中去除。這樣，可改進(jìn)施加電壓設(shè)定條件的可靠性。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而施加電壓輸出電路接 收模式轉(zhuǎn)換信號(hào)，其指示是否基于來(lái)自比較操作電路的施加電壓數(shù)據(jù)而設(shè)定 施加電壓并輸出至電路體。對(duì)于上述結(jié)構(gòu)，當(dāng)不需要高速操作時(shí)可優(yōu)先考慮對(duì)漏電流的抑制。這樣， 可有效地節(jié)省功耗。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而進(jìn)一步包括溫度檢測(cè) 電路，其檢測(cè)半導(dǎo)體集成電路的溫度，并當(dāng)溫度達(dá)到預(yù)定溫度時(shí)操作漏電流 檢測(cè)電路、比較操作電路和施加電壓輸出電路。對(duì)于上述結(jié)構(gòu)，當(dāng)外部環(huán)境有變化時(shí)，例如當(dāng)器件置于高溫環(huán)境中時(shí)， 可抑制漏電流的增加。這樣，可有效地節(jié)省功耗。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而進(jìn)一步包括電源電壓 檢測(cè)電路，其檢測(cè)半導(dǎo)體集成電路的電源電壓，并當(dāng)電源電壓達(dá)到預(yù)定值時(shí) 操作漏電流檢測(cè)電路、比較操作電路和施加電壓輸出電路。對(duì)于上述結(jié)構(gòu)，當(dāng)外部環(huán)境有變化時(shí)，例如當(dāng)電源電壓有波動(dòng)時(shí)，可抑 制漏電流的增加。這樣，可有效地節(jié)省功耗。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而施加電壓輸出電路包 括限制值存儲(chǔ)單元，其保持應(yīng)輸出至電路體的施加電壓的上限電壓和下限電 壓之中至少一個(gè)的限制值；并當(dāng)功能MOSFET的施加電壓到達(dá)限制值時(shí)，將 維持施加電壓等于限制值。對(duì)于上述結(jié)構(gòu)，可防止施加電壓超出由半導(dǎo)體集成電路的可靠性規(guī)定的 限制值。這樣，可確?？煽啃?。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而數(shù)據(jù)保持電路只要當(dāng) 比較電路的輸出值有變化時(shí)即重新對(duì)泄漏數(shù)據(jù)進(jìn)行取樣。對(duì)于上述結(jié)構(gòu)，僅當(dāng)漏電流增加或減少時(shí)方提取施加電壓數(shù)據(jù)。這樣， 在抑制漏電流增加的同時(shí)可節(jié)省功^*。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而進(jìn)一步包括測(cè)量時(shí)間 的計(jì)時(shí)器件，其中當(dāng)計(jì)時(shí)器件測(cè)量到預(yù)定時(shí)間時(shí)至少進(jìn)行施加電壓數(shù)據(jù)的提 取。對(duì)于上述結(jié)構(gòu)，可防止漏電流因器件隨年限老化等而增加。這樣，可有 效地節(jié)省功耗。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整以進(jìn)一步包括至少存儲(chǔ)產(chǎn)品 保用期的非易失性存儲(chǔ)器。對(duì)于上述結(jié)構(gòu)，產(chǎn)品保用期被存儲(chǔ)于非易失性存儲(chǔ)器。這樣，可根據(jù)可 靠性的年數(shù)來(lái)抑制漏電流。于是，在改進(jìn)可靠性的同時(shí)可節(jié)省功耗。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而將施加電壓數(shù)據(jù)存儲(chǔ) 于非易失性存儲(chǔ)器，并當(dāng)在起始期等外部環(huán)境有變化時(shí)將存儲(chǔ)于非易失性存 儲(chǔ)器的施加電壓數(shù)據(jù)輸出至施加電壓輸出電路。對(duì)于上述結(jié)構(gòu)，施加電壓數(shù)據(jù)被存儲(chǔ)于非易失性存儲(chǔ)器。這樣，當(dāng)施加 電壓數(shù)據(jù)有波動(dòng)時(shí)可抑制漏電流。于是，可有效地節(jié)省功耗。根據(jù)本發(fā)明的半導(dǎo)體集成電路器件可被調(diào)整，從而將由電源電壓檢測(cè)電 路或溫度檢測(cè)電路檢測(cè)到的檢測(cè)值存儲(chǔ)于非易失性存儲(chǔ)器。對(duì)于上述結(jié)構(gòu)，對(duì)應(yīng)于諸如電源電壓或溫度等外部環(huán)境的^r測(cè)值被存儲(chǔ)于非易失性存儲(chǔ)器。這樣，可根據(jù)外部環(huán)境的變化來(lái)抑制漏電流。于是，可 有效地節(jié)省功耗。根據(jù)本發(fā)明，從泄漏數(shù)據(jù)中提取使漏電流最小化的施加電壓數(shù)據(jù)，并基 于提取的施加電壓數(shù)據(jù)而設(shè)定施加電壓，并將施加電壓施加于電路體。這樣，即使當(dāng)加工中有變化時(shí)也可節(jié)省功耗，同時(shí)可防止因GIDL現(xiàn)象或BTBT現(xiàn) 象導(dǎo)致的漏電流的增加。進(jìn)而，可根據(jù)器件溫度來(lái)進(jìn)一步抑制漏電流以節(jié)省 功耗。


圖1是應(yīng)用于說(shuō)明第一實(shí)施例的半導(dǎo)體集成電路器件的框圖；圖2是解釋在CMOS結(jié)構(gòu)中柵極漏電流包括于漏電流之中的狀態(tài)的圖；圖3是詳細(xì)表示監(jiān)視電路和漏電流檢測(cè)電路的半導(dǎo)體集成電路器件的框圖；圖4是通過(guò)示例表示監(jiān)視MOSFET的泄漏數(shù)據(jù)隨源極一基底電壓而不同的圖；圖5是表示施加電壓輸出電路的詳細(xì)結(jié)構(gòu)的圖； 圖6是表示分壓電路的圖；圖7是應(yīng)用于說(shuō)明第二實(shí)施例的半導(dǎo)體集成電路器件的框圖； 圖8是表示施加電壓輸出電路的詳細(xì)結(jié)構(gòu)的圖； 圖9是表示分壓電路的圖；圖IO是適用于說(shuō)明第三實(shí)施例的半導(dǎo)體集成電路器件的框圖； 圖11是由取樣和保持電路構(gòu)成的數(shù)據(jù)保持電路的結(jié)構(gòu)圖； 圖12是使用由取樣和保持電路構(gòu)成的數(shù)據(jù)保持電路的半導(dǎo)體集成電路 器件的框圖；圖13A和13B是解釋適用于說(shuō)明第四實(shí)施例的比較電路中的提取處理的圖；圖14A-14C是存儲(chǔ)于比較電路中的位信息(增/減信息)的表； 圖15是對(duì)應(yīng)于位信息的提取處理的狀態(tài)轉(zhuǎn)移表； 圖16是狀態(tài)維持操作處的初始化操作和起始的時(shí)序圖； 圖17是應(yīng)用于說(shuō)明第五實(shí)施例的半導(dǎo)體集成電路器件的框圖； 圖18是表示施加電壓輸出電路的結(jié)構(gòu)的框圖； 圖19是表示施加電壓輸出電路的詳細(xì)結(jié)構(gòu)的電路圖； 圖20是表示具有取代圖19的另一結(jié)構(gòu)的施加電壓輸出電路的詳細(xì)結(jié)構(gòu) 的電^各圖；圖21是表示具有取代圖19的另一結(jié)構(gòu)的施加電壓輸出電路的詳細(xì)結(jié)構(gòu) 的電^各圖；圖22是應(yīng)用于說(shuō)明第六實(shí)施例的半導(dǎo)體集成電路器件的框圖； 圖23是表示圖22中半導(dǎo)體集成電路器件的操作時(shí)序的圖； 圖24是表示具有取代圖22的另一結(jié)構(gòu)的半導(dǎo)體集成電路器件的框圖； 圖25是表示圖24中半導(dǎo)體集成電路器件的操作時(shí)序的圖； 圖26是應(yīng)用于說(shuō)明第七實(shí)施例的半導(dǎo)體集成電路器件的框圖； 圖27是表示應(yīng)用于說(shuō)明第八實(shí)施例的半導(dǎo)體集成電路器件中操作順序 的圖；和圖28A和圖28B是說(shuō)明操作順序的圖。
具體實(shí)施方式
以下，參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施例。 (第一實(shí)施例)圖l是表示根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體集成電路器件1A的示意結(jié)構(gòu)的框圖。半導(dǎo)體集成電路器件1A包括半導(dǎo)體集成電路2A、漏電流檢測(cè)電 路3 、比較操作電路4和施加電壓輸出電路5A。半導(dǎo)體集成電路2A具有電路體21和監(jiān)4^L電路22A。電路體21具有多 個(gè)MOSFET并進(jìn)行如微處理器、數(shù)字信號(hào)處理器等的預(yù)定的功能操作。監(jiān)視 電路22A具有以與電路體21的MOSFET相同的加工規(guī)格而形成的MOSFET。 檢測(cè)來(lái)自監(jiān)視電路22A中MOSFET (以下稱作"監(jiān)視MOSFET")的漏電流， 從而基于檢測(cè)結(jié)果可調(diào)整電路體21的MOSFET(以下稱作"功能MOSFET") 的源極一基底電壓等。MOSFET可以是N型MOSFET(以下稱作"NMOSFET，，)或P型MOSFET (以下稱作"PMOSFET，，)。將通過(guò)示例針對(duì)NMOSFET的情況進(jìn)行以下說(shuō)明。 在PMOSFET的情形中能進(jìn)行類似的處理。若有必要特別區(qū)分NMOSFET和 PMOSFET,則對(duì)PMOSFET做出特別說(shuō)明。通常，將通過(guò)示例對(duì)增強(qiáng)型 NMOSFET進(jìn)行說(shuō)明。希望監(jiān)視MOSFET在一次生產(chǎn)制造中制造。當(dāng)使用二重閾值MOSFET 作為監(jiān)視MOSFET時(shí)，希望對(duì)于各閾值監(jiān)視漏電流，并對(duì)各監(jiān)視MOSFET 施加合適的電壓。還希望各監(jiān)一見(jiàn)MOSFET由單個(gè)MOSFET構(gòu)成。原因如下述。假設(shè)使用 圖2所示的由PMOSFET 11和NMOSFET 12構(gòu)成的CMOS結(jié)構(gòu)作為監(jiān)視 MOSFET。接著，可以導(dǎo)通PMOSFET 11,從而使柵才及電流能從其源極和基 底流經(jīng)PMOSFET 11的柵極氧化膜。在此情形中，難以僅檢測(cè)源極一漏極漏 電流，因而難以合適地提取并設(shè)定施加電壓數(shù)據(jù)。不言而喻，當(dāng)柵極電流可 被監(jiān)視時(shí)，從檢測(cè)到的漏電流中僅可提取源極一漏極漏電流。然而，在此情 形中，必須分離地提供提取單元，而電路變得復(fù)雜了。進(jìn)而，對(duì)于諸如各監(jiān)視MOSFET的器件尺寸(例如溝道長(zhǎng)度或溝道寬度) 等器件規(guī)格，希望監(jiān)視MOSFET具有功能MOSFET的通常尺寸。即，在某 種電路結(jié)構(gòu)中，例如，在僅含SRAM的區(qū)域中，希望監(jiān)視MOSFET以與各 SRAM的器件尺寸相同大小的器件尺寸而形成。這是因?yàn)?，若器件與器件的 尺寸不同，則因SCE(短溝道效應(yīng))而使漏電流的最佳基底電壓等會(huì)隨器件 而異。這里，在具有CMOS邏輯結(jié)構(gòu)的NAND電路等中NMOSFET可被串聯(lián)。在此電路中，不僅是接近NAND電路輸出側(cè)的NMOSFET的源極，而且是遠(yuǎn) 離該輸出側(cè)的NMOSFET的源極都當(dāng)作在本實(shí)施例中被監(jiān)視的晶體管的源 極。同理也適用于PMOSFET。漏電流檢測(cè)電路3檢測(cè)來(lái)自多個(gè)監(jiān)視MOSFET的漏電流，并將其檢測(cè)結(jié) 果輸出至比較操作電路4。特別地，檢測(cè)當(dāng)具有預(yù)定值的電流施加于監(jiān)視 MOSFET的源極和漏極之間時(shí)的各監(jiān)一見(jiàn)MOSFET的源極一漏極電壓，并作為 泄漏數(shù)據(jù)而輸出。以下，通過(guò)示例的方式來(lái)說(shuō)明由電壓值;險(xiǎn)測(cè)漏電流值的情 形。然而，本發(fā)明不限于此。漏電流值也可由電流值檢測(cè)。比較操作電路4從泄漏數(shù)據(jù)中提取指示最小漏電流的監(jiān)視MOSFET的泄 漏數(shù)據(jù)，并將其結(jié)果作為施加電壓數(shù)據(jù)而輸出至施加電壓輸出電路5A。施加電壓輸出電路5A基于來(lái)自比較操作電路4的施加電壓數(shù)據(jù)而設(shè)定 施加于功能MOSFET的源極一基底電壓，并將所設(shè)定的源極一基底電壓輸出 至半導(dǎo)體集成電路2A。圖3是詳細(xì)表示半導(dǎo)體集成電路2A中監(jiān)視電路22A和漏電流檢測(cè)電路 3的結(jié)構(gòu)的半導(dǎo)體集成電路器件1A的框圖。在漏電流檢測(cè)電路3中，對(duì)應(yīng)于 設(shè)在監(jiān)視電路22A中的多個(gè)監(jiān)視MOSFET23…23而提供了多個(gè)電流源31… 31。順^i也，安排電流源31以施加具有唯一的和相同的值的電流。各電流源31連接至其對(duì)應(yīng)的監(jiān)視NMOSFET 23的漏極，而泄漏數(shù)據(jù)總 線BLa[a:n]連接至二者之間的連接點(diǎn)。另一方面，基底電壓總線BLb[a:n]連接 至基底。各泄漏數(shù)據(jù)總線BLa和基底電壓總線BLb是由n (整數(shù))條線構(gòu)成 的總線。各條線連接至其對(duì)應(yīng)的監(jiān)視NMOSFET23的漏極和基底。各監(jiān)視NMOSFET 23的柵極和源極連接至公共線的電源線(source supply line ) La。這樣，當(dāng)電源線的電位是O伏時(shí)，使各監(jiān)視NMOSFET 23截 止。當(dāng)監(jiān)視NMOSFET23中有漏電流時(shí)，其子閾值電流根據(jù)漏電流而增加。各電流源31是提供子閾值電流所必要且充分的恒電流源，以防止過(guò)剩的 電壓施加于源極和漏極之間。為筒易起見(jiàn)，現(xiàn)假設(shè)電源線La的電位是O伏而 做出說(shuō)明。然而，本發(fā)明不限于此。當(dāng)子閾值電流被當(dāng)作漏電流時(shí)，檢測(cè)由漏電流的流動(dòng)造成的源極—漏極 電壓降，作為泄漏數(shù)據(jù)Dv[a:n]。即，檢測(cè)漏電流值作為電壓值。圖4是表示這樣檢測(cè)到的泄漏數(shù)據(jù)Dv相對(duì)于各監(jiān)視NMOSFET23的圖。 下限電壓值是根據(jù)半導(dǎo)體的可靠性而確定的電壓值。圖4表示施加于監(jiān)視MOSFET23的源極一基底電壓具有不同的電壓值Vbs[a:n]的情形。這樣，即 使當(dāng)監(jiān)視MOSFET 23的源極電位、柵極電位和漏極電位完全一致時(shí)，來(lái)自它 們的漏電流也根據(jù)其基底電壓Vbs而異。不言而喻，本發(fā)明不限于監(jiān)視 NMOSFET23的源極一基底電壓設(shè)為不同值的結(jié)構(gòu)。源極一基底電壓可被設(shè) 為彼此完全一致。所述n段泄漏數(shù)據(jù)Dv通過(guò)泄漏數(shù)據(jù)總線BLa發(fā)送至比較操作電路4。在 比較操作電路4中，提取使漏電流最小化的泄漏數(shù)據(jù)Dv,并將對(duì)應(yīng)于提取的 泄漏數(shù)據(jù)Dv的泄漏數(shù)據(jù)總線BLa中的線指定輸出至圖5所示的施加電壓輸出 電路5A。施加電壓輸出電路5A具有標(biāo)準(zhǔn)電壓生成部分51和比較輸出部分52。標(biāo) 準(zhǔn)電壓生成部分51具有NMOSFET 53和電流源54。 NMOSFET 53是為使地 電位VSS可被選擇為其柵極電位而設(shè)的。電流源54連接至NMOSFET 53的 漏極。NMOSFET 53將其源極一漏極電壓輸出至比較輸出部分52作為標(biāo)準(zhǔn)電 壓。NMOSFET 53的基底連接至比較輸出部分52的輸出。NMOSFET 53也 可用作監(jiān)視NMOSFET 23 ，而電流源54也可用作漏電流檢測(cè)電路3的電流源 31。當(dāng)NMOSFET 53的柵極連接至VSS側(cè)時(shí)，NMOSFET 53截止，而此時(shí) 的源極 一 漏極電壓充當(dāng)標(biāo)準(zhǔn)電壓。比較輸出部分52具有存儲(chǔ)施加于電路體21的源極一基底電壓的上限電 壓的上限寄存器55、存儲(chǔ)源極一基底電壓的下限電壓的下限寄存器56、比較 輸出電壓Vbs與上限電壓的比較器57、比較輸出電壓Vbs與下限電壓的比較 器58、分別由比較器57和58的輸出來(lái)操作的限制器NMOSFET59和60等 等。比較輸出部分52比較來(lái)自比較操作電路4的泄漏數(shù)據(jù)Dv與來(lái)自標(biāo)準(zhǔn)電 壓生成部分51的標(biāo)準(zhǔn)電壓，并輸出上限電壓和下限電壓之間的電壓。當(dāng)完成制造加工時(shí)，上限和下限電壓值以例如以下方式設(shè)定在不發(fā)生 GIDL現(xiàn)象的范圍內(nèi)。即，NMOSFET 53的源極一基底電壓變成負(fù)側(cè)。使漏 極電流最小化的電壓值存儲(chǔ)于上限寄存器55。隨后，NMOSFET 53的源極一 基底電壓變成正側(cè)。使漏極電流最大化的電壓值存儲(chǔ)于下限寄存器56。這樣設(shè)定的上限電壓在比較器57中與輸出電壓比較。根據(jù)比較結(jié)果，通 過(guò)使限制器NMOSFET 59導(dǎo)通/截止來(lái)限制輸出電壓的上限。以同樣的方式， 下限電壓在比較器58中與輸出電壓比較。根據(jù)比較結(jié)果，通過(guò)使限制器NMOSFET 60導(dǎo)通/截止來(lái)限制輸出電壓的下限。所設(shè)定的輸出電壓作為基底電壓Vbs而施加于功能NMOSFET的基底。 此外，基底電壓Vbs和下限電壓是由圖6所示的以多個(gè)電阻61構(gòu)成的分壓電 路62來(lái)分配的，該基底電壓Vbs和下限電壓被作為電壓Vbs[a:n]而施加于監(jiān) 視NMOSFET 23的基底。對(duì)于功能PMOSFET和監(jiān)視PMOSFET的基底，在 與上述類似的比較處理中設(shè)定并施加基底電壓。如上述，基于來(lái)自監(jiān)視MOSFET的漏電流，為使來(lái)自功能MOSFET的 漏電流最小化而設(shè)定源極一基底電壓。這樣，即使在加工中有變化或當(dāng)溫度 或電壓有波動(dòng)時(shí)，也可節(jié)省功耗，且不會(huì)因GIDL現(xiàn)象或BTBT現(xiàn)象導(dǎo)致增 力口的漏電 流o(第二實(shí)施例)其次，說(shuō)明第二實(shí)施例。與第一實(shí)施例中同樣的組成元件被對(duì)應(yīng)標(biāo)示， 但省略了其說(shuō)明。在本實(shí)施例中，通過(guò)調(diào)整源極一漏極電壓來(lái)抑制漏電流。圖7是根據(jù)本實(shí)施例的半導(dǎo)體集成電路器件IB的框圖，其表示半導(dǎo)體 集成電路2B中監(jiān)視電路22B和漏電流檢測(cè)電路3的詳細(xì)結(jié)構(gòu)。監(jiān)視電路22B 與監(jiān)視電路22A具有類似的結(jié)構(gòu)。然而，多個(gè)監(jiān)視NMOSFET 23的柵極和源 極是相互連接的，并通過(guò)源電壓總線BLc[a:n]連接至施加電壓輸出電路5B。 此外，監(jiān)視NMOSFET23的漏極分別連接至電流源31,而泄漏數(shù)據(jù)總線 BLa[a:n]連接至漏極和電流源31之間的連接點(diǎn)。進(jìn)而，多個(gè)監(jiān)視NMOSFET23 的基底連接至公共線的電源地線Lb。即，在圖3所示的結(jié)構(gòu)中，監(jiān)視NMOSFET23的柵極和源極連接至的電 源線La,同時(shí)通過(guò)基底電壓總線BLb而施加作為監(jiān)視NMOSFET 23的基底 電壓的不同電壓。另一方面，在圖7所示的結(jié)構(gòu)中，不同的電壓分別通過(guò)源 電壓總線BLc而被施加于監(jiān)視NMOSFET 23的柵極和源極之間，同時(shí)監(jiān)視 NMOSFET 23的基底連接至基底電壓源線Lb。順便地，如上述，監(jiān)視電路22B具有與監(jiān)視電路22A同樣的組成元件， 只是連接方法有別。因此，在施加電壓輸出電路5B中可改變連接方法。在上述結(jié)構(gòu)中，隨施加于各監(jiān)^L NMOSFET 23的源極和柵極之間的電壓 而流動(dòng)的源極一漏極電流被當(dāng)作漏電流，并纟全測(cè)此時(shí)的源極一漏極電壓作為 泄漏數(shù)據(jù)Dv[a:n]。這樣檢測(cè)到的n個(gè)泄漏數(shù)據(jù)Dv通過(guò)泄漏數(shù)據(jù)總線BLa發(fā)送至比較操作電路4。在比較操作電路4中，在n個(gè)泄漏數(shù)據(jù)Dv中^r測(cè)指示最小漏電流的泄 漏數(shù)據(jù)Dv,并指定對(duì)應(yīng)于檢測(cè)到的泄漏數(shù)據(jù)Dv的泄漏數(shù)據(jù)總線BLa的線， 再將其作為施加電壓數(shù)據(jù)而輸出至圖8所示的施加電壓輸出電路5B。施加電壓輸出電路5B具有調(diào)節(jié)器電路結(jié)構(gòu)，其中來(lái)自比較操作電路4 的泄漏數(shù)據(jù)Dv或正常操作電壓被輸入比較器63的一個(gè)輸入端，同時(shí)輸出電 壓供給比較器63的另一個(gè)輸入端。正常操作電壓是在器件的正常狀態(tài)下的電 源電壓(器件的規(guī)格中標(biāo)稱的電源電壓)。當(dāng)輸出電壓被用作比較器63的標(biāo) 準(zhǔn)電壓時(shí)，可根據(jù)泄漏數(shù)據(jù)Dv或正常操作電壓是否高于標(biāo)準(zhǔn)電壓來(lái)改變輸出 電壓。這樣設(shè)定的輸出電壓作為源極一漏極電壓Vsd而施加于各功能 NMOSFET的源才及。此外，源才及一漏才及電壓Vsd和上限電壓是由圖9所示由 多個(gè)電阻64構(gòu)成的分壓電路65來(lái)分配的，該源極一漏才及電壓Vsd和上限電 壓被作為電壓Vs[a:n]而施加于監(jiān)視NMOSFET 23的源極和柵極之間。對(duì)于功 能PMOSFET和監(jiān)視PMOSFET的基底，在與上述類似的比較處理中設(shè)定源 極一漏極電壓。如上述，基于來(lái)自監(jiān)視MOSFET的漏電流，為使來(lái)自功能MOSFET的 漏電流最小化而設(shè)定源極一漏極電壓。這樣，即使在加工中有變化時(shí)，也可 節(jié)省功耗，且不會(huì)因GIDL現(xiàn)象或BTBT現(xiàn)象導(dǎo)致增加漏電流。本發(fā)明不排除共同使用第 一實(shí)施例和第二實(shí)施例。源極一基底電壓可隨 最佳的源極一漏極電壓的施加而被最佳和施加，從而使漏電流最小化。 (第三實(shí)施例)其次，說(shuō)明第三實(shí)施例。與第一和第二實(shí)施例中同樣的組成元件被對(duì)應(yīng) 標(biāo)示，但省略了其說(shuō)明。在第一和第二實(shí)施例中，漏電流檢測(cè)電路3和比較 操作電路4通過(guò)泄漏數(shù)據(jù)總線BLa而連接。另一方面，在本實(shí)施例中，漏電 流檢測(cè)電路3和比較操作電路4不是通過(guò)總線而是通過(guò)線來(lái)連接的，而監(jiān)視 NMOSFET 23的泄漏數(shù)據(jù)Dv可順序地被取樣。圖10是根據(jù)本實(shí)施例的比較操作電路4的框圖，其具有數(shù)據(jù)保持電路 41和比較電路42。來(lái)自漏電流檢測(cè)電路3的泄漏數(shù)據(jù)Dv被輸入到數(shù)據(jù)保持 電路41和比較電路42。數(shù)據(jù)保持電路41響應(yīng)于起動(dòng)信號(hào)而操作，以對(duì)泄漏數(shù)據(jù)Dv進(jìn)行取樣并 保持泄漏數(shù)據(jù)Dv直到輸入了后續(xù)的起動(dòng)信號(hào)。當(dāng)數(shù)據(jù)保持電路41保持泄漏數(shù)據(jù)Dv時(shí)，數(shù)據(jù)保持電路41將所保持的泄漏數(shù)據(jù)Dv作為先前值而輸出至比 較電路42。和先前值、提取使漏電流最小化的泄漏數(shù)據(jù)Dv、并將所提取的泄漏數(shù)據(jù)Dv 作為施加電壓數(shù)據(jù)而輸出至施加電壓輸出電路5A或5B。在此事件中，當(dāng)先前值和即刻值是模擬數(shù)據(jù)、即當(dāng)泄漏數(shù)據(jù)Dv是模擬數(shù) 據(jù)時(shí)，在對(duì)其進(jìn)行比較處理之前，泄漏數(shù)據(jù)Dv可由A/D轉(zhuǎn)換器等變換成數(shù) 字信號(hào)，或可將泄漏數(shù)據(jù)Dv作為模擬數(shù)據(jù)而直接處理。當(dāng)模擬數(shù)據(jù)按原樣直接處理時(shí)，例如，可使用由圖ll所示的取樣和保持電路結(jié)構(gòu)的數(shù)據(jù)保持電路41。數(shù)據(jù)保持電路41具有比較器43、第一電容器 44、第二電容器45、基于起動(dòng)信號(hào)和反相起動(dòng)信號(hào)而對(duì)數(shù)據(jù)進(jìn)行取樣和保持 的第一開(kāi)關(guān)46和第二開(kāi)關(guān)47。即，電容器43的一個(gè)輸入端接地，同時(shí)電容器43的另一輸入端通過(guò)第 一電容器44接地。對(duì)于后一個(gè)輸入端，通過(guò)第一開(kāi)關(guān)46輸入來(lái)自漏電流檢 測(cè)電路3的泄漏數(shù)據(jù)Dv，并通過(guò)第二電容器45和第二開(kāi)關(guān)47輸入比較器 43的輸出。第一和第二開(kāi)關(guān)46和47中的一個(gè)根據(jù)起動(dòng)信號(hào)而操作，而另一個(gè)根據(jù) 起動(dòng)信號(hào)的反相信號(hào)而操作。例如，當(dāng)起動(dòng)信號(hào)是"高"電平時(shí)第一開(kāi)關(guān)46 閉合電路，而當(dāng)起動(dòng)信號(hào)是"低"電平時(shí)斷開(kāi)電路。當(dāng)?shù)谝婚_(kāi)關(guān)46閉合時(shí)， 泄漏數(shù)據(jù)Dv輸入比較器43,并輸出其電壓值，同時(shí)第一電容器44被充電。 另一方面，當(dāng)反相起動(dòng)信號(hào)是"高"電平時(shí)第二開(kāi)關(guān)47斷開(kāi)電路。當(dāng)反相起 動(dòng)信號(hào)是"低，，電平時(shí)，第二開(kāi)關(guān)47閉合電路以使第二電容器45充電而保 持泄漏數(shù)據(jù)Dv。圖12是表示比較操作電路4的結(jié)構(gòu)的圖，該比較操作電路4具有上述根 據(jù)起動(dòng)信號(hào)而操作的數(shù)據(jù)保持電路41。比較電路42的計(jì)時(shí)信號(hào)和輸出信號(hào) (即，施加電壓數(shù)據(jù))被提供給二輸入的AND門48的輸入。從比較電路42 提供給二輸入的AND門48的信號(hào)根據(jù)輸入比較電路42的泄漏數(shù)據(jù)Dv的變 化而改變。于是，起動(dòng)信號(hào)與時(shí)鐘信號(hào)同步地輸出至數(shù)據(jù)保持電路41,以對(duì) 泄漏數(shù)據(jù)Dv進(jìn)行取樣和保持。這樣的處理對(duì)各監(jiān)視NMOSFET 23的泄漏數(shù)據(jù)Dv順序執(zhí)行。于是可提 取使漏電流最小化的泄漏數(shù)據(jù)Dv，且不用通過(guò)總線連接漏電流檢測(cè)電路3和比較操作電路4。這樣，可節(jié)省總線結(jié)構(gòu)所需要的總線形成區(qū)。此外，數(shù)據(jù)保持電路41 僅當(dāng)輸入比較電路42的泄漏數(shù)據(jù)Dv有變化時(shí)才操作。因此有可能節(jié)省比較 操作電路4中的功耗。 (第四實(shí)施例)其次，說(shuō)明第四實(shí)施例。與第一至第三實(shí)施例中同樣的組成元件被對(duì)應(yīng) 標(biāo)示，但省略了其說(shuō)明。在本實(shí)施例中，更加改進(jìn)了提取源極一基底電壓作 為根據(jù)第三實(shí)施例的比較電路42中的施加電壓數(shù)據(jù)的精度。圖13A和13B是說(shuō)明比較電路42中的提取處理的圖。在各圖13A和13B 中，橫軸表示各監(jiān)視NMOSFET23的源極一基底電壓(Vbs),而縱軸表示漏電 流(I)。圖14A ~ 14C是存儲(chǔ)于比較電路42中的位信息(增/減信息)的表。為 了增加源極一基底電壓Vbs，圖14A所示的增/減位PE被設(shè)成指示增加命令 的"1"。反之，為了減少源極一基底電壓Vbs,增/減位PE被設(shè)成指示減少 命令的"0"。為了維持源極一基底電壓Vbs,將圖14B所示的維持位M設(shè)為'T，。不 對(duì)源極一基底電壓Vbs進(jìn)行維持，將維持位M設(shè)為"0"。進(jìn)而，由調(diào)整位(gear bit) G來(lái)指定源極一基底電壓Vbs變化的改變寬 度(步進(jìn)電壓值)。當(dāng)調(diào)整位G設(shè)為"0"時(shí)，源極一基底電壓以每0.1伏的間 隔而變化。當(dāng)調(diào)整位G設(shè)為"1"時(shí)，源極一基底電壓以每0.01伏的間隔而變 化。不言而喻，調(diào)整位G不必限制為1位，而是可以使用多個(gè)位來(lái)設(shè)定。當(dāng) 使用多個(gè)位來(lái)設(shè)定調(diào)整位G時(shí)，源極一基底電壓的改變寬度可以設(shè)得更細(xì)微 一些。于是，可以更高精度地提取使漏電流最小化的泄漏數(shù)據(jù)。圖15是對(duì)應(yīng)于各個(gè)位信息的提取處理的狀態(tài)轉(zhuǎn)移表。在圖15中，先前 值P指定了漏電流的先前值，而即刻值I則指定了漏電流的即刻值。圖16是表 示狀態(tài)維持操作處的初始化操作和起始的時(shí)序圖。如圖16所示，在初始化操作中，維持位M因時(shí)鐘信號(hào)(或起始脈沖) 上升而設(shè)為'T，，以維持電壓源電壓。維持位M和增減位PE在時(shí)鐘信號(hào)的下 次上升時(shí)設(shè)為"0"。例如，在維持位M為"0"而增/減位PE為"1"的狀態(tài)中，調(diào)整位G 被設(shè)為"0"。在圖13A的情形1中，先前值1(P)大于即刻值1(I)(PM)。因此，在時(shí)鐘信號(hào)的下次上升時(shí)維持增減位PE (即，增減位PE為'T，)。于是，隨著源極一基底電壓的增加而提取使漏電流最小化的源極一基底電壓(相當(dāng)于圖15所示的轉(zhuǎn)移狀態(tài)B)。在情形2中，先前值2(P)小于即刻值2(I)(P〈1)。因此，在時(shí)鐘信號(hào)的下次 上升時(shí)增/減位PE設(shè)為"0"。于是，隨著源極一基底電壓的減少而提取使漏 電流最小化的源極一基底電壓(相當(dāng)于圖15所示的轉(zhuǎn)移狀態(tài)A)。另一方面，假設(shè)維持位M和增減位PE都是"0"。在此狀態(tài)中，在圖15 的情形3中，先前值3(P)大于即刻值3(I)(P〉1)。因此，在時(shí)鐘的下次上升時(shí)維 持增減位PE(即，增減位PE為"0")。于是，隨著源極一基底電壓的減少而 提取使漏電流最小化的源極一基底電壓(相當(dāng)于圖15所示的轉(zhuǎn)移狀態(tài)D)。在情形4中，先前值4(P)小于即刻值4(I)(P〈1)。因此，在時(shí)鐘信號(hào)的下次 上升時(shí)增減位PE設(shè)為'T，。于是，隨著源極一基底電壓的增加而提取使漏電 流最小化的源極一基底電壓(相當(dāng)于圖15所示的轉(zhuǎn)移狀態(tài)E)。當(dāng)增減位PE重復(fù)"1"和"0"時(shí)，調(diào)整位G遞增。當(dāng)調(diào)整位G設(shè)為"1" 時(shí)，與上述程序類似地提取使漏電流最小化的源極一基底電壓。這樣，可以 以更高精度來(lái)提取使漏電流最小化的源極一基底電壓。當(dāng)先前值P與即刻值I一致(P-I)、或當(dāng)這些值與下限電壓一致時(shí)，維持位 PE設(shè)為T (相當(dāng)于圖15所示的轉(zhuǎn)移狀態(tài)C)。這樣，當(dāng)盡管源極一基底電壓達(dá)到了取決于產(chǎn)品的可靠性的下限電壓但 其提取卻未完成時(shí)，源極一基底電壓維持在下限電壓值。于是，可節(jié)省功耗、 同時(shí)可防止因GIDL現(xiàn)象導(dǎo)致的漏電流的增加。 (第五實(shí)施例)其次，_沈明第五實(shí)施例。與第一至第四實(shí)施例中同樣的組成元件-波對(duì)應(yīng) 標(biāo)示，但省略了其說(shuō)明。在本實(shí)施例中，如圖17所示，將源極一基底電壓或 源極一漏極電壓施加于半導(dǎo)體集成電路2A或2B的條件可根據(jù)模式轉(zhuǎn)換信號(hào) S通過(guò)施加電壓輸出電路5C來(lái)轉(zhuǎn)換。模式轉(zhuǎn)換信號(hào)S可在至少2種模式之間轉(zhuǎn)換。兩種模式之一是半導(dǎo)體集成 電路器件1C以正常電壓和正常速度操作的正常模式。另一種模式是半導(dǎo)體集 成電路器件1C比正常操作更慢或停止的停止模式。圖18是表示施加電壓輸出電路5C的結(jié)構(gòu)圖。施加電壓輸出電路5C具 有當(dāng)模式轉(zhuǎn)換信號(hào)S指示正常模式時(shí)操作的正常模式基底電壓輸出電路70和正常模式電源電壓輸出電路73、以及當(dāng)模式轉(zhuǎn)換信號(hào)S指示停止模式時(shí)操作的停止模式基底電壓輸出電路71和停止模式電源電壓輸出電路72。已由比較操作電路4提取的、使漏電流最小化的施加電壓數(shù)據(jù)被輸入停 止模式基底電壓輸出電路71和停止模式電源電壓輸出電路72。在任何MOSFET中，當(dāng)降低源極一漏極電壓時(shí)都可減少漏電流。在某一 模式中，可使源極一漏極電壓降得更低。因此，例如當(dāng)根據(jù)本發(fā)明的半導(dǎo)體 集成電路器件1C被用于蜂窩電話時(shí)，可如下想像一種意圖在于進(jìn)一步減少功 耗的使用模式。即，將呼叫的狀態(tài)設(shè)定為正常模式。在硬件處理負(fù)荷比正常 模式相對(duì)要輕的等待呼叫的狀態(tài)中，可將源極一漏極電壓設(shè)定為低于正常模 式。通過(guò)以這種方式在正常模式和停止模式之間轉(zhuǎn)換，可抑制停止模式下的 功耗，同時(shí)阻止正常模式下的操作速度降低。在第一實(shí)施例中所述的如圖5所示的施加電壓輸出電路5A和在第二實(shí) 施例中所述的如圖8所示的施加電壓輸出電路5B可應(yīng)用于停止模式基底電壓 輸出電路71和停止模式電源電壓輸出電路72。作為替代，也可將如圖19-21所示的結(jié)構(gòu)用于那些電^各71和72。圖19所示的施加電壓輸出電路5C與圖5所示的施加電壓輸出電路5A 具有類似的結(jié)構(gòu)。然而，施加電壓輸出電路5C具有作為電流源的正常模式電 流源81和停止模式電流源82。此外，施加電壓輸出電路5C具有正常模式下 限寄存器84和停止模式下限寄存器83。電流源82的電流值比電流源81的電流值要小得多。使漏電流最小化的 泄漏數(shù)據(jù)Dv從比較操作電路4輸入下限寄存器83,并存儲(chǔ)于此。對(duì)于該結(jié)構(gòu)，在正常模式下，將電源電壓等的基準(zhǔn)電壓Vref施加于標(biāo)準(zhǔn) 電壓生成部分51的NMOSFET53的柵極，而正常模式電流源81連接至 NMOSFET53的漏極，同時(shí)存儲(chǔ)于正常模式下限寄存器84的下限電壓被輸入 比較器58。另一方面，在停止模式下，地電位等的電壓^施加于NMOSFET 53的柵極，而停止模式電流源82連接至NMOSFET 53的漏極，同時(shí)存儲(chǔ)于 停止模式下限寄存器83的下限電壓被輸入比較器58。由比較器57比較上限電壓和輸出電壓。根據(jù)比較結(jié)果，使限制器 NMOSFET59導(dǎo)通/截止以設(shè)定輸出電壓的上限。同樣，由比較器58比較下 限電壓和輸出電壓。根據(jù)比較結(jié)果，使限制器NMOSFET60導(dǎo)通/截止以設(shè)定輸出電壓的下限。所設(shè)定的輸出電壓作為源極一基底電壓Vbs而施加于功能NMOSFET的 基底。此外，基底電壓Vbs和下限電壓是由分壓電路來(lái)分配的，該基底電壓 Vbs和下限電壓被作為電壓Vbs[a:n]而施加于監(jiān)視NMOSFET23的基底。對(duì) 于功能PMOSFET和監(jiān)視PMOSFET的基底，與上述同樣方式設(shè)定并施加基 底電壓。具有如圖20所示的調(diào)節(jié)器電路結(jié)構(gòu)的施加電壓輸出電路5D與圖8所示 的施加電壓輸出電路5B具有相同的結(jié)構(gòu)。然而，在正常模式下基準(zhǔn)電壓Vref 輸入比較器66,而在停止模式下將比較操作電路4的施加電壓數(shù)據(jù)輸入其中。當(dāng)輸出電壓(源極一漏極電壓Vbs)被用作比較器.66的標(biāo)準(zhǔn)電壓時(shí)，可 根據(jù)施加電壓數(shù)據(jù)或基準(zhǔn)電壓Vref是否高于標(biāo)準(zhǔn)電壓來(lái)調(diào)整和設(shè)定源極一漏 極電壓Vbs。此外，源極一漏極電壓Vbs和上限電壓是由分壓電路來(lái)分配的， 該源極一漏極電壓Vbs和下限電壓被作為電壓Vbs[a:n]。圖21是表示具有DC—DC轉(zhuǎn)換器電路結(jié)構(gòu)的施加電壓輸出電路5E的結(jié) 構(gòu)框圖。在正常模式下，設(shè)定施加電壓輸出電路5E,以使基準(zhǔn)電壓Vref輸入 DC—DC轉(zhuǎn)換器95。在停止模式下，設(shè)定施加電壓輸出電路5E,以使來(lái)自比 較操作電路4的施加電壓數(shù)據(jù)輸入DC—DC轉(zhuǎn)換器95。根據(jù)基準(zhǔn)電壓Vref和施加電壓數(shù)據(jù)，可改變DC—DC轉(zhuǎn)換器95的時(shí)鐘 速率。在輸入施加電壓數(shù)據(jù)時(shí)的時(shí)鐘速率比在輸入基準(zhǔn)電壓Vref時(shí)的時(shí)鐘速 率變得更低(因電壓值較小)。于是，降低了輸出電壓。這樣，在停止模式下 可抑制漏電流，,人而可減少功壽毛。 (第六實(shí)施例)其次，說(shuō)明第六實(shí)施例。與第一至第五實(shí)施例中同樣的組成元件被對(duì)應(yīng) 標(biāo)示，但省略了其說(shuō)明。任何漏電流都依賴于溫度，以致漏電流隨溫度增加 而增加。這樣，在本實(shí)施例中，監(jiān)視半導(dǎo)體集成電路的溫度，而當(dāng)溫度達(dá)到 預(yù)定溫度時(shí)，即控制基底電壓等以抑制因漏電流造成的功耗的增加。圖22是這樣配置的半導(dǎo)體集成電路器件1D的框圖。半導(dǎo)體集成電路器 件1D的結(jié)構(gòu)在圖1所示的結(jié)構(gòu)上附加了溫度檢測(cè)電路75和起始脈沖電路77。 圖23是表示半導(dǎo)體集成電路器件1D的操作時(shí)序的圖。設(shè)在監(jiān)視電路22A中的未圖示的溫度檢測(cè)元件的輸出被輸入溫度檢測(cè)電 路75。例如，溫度4全測(cè)元件可如下實(shí)施。即，各監(jiān)^f見(jiàn)NMOSFET23的柵極和基底固定于穩(wěn)恒電壓。在該狀態(tài)下測(cè)量源極一漏極電阻。然而本發(fā)明不限于 這樣的結(jié)構(gòu)。用來(lái)檢測(cè)溫度的器件可分離地提供。當(dāng)從溫度檢測(cè)元件導(dǎo)入信號(hào)的溫度檢測(cè)電路75斷定溫度達(dá)到預(yù)定溫度 時(shí)，溫度檢測(cè)電路75將起動(dòng)信號(hào)輸出至起始脈沖電路77。于是，起始脈沖 電路7 7輸出起始脈沖信號(hào)。起始脈沖信號(hào)被提供給施加電壓輸出電路5A ~ 5E之一的施加電壓輸出 電路5F、比較操作電路4和漏電流檢測(cè)電路3。施加電壓輸出電路5F、比較 操作電路4和漏電流檢測(cè)電路3具有與上述各電路類似的結(jié)構(gòu)，而它們僅當(dāng) 輸入了起始脈沖信號(hào)時(shí)才操作。例如，施加電壓輸出電路5A的操作或停止 可由這樣的結(jié)構(gòu)來(lái)實(shí)施即在第五實(shí)施例中說(shuō)明的模式轉(zhuǎn)換信號(hào)S被作為起 始脈沖信號(hào)。對(duì)于比較操作電路4和漏電流檢測(cè)電路3，可提供這樣的結(jié)構(gòu) 即各電路的電源是受起始脈沖信號(hào)控制的。不言而喻，本發(fā)明不限于上述結(jié) 構(gòu)，而是其他各種結(jié)構(gòu)也可適用。當(dāng)從起始脈沖電路77輸入起始脈沖信號(hào)時(shí)，漏電流檢測(cè)電路3對(duì)泄漏數(shù) 據(jù)Dv進(jìn)行取樣，并將其結(jié)果輸入比較操作電路4。于是，使漏電流最小化的 施加電壓數(shù)據(jù)被提取并發(fā)送至施加電壓輸出電路5F。施加電壓輸出電路5F 基于施加電壓數(shù)據(jù)而設(shè)定并輸出源極一基底電壓或源極一漏極電壓。在溫度檢測(cè)電路75中設(shè)定的預(yù)定溫度不必限于一點(diǎn)，而是可設(shè)在多個(gè)溫 度點(diǎn)。圖23表示當(dāng)半導(dǎo)體集成電路2A或2B的溫度達(dá)到T1、 T2和T3這3個(gè) 溫度的任一個(gè)時(shí)立即輸出起始脈沖的情形。在這樣的結(jié)構(gòu)中即如在第三實(shí)施例所述，漏電流檢測(cè)電路3和比較操 作電路4不使用總線而連接，以順序地對(duì)多個(gè)監(jiān)視MOSFET的泄漏數(shù)據(jù)Dv 進(jìn)行取樣并做比較，在各種情形中，對(duì)全部泄漏數(shù)據(jù)Dv進(jìn)行取樣不一定在起 始脈沖的脈沖寬度內(nèi)完成。在此情形中，例如，最好是起始脈沖持續(xù)信號(hào)從 比較操作電路4輸出至起始脈沖電路77，從而輸出起始脈沖直到完成泄漏數(shù) 據(jù)Dv的取樣。在上述中，檢測(cè)半導(dǎo)體集成電路2A或2B的溫度以間歇地操作施加電壓 輸出電路5F、比較操作電路4和漏電流檢測(cè)電路3。然而本發(fā)明不限于這樣 的結(jié)構(gòu)。可檢測(cè)半導(dǎo)體集成電路的電源電壓，以便當(dāng)電源電壓達(dá)到預(yù)定的電 壓時(shí)立即控制源極一基底電壓或源極一漏極電壓。圖24是這樣結(jié)構(gòu)的半導(dǎo)體集成電路器件1E的框圖。在半導(dǎo)體集成電路器件IE中，設(shè)有電源電壓檢測(cè)電路76以取代圖22所示的溫度檢測(cè)電路75。 圖25是表示半導(dǎo)體集成電路器件1E的操作時(shí)序圖。此情形的操作與圖22類似。即當(dāng)電源電壓達(dá)到預(yù)定的電壓時(shí)立即將起動(dòng) 信號(hào)從電源電壓檢測(cè)電路76輸出至起始脈沖電路77,以才喿作施加電壓輸出 電路5F、比較操作電路4和漏電流檢測(cè)電路3。于是，由施加電壓輸出電路 5F來(lái)設(shè)定并輸出源極一基底電壓或源極一漏極電壓。電源電壓檢測(cè)電路76輸出起始脈沖的電源電壓不必限于一點(diǎn)，而是可設(shè) 在多個(gè)電壓點(diǎn)。圖25表示當(dāng)電源電壓達(dá)到VI、 V2和V3這3個(gè)電壓的任一個(gè) 時(shí)立即輸出起始脈沖的情形。于是，施加電壓輸出電路5F、比較操作電路4和漏電流檢測(cè)電路3間歇 地操作，從而可減少功耗。 (第七實(shí)施例)其次，說(shuō)明第七實(shí)施例。與第一至第六實(shí)施例中同樣的組成元件被對(duì)應(yīng) 標(biāo)示，但省略了其說(shuō)明。本實(shí)施例被調(diào)整，從而可在每一預(yù)定時(shí)刻更新來(lái)自 比較操作電路4的施加電壓數(shù)據(jù)、來(lái)自溫度檢測(cè)電路75的數(shù)據(jù)、來(lái)自電源電 壓檢測(cè)電路76的數(shù)據(jù)、和諸如產(chǎn)品規(guī)格、保用期、下限電壓信息等產(chǎn)品管理 信息。至此，如圖26所示，設(shè)有非易失性存儲(chǔ)器78、產(chǎn)品可靠性信息輸入部 分79和時(shí)鐘通知器件80。來(lái)自比較操作電路4、溫度檢測(cè)電路75和電源電 壓檢測(cè)電路76的數(shù)據(jù)和產(chǎn)品規(guī)格、保用期、下限電壓信息等產(chǎn)品管理信息以 基準(zhǔn)表的格式存儲(chǔ)于非易失性存儲(chǔ)器78。預(yù)定的產(chǎn)品管理倌息通過(guò)產(chǎn)品可靠 性信息輸入部分79而存儲(chǔ)于非易失性存儲(chǔ)器78。在預(yù)定時(shí)刻，時(shí)鐘通知器 件80將預(yù)定時(shí)刻已來(lái)臨的事實(shí)通知給半導(dǎo)體集成電路器件1A~ 1E之一的半 導(dǎo)體集成電路器件1F。時(shí)鐘通知器件80測(cè)量電流導(dǎo)通至半導(dǎo)體集成電路器件1F的時(shí)間。例如 時(shí)鐘通知器件80 —年激活一次以輸出起動(dòng)信號(hào)。當(dāng)對(duì)所生產(chǎn)的半導(dǎo)體集成電路器件1F進(jìn)行初始化測(cè)試時(shí)，關(guān)于半導(dǎo)體集 成電路器件1F的保用期有多少年和源極一基底電壓的下限電壓等信息通過(guò) 產(chǎn)品可靠性信息輸入部分79而輸入非易失性存儲(chǔ)器78。此后，操作一次半 導(dǎo)體集成電路器件1F,并在希望的電源電壓和希望的溫度處進(jìn)行操作測(cè)試。 此刻得到的施加電壓數(shù)據(jù)在發(fā)貨前被寫(xiě)入非易失性存儲(chǔ)器78。時(shí)鐘通知器件80每年起動(dòng)半導(dǎo)體集成電路器件1F。時(shí)鐘通知器件80將 來(lái)自溫度檢測(cè)電路75和電源電壓檢測(cè)電路76的數(shù)據(jù)寫(xiě)入非易失性存儲(chǔ)器78。 對(duì)于起動(dòng)后的一年，輸出由施加電壓輸出電路5A ~ 5F之一基于寫(xiě)入數(shù)據(jù)而 設(shè)定的源極一基底電壓或源極一漏極電壓。于是，可最大限度地避免半導(dǎo)體集成電路器件1F中頻繁的反饋環(huán)路操 作，從而可減少功耗。此外，MOSFET的源極一基底電壓的最大電壓可根據(jù) 各產(chǎn)品設(shè)定的保用期年數(shù)來(lái)規(guī)定。這樣，例如，即使漏電流超過(guò)了保用期為 IO年的產(chǎn)品的下限電壓，在保用期為3年的產(chǎn)品中可抑制漏電流，從而可減少 功耗。(第八實(shí)施例)其次，說(shuō)明第八實(shí)施例。與第一至第七實(shí)施例中同樣的組成元件被對(duì)應(yīng) 標(biāo)示，但省略了其說(shuō)明。在本實(shí)施例中，源極一基底電壓或源極一漏極電壓 是以最佳的操作順序來(lái)設(shè)定的。圖27是表示操作順序的圖。橫軸表示時(shí)間，而縱軸表示從施加電壓輸出 電路提供給半導(dǎo)體集成電路的源極一基底電壓或源極一漏極電壓。第一下限電壓是半導(dǎo)體集成電路可進(jìn)行希望的操作的最低電壓，或保持 數(shù)據(jù)的必要電壓。第二下限電壓是為了保持半導(dǎo)體的可靠性的源極一漏極電 壓，相當(dāng)于前述的下限電壓。在半導(dǎo)體集成電路器件1F的最佳操作順序中，首先調(diào)整源極一漏極電 壓，使之等于第一下限電壓，其次調(diào)整源極一基底電壓，使之等于第二下限 電壓。在這樣進(jìn)行的持續(xù)操作方式中，可找出最佳的漏電流。在此情形中， 將源極一漏極電壓和源極一基底電壓設(shè)定為那一時(shí)刻的值。調(diào)整源極一漏極電壓要先于調(diào)整源極一基底電壓的原因?qū)⒄請(qǐng)D28A和 28B來(lái)說(shuō)明。假設(shè)圖28A中的漏極漏電流與圖28B中的漏極漏電流一致。在圖28A中，源極一漏極電壓和源極一基底電壓分別是1伏和0伏。在圖 28B中它們分別是1.5伏和-l.O伏。在此情形中，當(dāng)將與源極一漏極電壓完全 一致的電壓施加于各柵極時(shí)，在圖28A中柵極一基底電壓達(dá)到l伏而在圖28B 中則達(dá)到2.5伏。柵極漏電流顯示了相對(duì)于柵極 一 基底電壓、柵極 一 漏極電壓和源極 一 漏 極電壓大致呈指數(shù)增/減的特性。這樣，圖28A中的柵極漏電流更小。于是， 當(dāng)優(yōu)先調(diào)整具有大的電壓值的源極一漏極電壓時(shí)，可減少柵極漏電流的影響。_本發(fā)明對(duì)于使用電池等的移動(dòng)應(yīng)用的半導(dǎo)體集成電路器件、對(duì)于在使用了移動(dòng)應(yīng)用的半導(dǎo)體集成電路器件的蜂窩電話或IC卡中所用的半導(dǎo)體集成 電路哭件、以及對(duì)于用于固定電器等的半導(dǎo)體集成電路器件都是有用的。
權(quán)利要求
1.一種包括半導(dǎo)體集成電路的放大器，其中放大器的輸出信號(hào)連接到第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET的源極；第一MOSFET的柵極連接到第二MOSFET的柵極和源極；第二MOSFET的漏極電壓基于比較器的輸出結(jié)果調(diào)整，該比較器將輸出信號(hào)的電壓與預(yù)定基準(zhǔn)電壓比較；以及該比較器的基準(zhǔn)電壓通過(guò)切換信號(hào)切換。
2. —種包括半導(dǎo)體集成電路的放大器，其中 放大器的輸出信號(hào)連接到第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET的源極和第二 MOSFET的源極；第一 MOSFET的柵極連接到第三MOSFET的柵極和源極； 第二 MOSFET的柵極連接到第四MOSFET的柵極和源極； 第三MOSFET的漏極電壓和第四MOSFET的漏極電壓分別基于比較器的輸出結(jié)果調(diào)整，該比較器將輸出信號(hào)的電壓與預(yù)定基準(zhǔn)電壓比較；以及 該比較器的基準(zhǔn)電壓通過(guò)切換信號(hào)切換。
全文摘要
提供了一種放大器。目的在于節(jié)省半導(dǎo)體集成電路2A中由于漏電流而增加的功耗，該漏電流由生產(chǎn)加工、溫度和電源電壓的變化所造成。設(shè)有半導(dǎo)體集成電路2A、漏電流檢測(cè)電路3、比較操作電路4和施加電壓輸出電路5A。半導(dǎo)體集成電路2A具有包括進(jìn)行預(yù)定功能操作的多個(gè)功能MOSFET的電路體21、以及包括監(jiān)視功能MOSFET的特性的多個(gè)監(jiān)視(monitor)NMOSFET 23的監(jiān)視電路22A。漏電流檢測(cè)電路3檢測(cè)對(duì)應(yīng)于來(lái)自多個(gè)監(jiān)視NMOSFET 23的漏電流的泄漏數(shù)據(jù)。比較操作電路4從多段泄漏數(shù)據(jù)中提取使電路體21的漏電流最小化的一段泄漏數(shù)據(jù)。施加電壓輸出電路5A基于該施加電壓數(shù)據(jù)而設(shè)定。
文檔編號(hào)H03K17/14GK101335517SQ20081013061
公開(kāi)日2008年12月31日 申請(qǐng)日期2005年1月6日 優(yōu)先權(quán)日2004年1月6日
發(fā)明者炭田昌哉 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社