10中，為了明確第二基本單元12b的尺寸，圖示了在半導(dǎo)體集成電路裝置的布局設(shè)計中成為基準(zhǔn)的網(wǎng)格(格子)。在圖10所不的不例中，第二基本單兀12b具有7個網(wǎng)格量的長度和2個網(wǎng)格量的寬度。
[0079]第二基本單元12b例如包括具有共同的柵極電極G3的P溝道MOS晶體管QP3以及N溝道MOS晶體管QN3。在半導(dǎo)體基板的N阱或N型的半導(dǎo)體基板內(nèi)形成有P型雜質(zhì)擴(kuò)散區(qū)域54以及55。晶體管QP3的源極以及漏極由P型雜質(zhì)擴(kuò)散區(qū)域54以及55構(gòu)成。另一方面，在半導(dǎo)體基板的P阱或P型的半導(dǎo)體基板內(nèi)形成有N型雜質(zhì)擴(kuò)散區(qū)域64以及65。晶體管QN3的源極以及漏極由N型雜質(zhì)擴(kuò)散區(qū)域64以及65構(gòu)成。
[0080]通過在圖9所示的邏輯電路配置區(qū)域10中的未配置標(biāo)準(zhǔn)單元11以及第一基本單元12a的區(qū)域的一部分中配置第二基本單元12b，從而即使在制作了半導(dǎo)體集成電路裝置的制造工序中所使用的光掩膜之后實施電路修正的情況下，僅通過變更配線層，便能夠進(jìn)一步靈活地應(yīng)對電路修正。即，能夠通過將配線連接于被連續(xù)配置在圖9所示的X軸方向上的一個或多個第一基本單元12a以及第二基本單元12b，從而構(gòu)成各種功能模塊?；蛘?，能夠通過將配線連接于第二基本單元12b，從而構(gòu)成倒相器。
[0081]圖11為表示使用圖10所示的第二基本單元而被構(gòu)成的倒相器的布局的示例的俯視圖。在圖4中，“ X ”標(biāo)記表示被形成于層間絕緣膜上的通孔的位置。被形成于層間絕緣膜上的配線穿過通孔而被連接于第二基本單元12b所包括的多個晶體管的柵極電極或雜質(zhì)擴(kuò)散區(qū)域。
[0082]圖12為表示圖11所示的倒相器的結(jié)構(gòu)的電路圖。如圖11以及圖12所示，在該倒相器中，晶體管QP3的源極被連接于供給有電源電位VDD的第一電源配線，晶體管QP3的漏極被連接于輸出端子D的配線，晶體管QP3的柵極被連接于輸入端子C的配線。
[0083]另外，晶體管QN3的漏極被連接于輸出端子D的配線，晶體管QN3的源極被連接于供給有電源電位VSS的第二電源配線，晶體管QN3的柵極被連接于輸入端子C的配線。由此，倒相器對被供給至輸入端子C的輸入信號的電平進(jìn)行反轉(zhuǎn)，并從輸出端子D輸出具有被進(jìn)行了反轉(zhuǎn)的電平的輸出信號。
[0084]接下來，參照圖2以及圖13對本發(fā)明的第一實施方式所涉及的半導(dǎo)體集成電路裝置的布局設(shè)計方法進(jìn)行說明。圖13為表示本發(fā)明的第一實施方式所涉及的半導(dǎo)體集成電路裝置的布局設(shè)計方法的流程圖。此外，本發(fā)明的各實施方式所涉及的布局設(shè)計方法將邏輯電路的布局設(shè)計作為對象。
[0085]作為布局設(shè)計的前階段，通過實施半導(dǎo)體集成電路裝置的電路設(shè)計，從而制作連線表。連線表包括對多個標(biāo)準(zhǔn)單元進(jìn)行特定的信息和對這些標(biāo)準(zhǔn)單元之間的連接關(guān)系進(jìn)行特定的信息，所述多個標(biāo)準(zhǔn)單元分別構(gòu)成實現(xiàn)半導(dǎo)體集成電路裝置的邏輯功能的多個功能豐旲塊。
[0086]所制作的連線表被輸入至計算機(jī)，在計算機(jī)上運行的軟件(自動配置配線工具)根據(jù)連線表來實施邏輯電路的布局設(shè)計。此時，使用一種對與標(biāo)準(zhǔn)單元11、基本單元12以及二極管單元13的布局相關(guān)的信息進(jìn)行存儲的程序庫。
[0087]在步驟Sll中，自動配置配線工具將多個標(biāo)準(zhǔn)單元11配置于邏輯電路配置區(qū)域10的一部分中，所述多個標(biāo)準(zhǔn)單元11分別構(gòu)成實現(xiàn)半導(dǎo)體集成電路裝置的邏輯功能的多個功能模塊。由此，標(biāo)準(zhǔn)單元11所包括的多個晶體管的柵極電極以及源極、漏極的位置被決定，并且標(biāo)準(zhǔn)單元11內(nèi)的配線被決定。
[0088]在步驟S12中，自動配置配線工具在邏輯電路配置區(qū)域10中的未配置標(biāo)準(zhǔn)單元11的區(qū)域的一部分中，配置不具有配線層的通用的多個基本單元12 (參照圖3)。由此，基本單元12所包括的多個晶體管的柵極電極以及源極、漏極的位置被決定。
[0089]由于基本單元12能夠利用于構(gòu)成實施電路修正時所需的功能模塊，因此優(yōu)選為，在邏輯電路配置區(qū)域10中的未配置標(biāo)準(zhǔn)單元11的區(qū)域中盡可能地配置基本單元12。另夕卜，由于能夠利用基本單元12而構(gòu)成規(guī)模更大的功能模塊，因此優(yōu)選為，在圖2所示的X軸方向上，在未配置標(biāo)準(zhǔn)單元11的區(qū)域的寬度在基本單元12的寬度的2倍以上的情況下，連續(xù)配置多個基本單元12。
[0090]在步驟S13中，自動配置配線工具對多個單元之間的配線進(jìn)行設(shè)定。與此同時，自動配置配線工具在邏輯電路配置區(qū)域10中的未配置標(biāo)準(zhǔn)單元11以及基本單元12的區(qū)域的至少一部分中，配置至少一個二極管單元13(參照圖6以及圖7)。
[0091]由此，二極管單元13所包括的第一二極管以及第二二極管的陽極以及陰極的位置被決定。另外，第一二極管被連接于作為保護(hù)對象的晶體管的柵極電極與第一電源配線之間，并且第二二極管被連接于該柵極電極與第二電源配線之間(參照圖8)。
[0092]根據(jù)上述的步驟，由于能夠為光掩膜制作之后的電路修正做準(zhǔn)備而連續(xù)配置多個基本單元12的可能性變大，因此例如，可得到在電路修正中追加帶復(fù)位鎖存電路的情況下，容易確保用于連續(xù)配置六個基本單元12的區(qū)域的優(yōu)點。另外，配置了基本單元12之后的未配置區(qū)域大致均勻地分散于整個邏輯電路配置區(qū)域10，從而能夠在作為保護(hù)對象的晶體管的附近配置二極管單元13，由此能夠充分地實施天線效應(yīng)對策。
[0093]在步驟S14中，對在制作了半導(dǎo)體集成電路裝置的制造工序中所使用的光掩膜之后是否需要電路修正進(jìn)行判斷。在需要電路修正的情況下，連線表被修正。而且，根據(jù)被進(jìn)行了修正的連線表來制作置換連線表，所述置換連線表中，至少一個基本單元12被置換為功能模塊。所制作的置換連線表被輸入至計算機(jī)，在計算機(jī)上運行的軟件(自動配置配線工具)根據(jù)置換連線表來實施邏輯電路的布局修正。
[0094]在步驟S15中，自動配置配線工具通過于在步驟Sll?S13中所設(shè)計的布局中僅變更配線層，而將配線連接于至少一個基本單元12，從而構(gòu)成所需的功能模塊。由基本單元12構(gòu)成的功能模塊與多個標(biāo)準(zhǔn)單元11 一起或者代替一部分標(biāo)準(zhǔn)單元11，而被用于實現(xiàn)半導(dǎo)體集成電路裝置的邏輯功能。
[0095]根據(jù)本發(fā)明的第一實施方式，在邏輯電路配置區(qū)域10中的未配置標(biāo)準(zhǔn)單元11的區(qū)域中配置有通用的基本單元12以及保護(hù)用的二極管單元13，僅通過變更配線層，便能夠?qū)⒒締卧?2作為功能模塊而進(jìn)行使用。因此，能夠提供一種半導(dǎo)體集成電路裝置，所述半導(dǎo)體集成電路裝置能夠在不增加半導(dǎo)體基板的面積的條件下，即使在制作了半導(dǎo)體集成電路裝置的制造工序中所使用的光掩膜之后實施電路修正的情況下也可確保相對于電路修正的靈活性，并且實現(xiàn)天線效應(yīng)對策。
[0096]接下來，參照圖9以及圖14對本發(fā)明的第二實施方式所涉及的半導(dǎo)體集成電路裝置的布局設(shè)計方法進(jìn)行說明。圖14為表示本發(fā)明的第二實施方式所涉及的半導(dǎo)體集成電路裝置的布局設(shè)計方法的流程圖。在第二實施方式中，作為基本單元，使用了圖9所示的第一基本單元12a以及第二基本單元12b。關(guān)于其他方面，第二實施方式所涉及的布局設(shè)計方法與第一實施方式所涉及的布局設(shè)計方法相同。
[0097]在步驟S21中，自動配置配線工具將多個標(biāo)準(zhǔn)單元11配置于邏輯電路配置區(qū)域10的一部分中，所述多個標(biāo)準(zhǔn)單元11分別構(gòu)成實現(xiàn)半導(dǎo)體集成電路裝置的邏輯功能的多個功能模塊。由此，標(biāo)準(zhǔn)單元11所包括的多個晶體管的柵極電極以及源極、漏極的位置被決定，并且標(biāo)準(zhǔn)單元11內(nèi)的配線被決定。
[0098]在步驟S22中，自動配置配線工具在邏輯電路配置區(qū)域10中的未配置標(biāo)準(zhǔn)單元11的區(qū)域的一部分中，配置不具有配線層的通用的多個第一基本單元12a。第一基本單元12a可以與圖3所示的基本單元12相同。由此，第一基本單元12a所包括的多個晶體管的柵極電極以及源極、漏極的位置被決定。
[0099]由于第一基本單元12a能夠利用于構(gòu)成實施電路修正時所需的功能模塊，因此優(yōu)選為，在邏輯電路配置區(qū)域10中的未配置標(biāo)準(zhǔn)單元11的區(qū)域中盡可能地配置第一基本單元12a。另外，由于能夠利用多個第一基本單元12a而構(gòu)成規(guī)模更大的功能模塊，因此優(yōu)選為，在圖9所示的X軸方向上，未配置標(biāo)準(zhǔn)單元11的區(qū)域的寬度在第一基本單元12a的寬度的2倍以上的情況下，連續(xù)配置多個第一基本單元12a。
[0100]在步驟S23中，自動配置配線工具在邏輯電路配置區(qū)域10中的未配置標(biāo)準(zhǔn)單元11以及第一基本單元12a的區(qū)域的一部分中，配置不具有配線層的通用的多個第二基本單元12b。第二基本單元12b具有小于第一基本單元12a的寬度且大于二極管單元13的寬度的寬度。由此，第二基本單元12b所包括的多個晶體管的柵極電極以及源極、漏極的位置被決定。