具有在超過(guò)特定離子線(xiàn)性能量傳遞（let）值時(shí)自動(dòng)去活的集成電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了集成電路以及制造和操作方法，其中響應(yīng)感測(cè)電路內(nèi)單個(gè)事件鎖定條件的檢測(cè)，選擇性地禁用IC的用戶(hù)電路，其中感測(cè)電路易于響應(yīng)在具體線(xiàn)性能量傳遞水平的離子輻射而鎖定。
【專(zhuān)利說(shuō)明】具有在超過(guò)特定離子線(xiàn)性能量傳遞(LET)值時(shí)自動(dòng)去活的集成電路
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及集成電路的領(lǐng)域，并更具體地涉及具有離子線(xiàn)性能量傳遞(LET)的自動(dòng)去活的集成電路。
【背景技術(shù)】
[0002]繼續(xù)提高性能和縮放半導(dǎo)體裝置已經(jīng)一般導(dǎo)致超過(guò)宇宙應(yīng)用(例如其中經(jīng)歷更高輻射水平的衛(wèi)星)的最小需求的工作能力。然而，能夠在高輻射環(huán)境中工作的裝置可以受為衛(wèi)星運(yùn)轉(zhuǎn)建立的用法規(guī)章(例如武器國(guó)際交易規(guī)章(ITAR))的管制，盡管被設(shè)計(jì)用于其他用途。如果加固而抗輻照(抗輻照)的產(chǎn)品滿(mǎn)足ITAR規(guī)章中闡述的所有性能準(zhǔn)則，那么通常這些抗輻照加固產(chǎn)品被管制。一個(gè)ITAR標(biāo)準(zhǔn)涉及最大離子線(xiàn)性能量傳遞(LET)，并且要求設(shè)備規(guī)則在5X108Rads (Si) /秒或更大的劑量下免于單個(gè)事件鎖定。在某些國(guó)家可能商業(yè)化的抗輻照裝置可以包含獲取出口許可證或昂貴的產(chǎn)品測(cè)試和排序，從而驗(yàn)證對(duì)于衛(wèi)星運(yùn)轉(zhuǎn)的不適合性，并且這種成本會(huì)抑制出口這些產(chǎn)品的能力。因此，期望改進(jìn)的集成電路設(shè)計(jì)和方法，用于確保為非衛(wèi)星用途設(shè)計(jì)的普通產(chǎn)品不符合每個(gè)ITAR規(guī)章的出口限制。

【發(fā)明內(nèi)容】

[0003]現(xiàn)在通過(guò)簡(jiǎn)要地表明本公開(kāi)內(nèi)容的性質(zhì)和實(shí)質(zhì)概述本公開(kāi)內(nèi)容的不同方面，以符合37CFR (聯(lián)邦管理法規(guī))§ 1.73從而促進(jìn)對(duì)本公開(kāi)內(nèi)容的基本理解，其中這個(gè)概述不是本公開(kāi)內(nèi)容的擴(kuò)展概況，并且打算既不識(shí)別本公開(kāi)內(nèi)容的某些元素，也不`描述本公開(kāi)內(nèi)容的范圍。相反，這個(gè)概述的主要目的是在后文中呈現(xiàn)更詳細(xì)說(shuō)明之前通過(guò)簡(jiǎn)化的形式呈現(xiàn)本公開(kāi)內(nèi)容的某些概念，理解的是，提出該概述不用于解釋或限制權(quán)利要求的保護(hù)范圍或意義。公開(kāi)的實(shí)施例涉及集成電路以及用于操作和構(gòu)造集成電路的方法，其中在感測(cè)電路中檢測(cè)單個(gè)事件鎖定(SEL)條件，并響應(yīng)SEL檢測(cè)，選擇性地禁用用戶(hù)電路。
`[0004]公開(kāi)了包含一個(gè)或更多感測(cè)電路的集成電路，其中由于預(yù)定的線(xiàn)性能量傳遞水平的離子輻射所述感測(cè)電路對(duì)單個(gè)事件鎖定敏感。響應(yīng)感測(cè)電路中的單個(gè)事件鎖定條件的檢測(cè)，IC中的暴露檢測(cè)電路向去活電路提供輸出信號(hào)，并且去活電路響應(yīng)來(lái)自暴露檢測(cè)電路的輸出信號(hào)，選擇性地禁用IC中的用戶(hù)電路的操作。
[0005]在某些實(shí)施例中，通過(guò)一個(gè)或更多技術(shù)，提出對(duì)線(xiàn)性能量傳遞更敏感的感測(cè)電路，這些技術(shù)比如是與用戶(hù)電路系統(tǒng)的電路抽頭間隔比較，感測(cè)電路具有增加的電路抽頭間隔，增加的感測(cè)電路阱電阻或襯底電阻，感測(cè)電路在更高的電源電壓上的操作，和/或利用一個(gè)或更多加熱元件，以便在IC操作期間，對(duì)所有的或部分的感測(cè)電路加熱。在某些實(shí)施例中，感測(cè)電路可包含具有暴露檢測(cè)電路的存儲(chǔ)器，如SRAM陣列，其中所述暴露檢測(cè)電路感測(cè)感測(cè)電路電源電流的增加和/或?yàn)榱藴y(cè)試單個(gè)事件鎖定條件，執(zhí)行感測(cè)存儲(chǔ)器電路的寫(xiě)入/讀取測(cè)試。
[0006]本公開(kāi)的進(jìn)一步的方面提供用于操作集成電路的方法，包含檢測(cè)IC的感測(cè)電路中的單個(gè)事件鎖定條件，和響應(yīng)單個(gè)事件鎖定條件的檢測(cè)，自動(dòng)地禁用用戶(hù)電路操作。在某些實(shí)施例中，向感測(cè)電路提供了電源電壓，其高于供給用戶(hù)電路中的相應(yīng)的電路的電壓。
[0007]本公開(kāi)的其他方面涉及用于形成集成電路的方法，包含在至少一個(gè)襯底上形成至少一個(gè)用戶(hù)電路和至少一個(gè)感測(cè)電路，其中響應(yīng)受到預(yù)定的線(xiàn)性能量傳遞水平上的離子輻射，感測(cè)電路對(duì)單個(gè)事件鎖定敏感。方法進(jìn)一步包含在襯底中形成暴露檢測(cè)電路，其被操作以感測(cè)該感測(cè)電路中的單個(gè)事件鎖定條件，并響應(yīng)單個(gè)事件鎖定檢測(cè)，提供輸出信號(hào)。在至少一個(gè)襯底上形成去活電路，其被操作以便響應(yīng)來(lái)自暴露檢測(cè)電路的輸出信號(hào)，選擇性地禁用用戶(hù)電路的操作。在某些實(shí)施例中，在用戶(hù)電路和感測(cè)電路中形成抽頭，其中用戶(hù)電路的抽頭密度大于感測(cè)電路的抽頭密度。此外，在某些實(shí)施例中，摻雜部分襯底，以便在感測(cè)電路和用戶(hù)電路中建立阱電阻或襯底電阻，其中感測(cè)電路的阱電阻/襯底電阻大于用戶(hù)電路的阱電阻/襯底電阻。此外，在某些實(shí)施例中，在襯底上形成至少一個(gè)加熱元件，以便在IC的操作期間，對(duì)所有的或部分的感測(cè)電路加熱。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0008]下面的說(shuō)明和附圖詳細(xì)地闡述本公開(kāi)內(nèi)容的某些說(shuō)明性實(shí)施，其表明可以實(shí)現(xiàn)本公開(kāi)內(nèi)容的各種原理的一些示例性方式。然而，示出的實(shí)例不詳盡地說(shuō)明本公開(kāi)內(nèi)容的許多可能實(shí)施例。當(dāng)結(jié)合附圖考慮時(shí)，在下面的詳細(xì)說(shuō)明中闡述本公開(kāi)內(nèi)容的其他目標(biāo)、優(yōu)勢(shì)和新穎特征，在附圖中:
[0009]圖1是依照本公開(kāi)的一個(gè)或更多方面，具有線(xiàn)性能量傳遞暴露檢測(cè)電路的集成電路的簡(jiǎn)化頂視平面圖，其中暴露檢測(cè)電路包含感測(cè)SRAM電路，感測(cè)電路電流監(jiān)視器和控制器，其向去活電路提供信號(hào)，用于用戶(hù)電路的選擇性關(guān)閉；
[0010]圖2是圖1的集成電路中的用戶(hù)SRAM和感測(cè)SRAM的局部示意圖；
[0011]圖3是圖示集成電路的感測(cè)SRAM中的典型的6晶體管SRAM單元的示意圖；
[0012]圖4是圖示在集成電路的用戶(hù)和感測(cè)SRAM部分中形成的阱的局部的頂視平面圖，顯示感測(cè)SRAM中的減少的抽頭密度和增加的抽頭間隔以及加熱元件的結(jié)合；
[0013]圖5是圖示集成電路中的P阱和N阱抽頭以及寄生NPN和PNP雙極晶體管的部分CMOS感測(cè)SRAM單元的局部的側(cè)剖正視圖；
[0014]圖6是圖示具有電流感測(cè)元件和比較器的典型的電流監(jiān)視電路的示意圖，其中響應(yīng)超過(guò)預(yù)定的閾值的感測(cè)SRAM電源電流，比較器向去活電路提供輸出信號(hào)；
[0015]圖7是圖示基于感測(cè)SRAM電源電流閾值比較，用于選擇性地去活集成電路的用戶(hù)部分的典型的方法的流程圖。
[0016]圖8是圖示典型的控制器的示意圖，其執(zhí)行感測(cè)SRAM的寫(xiě)入/讀取測(cè)試和向集成電路中的去活電路提供輸出信號(hào)；
[0017]圖9是圖示基于寫(xiě)入/讀取測(cè)試的失敗，選擇性地去活集成電路的典型的方法的流程圖；
[0018]圖10是圖示典型的線(xiàn)性能量傳遞暴露檢測(cè)電路的示意圖，其基于集成電路中的感測(cè)SRAM電流水平和寫(xiě)入/讀取測(cè)試的失敗，向IC的去活電路提供輸出信號(hào)；
[0019]圖11是圖示基于寫(xiě)入/讀取測(cè)試的失敗，選擇性地去活集成電路的另一個(gè)典型的方法的流程圖；[0020]圖12是圖示用于選擇性地去活集成電路的另一個(gè)典型的方法的流程圖。
【具體實(shí)施方式】
[0021]在下文中結(jié)合附圖描述一個(gè)或更多實(shí)施例或?qū)嵤?，其中自始自終，相同的基準(zhǔn)數(shù)字用于基準(zhǔn)相同的元件，并且不一定按比例繪制各種特征。
[0022]圖1圖示典型的集成電路(IC) 100，其包含用戶(hù)電路系統(tǒng)110，線(xiàn)性能量傳遞(LET)暴露檢測(cè)電路120和去活電路150。IC100可能是集成電路的任何形式，其包含一個(gè)或更多用戶(hù)電路110的類(lèi)型，其包含但不限于電源電路、數(shù)字電路系統(tǒng)、邏輯電路系統(tǒng)、電子存儲(chǔ)器、數(shù)字信號(hào)處理(DSP)電路系統(tǒng)、可編程序邏輯，或它們的組合。圖1中的用戶(hù)電路110包含非易失性存儲(chǔ)器(例如，鐵電隨機(jī)存取存儲(chǔ)器或FRAM)、熔絲和/或反熔絲112以及處理器116和重置控制器114以及可控的關(guān)閉可編程程序或邏輯118。此外，說(shuō)明的實(shí)施例包括用戶(hù)SRAM111，其提供存儲(chǔ)程序和/或數(shù)據(jù)的存儲(chǔ)器。
[0023]在某些實(shí)施例中，LET暴露檢測(cè)電路120包含感測(cè)電路130，如感測(cè)SRAM。在其他實(shí)施例中，感測(cè)SRAM130可能是用戶(hù)SRAM111的部分，以接近被限制的感測(cè)SRAM130，這樣，用戶(hù)不能接近感測(cè)SRAM存儲(chǔ)空間。盡管如下面利用SRAM感測(cè)電路130圖示和描述,可使用感測(cè)電路130的任何其他適當(dāng)?shù)男问?，響?yīng)受到預(yù)定的線(xiàn)性能量傳遞水平上的集成電路100的離子輻射，其遭受于單個(gè)事件鎖定條件，包含但不限于存儲(chǔ)器電路，邏輯電路，等等的其他類(lèi)型。另外，LET暴露檢測(cè)電路系統(tǒng)120包含一個(gè)或更多可操作的電路，以便檢測(cè)感測(cè)電路130中的單個(gè)事件鎖定(SEL)條件，并且向去活電路150提供輸出信號(hào)121。反過(guò)來(lái)，為了選擇性地禁用或去活用戶(hù)電路110，去活電路150向用戶(hù)電路110提供一個(gè)或更多輸出信號(hào)151。在某些實(shí)施例中，暴露檢測(cè)電路120包含操作中的電流監(jiān)視器電路140，以便感測(cè)向感測(cè)電路130 (例如，IDDs)提供的電源電流，和/或可包含執(zhí)行感測(cè)SRAMl30的寫(xiě)入/讀取測(cè)試，以便識(shí)別單個(gè)事件鎖定條件的控制器160。此外，可利用單一襯底或復(fù)雜的芯片形成IC100，且相關(guān)的襯底可用于構(gòu) 造集成電路100。例如，可在第一襯底中形成用戶(hù)電路或電路110，以及可在具有多樣的芯片的不冋的襯底中構(gòu)造感測(cè)電路，其中在完成的IC100的制作中使多個(gè)芯片互聯(lián)。
[0024]同樣參考圖2-5，圖2示意性地圖示用戶(hù)SRAM111和感測(cè)SRAM130中的存儲(chǔ)陣列，其中用戶(hù)SRAM111提供SRAM單元(SC)200的陣列，其中SRAM單元200利用字線(xiàn)WLtl-WL1^P互補(bǔ)的位線(xiàn)BU/BIV -BVBL/為用戶(hù)數(shù)據(jù)提供讀取和寫(xiě)入能力，以便形成NXM用戶(hù)存儲(chǔ)陣列。此外，在圖示的實(shí)例中，在第一電源電壓電平上(例如，VDD=L 2V)操作用戶(hù)SRAM111，和利用摻雜以便在SRAM單元200中提供基線(xiàn)或正常的阱電阻和/或襯底電阻的阱和襯底，構(gòu)造具有第一抽頭間隔“X”的用戶(hù)SRAM111。此處使用的術(shù)語(yǔ)“抽頭間隔”包含但不限于阱觸點(diǎn)間隔或襯底觸點(diǎn)間隔。感測(cè)SRAMl30包含沿著整數(shù)“ J”字線(xiàn)行WLtl-WL1和整數(shù)“ I ”位線(xiàn)列BLcZBIV-BL1TiBL/配置的SRAM單元300的IXJ陣列。實(shí)際上，相對(duì)于用戶(hù)SRAM111，感測(cè)SRAM130可能是小的，盡管不是本公開(kāi)的嚴(yán)格的要求。
[0025]可通過(guò)一個(gè)或更多技術(shù)，提出比用戶(hù)電路系統(tǒng)110對(duì)由IC100的離子輻射引起的單個(gè)事件鎖定更易受影響或更敏感的感測(cè)SRAM電路130。在某些實(shí)施例中，例如，感測(cè)SRAM包含一個(gè)或更多加熱元件301，在IC100的操作期間使其通電，和安置所述加熱元件，以便向一個(gè)或更多感測(cè)RAM單元300或它的部分加熱。發(fā)明人應(yīng)該清楚，單個(gè)事件鎖定敏感性隨著溫度而增加，因此，選擇性提供一個(gè)或更多加熱元件301使得感測(cè)SRAM130對(duì)單個(gè)事件鎖定敏感。此外，感測(cè)電路130可擁有比相應(yīng)的或可比較的用戶(hù)SRAM電路系統(tǒng)111 (例如，VDD=L 2V)的電源電壓高的操作電壓(例如，VDD=L 5V)。上述情況也適用于感測(cè)電路130的其他形式，例如，其中感測(cè)邏輯電路130可擁有比相似的或同樣的用戶(hù)邏輯電路110更高的電源電壓。結(jié)果，感測(cè)電路130，無(wú)論SRAM或其他類(lèi)型，比相應(yīng)的或可比較的用戶(hù)電路110更傾向于經(jīng)歷單個(gè)事件鎖定條件。同樣，在某些實(shí)施例中，可利用比可比較的用戶(hù)電路系統(tǒng)110高的抽頭間隔(較低的抽頭密度)構(gòu)造感測(cè)電路130，和/或可制造比相應(yīng)的用戶(hù)電路110的阱電阻或襯底電阻更大的感測(cè)電路130的阱電阻或襯底電阻，如最好在圖4和5所示。如此，在某些實(shí)施例中，感測(cè)電路系統(tǒng)130比用戶(hù)電路系統(tǒng)110對(duì)LET更敏感。
[0026]圖3顯示感測(cè)SRAM130中的典型的6晶體管(6T) SRAM單元300，其采用晶體管Q1-Q6存儲(chǔ)，和提供通向數(shù)據(jù)的單一二進(jìn)位的入口。晶體管Q1-Q4形成一對(duì)交叉聯(lián)接的CMOS逆變器，每一個(gè)具有一個(gè)位線(xiàn)信號(hào)BL或BL’作為輸入，和依照來(lái)自SRAM存取邏輯(沒(méi)有顯示)的相應(yīng)的字線(xiàn)信號(hào)WL，NMOS晶體管Q5和Q6為選擇性的操作提供經(jīng)過(guò)柵極入口。由晶體管Ql和Q2形成的第一逆變器具有輸入終端302和輸出304，其中當(dāng)在寫(xiě)入操作期間，相應(yīng)的字線(xiàn)WL是活躍的(高)時(shí)，輸入302通過(guò)Q6接收來(lái)自位線(xiàn)BL的輸入。第一逆變器Ql/Q2的輸出304是關(guān)于通過(guò)Q3和Q4形成的第二逆變器的輸入，并可通過(guò)Q5，選擇性地將其聯(lián)接到互補(bǔ)位線(xiàn)BL’上，以逆變器Q3/Q4在節(jié)點(diǎn)302上提供輸出。
[0027]圖5圖示感測(cè)SRAM130中的典型的CM0S6-T SRAM單元300的第一逆變器部分Q1/Q2。圖示的部分包含NMOS設(shè)備Ql和PMOS設(shè)備Q2，其形成集成電路100中的較大的單元300的部分，其中，構(gòu)造部分地易受單個(gè)事件鎖定影響的圖示的單元300和全部的感測(cè)SRAMl30ο在P類(lèi)型襯底250中形成NMOS和PMOS設(shè)備Ql和Q2，和包含在通道區(qū)域上的柵極絕緣層330上形成的柵極電極316和326。柵極電極316和326每一個(gè)包含防護(hù)的側(cè)壁逆電流器絕緣體332，和晶體管Ql和Q2分別地進(jìn)一步包含源電極312和322以及漏電極314和324。NMOS晶體管Ql的源極和漏極312和314是η-摻雜的，然而在N阱370內(nèi)，PMOS源極和漏極322和324是ρ摻雜區(qū)域。
[0028]在這個(gè)實(shí)例中，在襯底350中的P阱360中形成NMOS設(shè)備Ql，和在N阱370中形成PMOS晶體管Q2，盡管可能是其他實(shí)施例，例如，在沒(méi)有P阱360的準(zhǔn)備的情況下，具有在P襯底350中形成的NMOS設(shè)備Ql。通過(guò)L0C0S、淺溝槽隔離(STI)、或其他適當(dāng)?shù)募夹g(shù)，在晶體管Ql和Q2的外周長(zhǎng)上以及在晶體管Q1/Q2和抽頭結(jié)構(gòu)362和372之間形成場(chǎng)氧化物絕緣結(jié)構(gòu)380。摻雜P阱360，以便使NMOS設(shè)備Ql與其他PMOS設(shè)備(例如，Q2)隔離，同時(shí)提供摻雜的N阱370，以便使PMOS設(shè)備Q2與其他NMOS設(shè)備隔離。通過(guò)環(huán)狀或帶狀注入物提供通道摻雜區(qū)域(沒(méi)有顯示)。在這個(gè)情形中，由晶體管Ql和Q2形成的SRAM逆變器具有接地的Ql的源極312和連接到電源電壓VDD上的PMOS設(shè)備Q2的源極，以在節(jié)點(diǎn)304上將漏極314和324聯(lián)接在一起，和以在內(nèi)部模式302上將柵極電極316和326聯(lián)接在一起。在圖5圖示的部分中，P類(lèi)型抽頭362向P阱360提供導(dǎo)電接觸，和N類(lèi)型抽頭372向N阱370提供導(dǎo)電接觸。
[0029]此外，如在圖5中進(jìn)一步看到的，CMOS結(jié)構(gòu)形成寄生雙極NPN晶體管390和PNP晶體管392，以N阱370的N阱電阻RN_.貢獻(xiàn)于NPN晶體管390的柵極，和襯底電阻Rsub貢獻(xiàn)于PNP晶體管392的柵極。鎖定可通過(guò)側(cè)面二極管NPN和PNP晶體管390和392的無(wú)意識(shí)的操作不利地影響CMOS電路，如感測(cè)SRAM單元300。這些不想要的寄生二極晶體管可擔(dān)當(dāng)放大器，引起電源傳導(dǎo)給地線(xiàn)。為了設(shè)法最小化這些情形，關(guān)于PMOS和NMOS設(shè)備，傳統(tǒng)的CMOS設(shè)計(jì)技術(shù)分別地利用N型和P型阱注入物，以通過(guò)歐姆接觸或抽頭分別地電地將N型和P型阱連接到VDD和接地電源上。
[0030]如圖4和5可見(jiàn)，為了提出更易受單個(gè)事件鎖定影響的感測(cè)電路130，感測(cè)SRAMl30和它的單元300的某些實(shí)施例采用不同于用于相應(yīng)的用戶(hù)SRAM111的阱/襯底摻雜和抽頭間隔(抽頭密度)?？蓪?shí)施這些概念，其中單一的襯底用于形成感測(cè)SRAM130中的用戶(hù)SRAM111，和/或可采用其中可在不同的襯底中形成用戶(hù)和感測(cè)電路系統(tǒng)的概念。圖4圖示感測(cè)SRAM單元300的P阱360和N阱370，和也圖示具有P阱260以及N阱270的用戶(hù)SRAM111的可比較的SRAM單元200的部分。在用戶(hù)SRAM單元200中，在N阱270中形成抽頭272，和在P阱260中形成抽頭262，以在阱260，270的每一個(gè)中提供大約8個(gè)抽頭。比較起來(lái)，感測(cè)SRAM單元300提供大大地減少的抽頭密度和增加的抽頭間隔，其中P阱360中只有單一的抽頭362和N阱370中只有單一的抽頭372。在這點(diǎn)上，應(yīng)該清楚，當(dāng)受到預(yù)定的線(xiàn)性能量傳遞水平上的離子輻射時(shí)，減少抽頭密度(和因而增加抽頭間隔)傾向于使得SRAM單元300對(duì)單個(gè)事件鎖定更敏感。因而，與用戶(hù)電路系統(tǒng)110中的相應(yīng)的或可比較的電路的抽頭密度比較，本公開(kāi)關(guān)注感測(cè)電路130中的較低的抽頭密度(更高的抽頭間隔)的選擇性應(yīng)用。在某些實(shí)施例中，用戶(hù)SRAMl 11的抽頭密度是感測(cè)電路130的抽頭密度的至少兩倍。在進(jìn)一步的實(shí)施例中，用戶(hù)SRAM抽頭密度同樣是感測(cè)SRAM抽頭密度的至少八倍。
[0031]另外，如在圖3和4可見(jiàn)，感測(cè)電路130的某些實(shí)施例包含一個(gè)或更多加熱元件301，如在圖3中描述為在電源電壓VDD和地線(xiàn)之間聯(lián)接的電阻301?？衫萌魏芜m當(dāng)?shù)碾娮柚谱骷夹g(shù)，在IC的感測(cè)電路130中構(gòu)造這樣的電阻器或電阻301。在一個(gè)可能的實(shí)施例中，在感測(cè)SRAM130內(nèi)或靠近感測(cè)SRAM130形成電阻，和其在IC100的操作期間擁有電源電壓，以便通過(guò)電阻元件301傳導(dǎo)電流。優(yōu)選地完成IC100的金屬化和各種元件的互相連絡(luò)，以便避免或減輕感測(cè)SRAM130和用戶(hù)電路系統(tǒng)110之間的熱傳遞，這樣，由元件301提供的熱量通常位于感測(cè)電路130上。在這點(diǎn)上，進(jìn)一步應(yīng)該清楚，對(duì)單個(gè)事件鎖定誘導(dǎo)的離子輻射的出現(xiàn)的敏感性隨著操作溫度而增加，因此,在感測(cè)電路130中或靠近感測(cè)電路130的一個(gè)或更多加熱元件301的準(zhǔn)備有利地使得感測(cè)電路130更靈敏，并因而與用戶(hù)電路系統(tǒng)110相比更可能經(jīng)歷單個(gè)事件鎖定條件。
[0032]此外，在某些實(shí)施例中，制作工藝修改可用于增加襯底電阻和/或阱電阻，如有助于NPN晶體管390的收獲的N-阱370的電阻和/或有助于PNP晶體管392的收獲的襯底電阻Rsiffi,如圖5中看到的?？赏瓿筛袦y(cè)電路130的構(gòu)造中的這樣修改，以便在感測(cè)電路130中提供阱或襯底電阻，即大于相應(yīng)的或可比較的用戶(hù)電路110的電阻(例如，其中，感測(cè)SRAM130中的阱和/或襯底電阻RNn，Rsiffi大于用戶(hù)SRAM電路111的阱和/或襯底電阻)。如此，在用戶(hù)SRAM111經(jīng)歷之前，感測(cè)SRAM130更可能經(jīng)歷單個(gè)事件鎖定。在某些實(shí)施例中，例如，為了通過(guò)增加NPN寄生晶體管390的可操作的獲得增加對(duì)鎖定的靈敏性，可選擇性地減少N阱370的η型摻雜劑量。另外或單獨(dú)地，為了補(bǔ)償，可將某些η-類(lèi)型摻雜劑添加到感測(cè)電路130內(nèi)的P-襯底350中，以便增加襯底電阻Rsub,因此，增加雙極晶體管392的獲得。在這點(diǎn)上，例如，為了執(zhí)行這樣的摻雜調(diào)整，特別是關(guān)于單一的襯底實(shí)施，可通過(guò)修改工藝中在別處使用的注入掩模，在不需要進(jìn)一步的制作工藝步驟的增加的情況下，有利地完成提出使感測(cè)電路130更易受單個(gè)事件鎖定影響的這樣的修改。
[0033]同樣參考圖6-12，集成電路100也包含暴露檢測(cè)電路120，其感測(cè)感測(cè)電路130中的單個(gè)事件鎖定條件，和向去活電路150提供輸出信號(hào)121，用于集成電路100中的用戶(hù)電路系統(tǒng)110的可控的去活。為了感測(cè)或測(cè)試單個(gè)事件鎖定條件，暴露檢測(cè)電路120可能是可操作地與感測(cè)電路130聯(lián)接的任何適當(dāng)?shù)碾娐废到y(tǒng)。在圖示的具有感測(cè)SRAM電路系統(tǒng)130的實(shí)施例中，例如，各種不同的暴露檢測(cè)電路120可用于測(cè)試通過(guò)感測(cè)電路130消耗的電流的增加，和/或測(cè)試感測(cè)電路SRAM130的寫(xiě)入/讀取測(cè)試的位誤差率的失敗或改變。
[0034]圖6和7圖示一個(gè)實(shí)施例，其中將感測(cè)SRAM電源電流IDDs與基準(zhǔn)146的輸出比較，以便測(cè)試感測(cè)SRAM電流的增加。在這點(diǎn)上，應(yīng)該清楚，取決于阱大小，陽(yáng)極陰極之間的間距，基礎(chǔ)區(qū)域的寬度，阱和襯底電阻和Rsub的值，等等，以特定水平的離子輻射，注入到IC100的電流可引起一個(gè)或更多寄生雙極晶體管(例如，上述圖5中的晶體管390，392)打開(kāi)。一旦打開(kāi)這些雙極晶體管390，392中的一個(gè)，將顯著地增加應(yīng)用于感測(cè)SRAM130的電流IDDs。因此，圖6中的暴露檢測(cè)電路120包含具有電流感測(cè)器142的電流監(jiān)視器電路140，其中電流感測(cè)器142提供代表感測(cè)SRAM電源電流IDDs的值的感測(cè)信號(hào)143。比較器144將感測(cè)信號(hào)143與基準(zhǔn)146的輸出147比較，和響應(yīng)大于或等于基準(zhǔn)信號(hào)147的感測(cè)信號(hào)143，比較器輸出選擇性地提供輸出信號(hào)121。為了測(cè)試響應(yīng)由集成電路100接收的離子輻射的單個(gè)事件鎖定的存在，可采用任何適當(dāng)?shù)幕鶞?zhǔn)146，其提供用于和感測(cè)的感測(cè)SRAM電流IDDs比較的基準(zhǔn)信號(hào)147。在圖7的處理400中圖示這個(gè)操作，其中在402上監(jiān)視感測(cè)SRAM電流IDD，和在404上做出監(jiān)視的電流IDDs是否大于或等于預(yù)定的閾值的測(cè)試。如果不是(404上的否)，處理繼續(xù)在402上監(jiān)視感測(cè)SRAM電流IDDs。一旦感測(cè)SRAM電流IDDs滿(mǎn)足或超過(guò)閾值(404上的是)，在406去活1C。
[0035]在圖6的實(shí)例中，去活電路150接收來(lái)自暴露檢測(cè)電路120的信號(hào)121，和為了選擇性地禁用或去活用戶(hù)電路110，向用戶(hù)電路110提供一個(gè)或更多輸出信號(hào)151。在某些實(shí)施例中，通過(guò)去活電路150選擇性地融化熔絲和/或反熔絲和/或通過(guò)在用戶(hù)電路110中設(shè)置一個(gè)或更多非易失性存儲(chǔ)器112的位點(diǎn)，完成用戶(hù)電路系統(tǒng)110的禁用或去活，其后即使將輸入電源循環(huán)到集成電路110上，提出不實(shí)用的用戶(hù)電路系統(tǒng)110。例如，如圖1中看到的，集成電路100可包含一個(gè)或更多處理器元件116和相應(yīng)的控制器電路114，其視讀取非易失性存儲(chǔ)位點(diǎn)或包含熔絲或反熔絲的電路的電壓的預(yù)定的邏輯狀態(tài)，執(zhí)行重置和啟動(dòng)操作。在這個(gè)實(shí)例中，響應(yīng)指示感測(cè)SRAM電流IDDs滿(mǎn)足或超過(guò)預(yù)定的基準(zhǔn)值或閾值146的比較器輸出信號(hào)121的接收，去活電路150通過(guò)去活信號(hào)151，選擇性地改變非易失性存儲(chǔ)位點(diǎn)的狀態(tài)或融化電路112中的熔絲或反熔絲。如此，其后將禁用或去活用戶(hù)電路系統(tǒng)110，即使中斷電源并且其后再應(yīng)用電源。
[0036]在其他可能的實(shí)施例中，去活電路150向處理器116提供中斷，例如，其引起處理器實(shí)施可控的關(guān)閉編程或程序118允許某些少數(shù)的處理器循環(huán)(例如，1，000)，其中可響應(yīng)暴露測(cè)試信號(hào)的接收，安全地去活用戶(hù)電路系統(tǒng)110。在這個(gè)情形中，可控的關(guān)閉程序118可包含改變非易失性存儲(chǔ)器中的位點(diǎn)或融化熔絲或反熔絲112，這樣，其后去活用戶(hù)電路系統(tǒng)110。在其他可能的實(shí)施中，來(lái)自去活電路系統(tǒng)150的信號(hào)151可改變非易失性存儲(chǔ)位點(diǎn)和/或融化必要的熔絲或反熔絲，這樣，其后除了提供引起用戶(hù)電路110開(kāi)始可控的關(guān)閉編程或程序118的中斷之外，禁用用戶(hù)電路110。[0037]圖8和9圖示另一個(gè)實(shí)施例，其中可操作地將控制器160與感測(cè)SRAM130聯(lián)接，以便通過(guò)具有整數(shù)“K”地址線(xiàn)的地址總線(xiàn)164，和具有“I”數(shù)據(jù)線(xiàn)的數(shù)據(jù)總線(xiàn)166執(zhí)行各種讀取或?qū)懭氩僮鳌？刂破?60可能是任何適當(dāng)?shù)目刂齐娐废到y(tǒng)，為了將數(shù)據(jù)寫(xiě)入感測(cè)SRAM130，和從那里讀取數(shù)據(jù)，其可能是能夠提供控制信號(hào)和應(yīng)用電源電壓的可編程邏輯，模擬和/或數(shù)字電路。另外，在某些實(shí)施例中，例如，為了測(cè)試是否正確地從感測(cè)SRAM130讀回在寫(xiě)入/讀取將中先前寫(xiě)入感測(cè)SRAM130的數(shù)據(jù)，可操作控制性160，以便將從感測(cè)SRAM130讀取的數(shù)據(jù)與比較數(shù)據(jù)比較。此外，為了測(cè)試基于感測(cè)SRAM130的寫(xiě)入/讀取測(cè)試的位誤差率的增加，控制器160的某些實(shí)施例經(jīng)配置用于執(zhí)行多種寫(xiě)入/讀取測(cè)試，和用于獲得和評(píng)價(jià)位誤差率數(shù)據(jù)，包含將位誤差率與閾值比較。
[0038]圖9圖示基于利用圖8的控制器160測(cè)試的感測(cè)存儲(chǔ)器130中的單個(gè)事件鎖定條件的集成電路100的選擇性去活的處理410。在412上，為了將測(cè)試數(shù)據(jù)寫(xiě)入感測(cè)SRAM130，控制器160執(zhí)行一個(gè)或更多寫(xiě)入操作。在414上，控制器160從感測(cè)SRAM130讀取數(shù)據(jù)，和在416上，做出寫(xiě)入/讀取測(cè)試是否失敗的決定。如果不是(在416上的否)，處理410返回到412，414，用于進(jìn)一步寫(xiě)入/讀取測(cè)試。如果測(cè)試失敗(416上的是)，為了在418上去活集成電路100，控制器160向去活電路150 (圖8)提供輸出信號(hào)121。在某些實(shí)施例中，控制器160監(jiān)視和/或計(jì)算位點(diǎn)失敗計(jì)數(shù)和/或位誤差率，和寫(xiě)入/讀取測(cè)試可涉及多個(gè)寫(xiě)入/讀取循環(huán)。在其他實(shí)施例中，多種讀取操作可跟隨特定的寫(xiě)入操作，直到在讀取操作中測(cè)試位誤差，之后是另一個(gè)寫(xiě)入操作。在實(shí)踐中，控制器160可經(jīng)配置用于測(cè)試監(jiān)視的位誤差率(每單位時(shí)間的位誤差)中的間斷性(迅速的減少)，和可將監(jiān)視的位誤差率與閾值比較。在這樣的實(shí)施例中，例如，基于滿(mǎn)足或超過(guò)這樣的閾值的監(jiān)視的位誤差率，控制器160可向去活電路150提供暴露檢測(cè)電路輸出信號(hào)121。在其他可能的實(shí)施例中，控制器160可執(zhí)行周期的或重復(fù)的寫(xiě)入/讀取測(cè)試，和為每一個(gè)這樣的測(cè)試，或?yàn)檫@樣的測(cè)試的組，計(jì)算位失敗計(jì)數(shù)，和將位失敗計(jì)數(shù)與閾值比較，以基于這個(gè)閾值比較選擇性地形成檢測(cè)電路輸出信號(hào)121。
[0039]圖10和11圖示進(jìn)一步的實(shí)施例，其中，通過(guò)電流監(jiān)視電路系統(tǒng)140監(jiān)視感測(cè)SRAM電源電流IDDs，和基于這個(gè)電流監(jiān)視和寫(xiě)入/讀取測(cè)試，通過(guò)具有關(guān)于去活電路150的暴露檢測(cè)電路輸出信號(hào)121的選擇性準(zhǔn)備的控制器160，執(zhí)行感測(cè)SRAM130的寫(xiě)入/讀取測(cè)試。在這個(gè)實(shí)例中，電流感測(cè)器142提供感測(cè)信號(hào)143，其指示提供給感測(cè)SRAM130的電源電流IDDs的量，和利用比較器144，將感測(cè)信號(hào)143與基準(zhǔn)146的輸出信號(hào)147比較，如上述與圖6有關(guān)談?wù)摰摹Ｔ谶@個(gè)實(shí)施例中，向控制器160提供比較器輸出信號(hào)148，其響應(yīng)來(lái)自比較器144的信號(hào)148的接收，執(zhí)行感測(cè)SRAM130的寫(xiě)入/讀取測(cè)試。
[0040]圖11圖示包含通常如上述結(jié)合圖7和9描述的電流監(jiān)視400和寫(xiě)入/讀取測(cè)試410的處理420。在圖11的422上，監(jiān)視感測(cè)SRAM電源電流IDDs，和在424上做出SRAM電流IDDs是否滿(mǎn)足或超過(guò)預(yù)定的閾值(例如，圖10中的基準(zhǔn)146的輸出147)的測(cè)試。如果不是(424上的否)，在422上繼續(xù)電源電流監(jiān)視。一旦電源電流滿(mǎn)足或超過(guò)閾值(424上的是)，控制器160在426上將測(cè)試數(shù)據(jù)寫(xiě)入感測(cè)SRAM130，和在428上從感測(cè)SRAM讀取數(shù)據(jù)。然后，控制器160在430上做出寫(xiě)入/讀取測(cè)試是否失敗的決定，和如果不是(430上的否)，處理420返回在422上再次監(jiān)視感測(cè)SRAM電源電流IDDs。如果寫(xiě)入/讀取測(cè)試失敗(430上的是)，為了在432上去活集成電路100，控制器160向去活電路150提供輸出信號(hào)121。[0041]圖12圖示基于測(cè)試的單個(gè)事件鎖定條件的選擇性的自動(dòng)化集成電路去活的還有的另一個(gè)處理440。在422上，監(jiān)視感測(cè)SRAM電源電流IDDs，和在444上將其與閾值比較。如果監(jiān)視的電源電流IDDs仍然在閾值之下(444上的否)，處理440在442上繼續(xù)電流監(jiān)視。一旦滿(mǎn)足或超過(guò)閾值(444上的是)，控制器160在446上將測(cè)試數(shù)據(jù)寫(xiě)入感測(cè)SRAM，和在448上從感測(cè)SRAM讀回?cái)?shù)據(jù)。在450上做出寫(xiě)入/讀取測(cè)試是否失敗的測(cè)試，和如果不是(450上的否)，處理再次返回，以便在442上監(jiān)視電源電流。如果在446，448上開(kāi)始的寫(xiě)入/讀取測(cè)試失敗(450上的是)，控制器160將電源循環(huán)給IC100(在452上電源中斷，之后在454上通電)，在其之后，在456-460上執(zhí)行后來(lái)的寫(xiě)入/讀取測(cè)試。在456上將測(cè)試數(shù)據(jù)寫(xiě)入感測(cè)SRAM130，和在458上從感測(cè)SRAM130讀取數(shù)據(jù)。在460上做出寫(xiě)入/讀取測(cè)試是否失敗的測(cè)試。如果不是(460上的否)，假設(shè)沒(méi)有SEL條件，和返回處理440，以便在442上監(jiān)視感測(cè)SRAM電源電流IDDS。否則(460上的是)，控制器160假設(shè)，單個(gè)事件鎖定條件存在于集成電路100中，和在462上去活I(lǐng)C100。如上面看到的那樣，圖12中的開(kāi)始或后來(lái)的寫(xiě)入/讀取測(cè)試的特定的一個(gè)的成功或失敗可以從感測(cè)存儲(chǔ)器130讀取的數(shù)據(jù)不同于先前寫(xiě)入感測(cè)存儲(chǔ)器130的數(shù)據(jù)的測(cè)試(例如，通過(guò)控制器160)為基礎(chǔ)。在其他實(shí)施例中，寫(xiě)入/讀取測(cè)試是夠成功的測(cè)試可以感測(cè)存儲(chǔ)器130的重復(fù)的寫(xiě)入/讀取測(cè)試關(guān)聯(lián)的位誤差率的改變的測(cè)試為基礎(chǔ)，和/或以位誤差計(jì)數(shù)與閾值或任何其他適當(dāng)?shù)膶?xiě)入/讀取測(cè)試失敗標(biāo)準(zhǔn)的比較為基礎(chǔ)。
[0042]以上實(shí)例僅僅是本公開(kāi)內(nèi)容的不同方面的一些可能實(shí)施例的示例說(shuō)明，其中一旦閱讀和理解本說(shuō)明書(shū)和附加的附圖，本領(lǐng)域的普通技術(shù)人員將理解等效改變和/或修改。此外，盡管已經(jīng)參考多個(gè)實(shí)施中的僅僅一個(gè)實(shí)施公開(kāi)了本公開(kāi)內(nèi)容的特定特征，但是這種特征可以與其他實(shí)施例的一個(gè)或更多個(gè)其他特征組合起來(lái)，因?yàn)閷?duì)于任意給定或特定的應(yīng)用來(lái)說(shuō)，將特征組合起來(lái)是期望且有利的。而且，就詳細(xì)說(shuō)明和/或權(quán)利要求中使用的術(shù)語(yǔ)“包括(including) ”、“包括(includes )”、“ 具有(having)”、“具有(has)”、“帶有(with)”或其變型而言，這些術(shù)語(yǔ)是打算以術(shù)語(yǔ)“包含”相似的方式被包括在內(nèi)。
【權(quán)利要求】
1.一種集成電路，其包括: 至少一個(gè)感測(cè)電路，其響應(yīng)于暴露于在預(yù)定線(xiàn)性能量傳遞水平的集成電路的離子輻射而對(duì)單個(gè)事件鎖定敏感； 暴露檢測(cè)電路，其可操作以感測(cè)所述至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件，并響應(yīng)所述至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件的檢測(cè)而提供輸出信號(hào)； 去活電路，其接收來(lái)自所述暴露檢測(cè)電路的所述輸出信號(hào)，并可操作以響應(yīng)所述暴露檢測(cè)電路的輸出信號(hào)而選擇性地禁用所述集成電路的用戶(hù)電路的操作。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述用戶(hù)電路具有第一抽頭密度，其中所述至少一個(gè)感測(cè)電路具有第二抽頭密度，并且其中所述第一抽頭密度是所述第二抽頭密度的至少兩倍。
3.根據(jù)權(quán)利要求2所述的集成電路，其中所述第一抽頭密度是所述第二抽頭密度的至少8倍。
4.根據(jù)權(quán)利要求1所述的集成電路，其中所述至少一個(gè)感測(cè)電路的阱電阻或襯底電阻大于所述用戶(hù)電路的相應(yīng)的阱電阻或襯底電阻。
5.根據(jù)權(quán)利要求1所述的集成電路，其中所述至少一個(gè)感測(cè)電路由電源電壓供電，所述電源電壓高于對(duì)所述用戶(hù)電路中的相應(yīng)電路施加的電壓。
6.根據(jù)權(quán)利要求1所述的集成電路，包括至少一個(gè)加熱元件，其可被操作以在所述集成電路的操作期間對(duì)所述至少一個(gè)感測(cè)電路的至少部分加熱。
7.根據(jù)權(quán)利要求1所述的集`成電路，其中所述至少一個(gè)感測(cè)電路包含感測(cè)存儲(chǔ)器電路。
8.根據(jù)權(quán)利要求7所述的集成電路，其中所述暴露檢測(cè)電路可操作以感測(cè)所述至少一個(gè)感測(cè)存儲(chǔ)器電路的電源電流，并且響應(yīng)于感測(cè)的電源電流大于或等于預(yù)定的閾值而提供指示單個(gè)事件鎖定條件的檢測(cè)的所述輸出信號(hào)。
9.根據(jù)權(quán)利要求8所述的集成電路，其中所述暴露檢測(cè)電路包括: 電流感測(cè)器，其提供表示所述至少一個(gè)感測(cè)存儲(chǔ)器電路的電源電流的感測(cè)器信號(hào)； 提供基準(zhǔn)信號(hào)的基準(zhǔn)；以及 比較器電路，其包括: 連接以接收來(lái)自所述基準(zhǔn)的所述基準(zhǔn)信號(hào)的第一輸入終端， 連接以接收來(lái)自所述電流感測(cè)器的所述感測(cè)器信號(hào)的第二輸入終端，以及 響應(yīng)于所述感測(cè)器信號(hào)大于或等于所述基準(zhǔn)信號(hào)而提供所述輸出信號(hào)的輸出。
10.根據(jù)權(quán)利要求7所述的集成電路，其中所述暴露檢測(cè)電路包括與所述感測(cè)存儲(chǔ)器電路聯(lián)接的控制器，所述控制器可操作以將測(cè)試數(shù)據(jù)寫(xiě)入所述感測(cè)存儲(chǔ)器電路，從所述感測(cè)存儲(chǔ)器電路讀取數(shù)據(jù)以比較寫(xiě)入的測(cè)試數(shù)據(jù)與從所述感測(cè)存儲(chǔ)器讀取的數(shù)據(jù)，以及基于寫(xiě)入的測(cè)試數(shù)據(jù)和從所述感測(cè)存儲(chǔ)器讀取的數(shù)據(jù)的比較，選擇性地提供指示單個(gè)事件鎖定條件的檢測(cè)的所述輸出信號(hào)。
11.根據(jù)權(quán)利要求10所述的集成電路，其中所述控制器可操作以當(dāng)從所述感測(cè)存儲(chǔ)器讀取的數(shù)據(jù)不同于所述寫(xiě)入的測(cè)試數(shù)據(jù)時(shí)，提供指示所述至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件的檢測(cè)的所述輸出信號(hào)。
12.根據(jù)權(quán)利要求10所述的集成電路，其中所述控制器可操作以響應(yīng)于與所述感測(cè)存儲(chǔ)器的重復(fù)寫(xiě)入/讀取測(cè)試相關(guān)的位誤差率的改變的檢測(cè)，提供指示所述至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件的檢測(cè)的所述輸出信號(hào)。
13.根據(jù)權(quán)利要求7所述的集成電路，其中所述暴露檢測(cè)電路包括: 電流監(jiān)視電路，其可操作以感測(cè)所述至少一個(gè)感測(cè)存儲(chǔ)電路的電源電流；以及與所述感測(cè)存儲(chǔ)器電路和所述電流監(jiān)視電路聯(lián)接的控制器，所述控制器可操作以執(zhí)行所述感測(cè)存儲(chǔ)器電路的寫(xiě)入/讀取測(cè)試，以及當(dāng)感測(cè)的電源電流大于或等于預(yù)定閾值時(shí)，基于所述寫(xiě)入/讀取測(cè)試選擇性地提供指示所述至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件的檢測(cè)的所述輸出信號(hào)。
14.根據(jù)權(quán)利要求13所述的集成電路，其中所述控制器可操作以當(dāng)感測(cè)的電源電流大于或等于預(yù)定閾值時(shí)，執(zhí)行所述感測(cè)存儲(chǔ)器電路的初始寫(xiě)入/讀取測(cè)試，以及當(dāng)初始寫(xiě)入/讀取測(cè)試失敗時(shí)，執(zhí)行后續(xù)寫(xiě)入/讀取測(cè)試，以及基于所述后續(xù)寫(xiě)入/讀取測(cè)試，選擇性地提供指示所述至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件的檢測(cè)的所述輸出信號(hào)。
15.一種用于操作集成電路的方法，包括下列步驟: 檢測(cè)所述集成電路的至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件；和響應(yīng)于所述至少一個(gè)感測(cè)電路中的所述單個(gè)事件鎖定條件的檢測(cè)，自動(dòng)地禁止所述集成電路的用戶(hù)電路的操作。
16.根據(jù)權(quán)利要求15所述的方法，包括: 向所述至少一個(gè)感測(cè)電路提供電源電壓，所述電源電壓高于提供給所述用戶(hù)電路中的相應(yīng)電路的電壓。
17.一種用于形成集成電路的方法，包括下列步驟:` 在至少一個(gè)襯底中形成至少一個(gè)用戶(hù)電路； 在所述至少一個(gè)襯底中形成至少一個(gè)感測(cè)電路，響應(yīng)受到在預(yù)定的線(xiàn)性能量傳遞水平的所述集成電路的離子輻射，所述至少一個(gè)感測(cè)電路對(duì)單個(gè)事件鎖定敏感； 在所述至少一個(gè)襯底中形成暴露檢測(cè)電路，所述暴露檢測(cè)電路可操作以感測(cè)所述至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件，并響應(yīng)所述至少一個(gè)感測(cè)電路中的單個(gè)事件鎖定條件的檢測(cè)提供輸出信號(hào)；以及 在所述至少一個(gè)襯底中形成去活電路，所述去活電路被聯(lián)接以接收來(lái)自所述暴露檢測(cè)電路的所述輸出信號(hào)，并且可操作以響應(yīng)于來(lái)自所述暴露檢測(cè)電路的所述輸出信號(hào)而選擇性地禁止所述至少一個(gè)用戶(hù)電路的操作。
18.根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括: 在具有第一抽頭密度的所述至少一個(gè)用戶(hù)電路中形成抽頭；和 在所述至少一個(gè)感測(cè)電路中形成抽頭，所述至少一個(gè)感測(cè)電路具有第二抽頭密度； 其中所述第一抽頭密度是所述第二抽頭密度的至少兩倍。
19.根據(jù)權(quán)利要求17所述的方法，其中形成所述至少一個(gè)用戶(hù)電路包括摻雜所述至少一個(gè)襯底的至少部分，以便建立所述至少一個(gè)用戶(hù)電路的阱電阻或襯底電阻，其中形成所述至少一個(gè)感測(cè)電路包括摻雜所述至少一個(gè)襯底的至少另一部分，以便建立所述至少一個(gè)感測(cè)電路的阱電阻或襯底電阻，以及其中所述至少一個(gè)感測(cè)電路的所述阱電阻或襯底電阻大于所述用戶(hù)電路的所述阱電阻或襯底電阻。
20.根據(jù)權(quán)利要求17所述的方法，包括在所述至少一個(gè)襯底中形成至少一個(gè)加熱元件，以便在所述集成電路的操作期間對(duì)所述至少一個(gè)感測(cè)電路的至少部分加熱 。
【文檔編號(hào)】G11C11/413GK103514945SQ201310237345
【公開(kāi)日】2014年1月15日 申請(qǐng)日期:2013年6月14日 優(yōu)先權(quán)日:2012年6月15日
【發(fā)明者】R·C·鮑曼 申請(qǐng)人:德克薩斯儀器股份有限公司