電熔絲電路的制作方法
【專利摘要】本發(fā)明提供一種電熔絲電路，包括：控制單元和電熔絲，所述控制單元包括：具有第一輸入端和第一輸出端的二極管單元，具有第二輸入端和第二輸出端的第一反相器，所述二極管單元包括多個電連接的二極管；所述第一輸入端與所述第二輸入端電連接，所述第一輸出端與所述第二輸出端電連接，所述電熔絲的一端與所述第一輸入端或第一輸出端電連接。采用本發(fā)明提供的電熔絲電路，可以減小電熔絲電路在芯片中的占用面積。
【專利說明】
電熔絲電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體領(lǐng)域，特別涉及一種電熔絲電路。

【背景技術(shù)】
[0002]在集成電路中，熔絲(Fuse)是指阻值可以發(fā)生大幅度改變的連接線(由低阻態(tài)向高阻態(tài)改變)，或者是可以熔斷的連接線。最初，熔絲是用于連接集成電路中的冗余電路，一旦檢測發(fā)現(xiàn)集成電路具有缺陷，就利用熔絲修復(fù)或者取代有缺陷的電路。熔絲除了可以在冗余電路中應(yīng)用外，還具有更廣泛的應(yīng)用，如:內(nèi)建自測(Build in self test，簡稱BIST)技術(shù)、自修復(fù)技術(shù)、一次編程(One Time Program,簡稱OTP)芯片、片上系統(tǒng)(System OnChip,簡稱SoC)等等。熔絲一般分為激光熔絲(Laser Fuse)和電熔絲(Electrical Fuse,簡稱E-fuse)兩種。隨著半導(dǎo)體技術(shù)的發(fā)展，電熔絲逐漸取代了激光熔絲。
[0003]一般的，電熔絲可以用金屬(鋁、銅等)或硅制成，現(xiàn)有技術(shù)中一種典型的電熔絲形成在半導(dǎo)體襯底中的淺溝槽隔離結(jié)構(gòu)(STI)上，電熔絲包括陽極和陰極，以及位于陽極和陰極之間與兩者相連接的細(xì)絲。當(dāng)陽極和陰極之間瞬間通過較大電流時，電熔絲的阻值會發(fā)生大幅度改變或電熔絲會被熔斷。因此，電熔絲具有通過電流可實現(xiàn)低阻向高阻轉(zhuǎn)化的特性。
[0004]參考圖1,電熔絲電路由電熔絲13和控制單元(Programme Device) 12組成,控制單元控制電熔絲的整個熔斷過程?，F(xiàn)有技術(shù)中，控制單元12為CMOS晶體管單元，CMOS晶體管單元包括若干個并聯(lián)的CMOS晶體管，圖中顯示一個CMOS晶體管。圖2為CMOS晶體管的工作電壓與工作電流的特征曲線圖。橫坐標(biāo)表示CMOS晶體管的工作電壓，縱坐標(biāo)表示CMOS晶體管的工作電流，從圖2中的工作電壓與工作電流的特征曲線可以獲知:CM0S晶體管的工作電流隨工作電壓的增長趨勢較緩慢，因此，現(xiàn)有技術(shù)的控制單元需要并聯(lián)較多的CMOS晶體管，才能得到較大的將電熔絲13 (參考圖1)熔斷的熔斷電流。因此，較多的CMOS晶體管在芯片中占用的面積較大，使得電熔絲電路在芯片上占用面積較大。


【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是，現(xiàn)有技術(shù)中的電熔絲電路在芯片上占用面積較大。
[0006]為解決上述問題，本發(fā)明提供了一種電熔絲電路，包括:控制單元和電熔絲:所述控制單兀包括:具有第一輸入端和第一輸出端的二極管單兀，具有第二輸入端和第二輸出端的第一反相器，所述二極管單元包括多個電連接的二極管；
[0007]所述第一輸入端與所述第二輸入端電連接，所述第一輸出端與所述第二輸出端電連接，
[0008]所述電熔絲的一端與所述第一輸入端或第一輸出端電連接。
[0009]可選的，所述控制單元還包括:
[0010]緩沖器，由偶數(shù)個第二反相器串聯(lián)組成，具有第三輸入端和第三輸出端；
[0011]所述第一輸入端和第二輸入端通過所述緩沖器電連接，所述第三輸入端與所述第二輸入端電連接，所述第三輸出端與所述第一輸入端電連接。
[0012]可選的，所述電連接為并聯(lián)。
[0013]可選的，所述第一反相器為CMOS反相器。
[0014]可選的，所述第二反相器為CMOS反相器。
[0015]可選的，所述緩沖器包括兩個所述第二反相器。
[0016]可選的，所述第一反相器與所述第二反相器的類型相同。
[0017]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0018]本發(fā)明中，二極管的工作電流隨工作電壓的增長呈指數(shù)增長，當(dāng)由多個電連接的二極管組成的二極管單元作為控制單元被導(dǎo)通時，瞬間會產(chǎn)生很大的導(dǎo)通電流，因此，采用較少的二極管就能產(chǎn)生將電熔絲熔斷的熔斷電流。當(dāng)采用二極管單元作為電熔絲的控制電路時，可以減小控制單兀在芯片中的占用面積，進而可以減小電溶絲電路在芯片中的占用面積。
[0019]另外，本發(fā)明中，第一反相器可以使二極管單元第一輸出端的電位瞬間達到將電熔絲熔斷的電位值，從而縮短了電熔絲被熔斷的時間。

【專利附圖】

【附圖說明】
[0020]圖1是現(xiàn)有技術(shù)的電熔絲電路示意圖；
[0021]圖2是CMOS晶體管的工作電壓與工作電流的特征曲線圖；
[0022]圖3是本發(fā)明實施例一中電熔絲電路的電路結(jié)構(gòu)圖；
[0023]圖4是本發(fā)明實施例二中電熔絲電路的電路結(jié)構(gòu)圖；
[0024]圖5是本發(fā)明實施例三中電熔絲電路的電路結(jié)構(gòu)圖；
[0025]圖6是本發(fā)明實施例四中電熔絲電路的電路結(jié)構(gòu)圖；
[0026]圖7是本發(fā)明實施例中二極管的剖面結(jié)構(gòu)示意圖；
[0027]圖8是二極管的工作電壓與工作電流的特征曲線圖。

【具體實施方式】
[0028]為了解決現(xiàn)有技術(shù)中的電熔絲電路在芯片上占用面積較大的問題，發(fā)明人提供了一種電熔絲電路。
[0029]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細(xì)的說明。
[0030]實施例一
[0031]圖3是本發(fā)明實施例一中電熔絲電路的電路結(jié)構(gòu)圖。具體如下:
[0032]電熔絲電路30包括控制單元和電熔絲33，控制單元與電熔絲33串聯(lián)。控制單元包括:具有第一輸入端和第一輸出端的二極管單兀32,具有第二輸入端和第二輸出端的第一反相器34。其中，二極管單元32由若干個二極管并聯(lián)而成，圖中顯示一個二極管。本實施例中，二極管單元32與第一反相器34并聯(lián)，具體為二極管單元32的第一輸入端與第一反相器34的第二輸入端電連接,二極管單兀32的第一輸出端與第一反相器34的第二輸出端電連接。
[0033]本實施例中，電熔絲33的第一端與二極管單元32的第一輸出端電連接，電熔絲33的第二端接地。二極管單元32的第一輸入端用于接收輸入信號31。
[0034]本實施例中，電熔絲電路與編程電路(圖未示)連接,編程電路在電熔絲電路的外圍，用于輸出信號。參考圖3，編程電路輸出信號為電熔絲電路的輸入信號31，所述輸入信號31為一系列高斯變化的電脈沖信號，對應(yīng)O和I的變化，它的大小由編程電路決定。
[0035]實施例二
[0036]圖4是本發(fā)明實施例二中電熔絲電路的電路結(jié)構(gòu)圖。參考圖4，電熔絲電路40與實施例一的區(qū)別為:電熔絲43的第一端與二極管單元42的第一輸入端電連接，電熔絲43的第二端用于接收輸入信號41。二極管單元42的第一輸出端用于接地。
[0037]實施例三
[0038]圖5是本發(fā)明實施例三中電熔絲電路的電路結(jié)構(gòu)圖。參考圖5，電熔絲電路50與實施例一、二的區(qū)別為:本實施例的控制單元還包括緩沖器56，所述第一輸入端和第二輸入端通過所述緩沖器電連接。緩沖器56由兩個第二反相器57串聯(lián)組成，具有第三輸入端和第三輸出端。其中，第一反相器54與第二反相器57的類型相同。緩沖器56的第三輸入端與第一反相器54的第二輸入端電連接,緩沖器56的第三輸出端與二極管單兀52的第一輸入端電連接。
[0039]電熔絲53的第一端與第一反相器54的第二輸出端電連接，電熔絲53的第二端接地。第一反相器54的第二輸入端用于接收輸入信號51。
[0040]本實施例中的緩沖器56是由兩個第二反相器57串聯(lián)而成，并不會改變緩沖器56兩端的電壓相位。在其他實施例中，緩沖器可以由其他偶數(shù)個反相器組成，例如4個，6個坐寸ο
[0041]實施例四
[0042]圖6是本發(fā)明實施例四中電熔絲電路的電路結(jié)構(gòu)圖。參考圖6，電熔絲電路60與實施例三的區(qū)別為:電熔絲63的第一端與第一反相器64的第二輸入端電連接，電熔絲63的第二端用于接收輸入信號61,第一反相器64的第二輸出端用于接地。
[0043]圖7為本發(fā)明的二極管單元中的二極管的剖面結(jié)構(gòu)示意圖。參考圖7，該二極管具有η阱71，在η阱71內(nèi)形成P型重?fù)诫s區(qū)73，η阱71與ρ型重?fù)诫s區(qū)73形成PN結(jié)。在η阱71內(nèi)形成η型重?fù)诫s區(qū)72作為η阱的接出區(qū)。
[0044]需要說明的是，本實施例中的二極管的形成方法為:參考圖7，在襯底內(nèi)形成η阱71，然后在襯底上形成圖形化的多晶硅層74，該圖形化的多晶硅層74與CMOS晶體管中的柵極形狀相同；之后，以圖形化的多晶硅層74為掩膜，對襯底進行離子注入，在圖形化的多晶硅層74兩側(cè)的襯底內(nèi)形成η型重?fù)诫s區(qū)72、ρ型重?fù)诫s區(qū)73。由于，圖形化的多晶硅層74與CMOS晶體管中的柵極形狀相同，因此，該圖形化的多晶硅層74可以和CMOS晶體管的柵極一起形成，這樣二極管的形成工藝與CMOS晶體管的工藝可以兼容。
[0045]本發(fā)明中的第一反相器和第二反相器為CMOS反相器，是由兩個增強型MOS場效應(yīng)晶體管組成。NMOS晶體管為驅(qū)動晶體管，PMOS晶體管為負(fù)載管。第一反相器可以將輸入第一反相器中的信號的相位反轉(zhuǎn)180度。因此，本實施例中，在二極管單元上并聯(lián)一個第一反相器，可以將二極管單元的第一輸出端電位瞬間達到熔斷電熔絲所需的電位值，從而可以使電熔絲兩端瞬間產(chǎn)生較大的熔斷電流，節(jié)省電熔絲被熔斷的時間。
[0046]在其他實施例中，其他類型的反相器也適用于本發(fā)明。
[0047]本實施例中，將二極管應(yīng)用在控制單元中具有以下優(yōu)點:
[0048]圖8為二極管的工作電壓與工作電流的特征曲線圖。橫坐標(biāo)表示二極管的工作電壓，縱坐標(biāo)表示二極管的工作電流，從圖8中的工作電壓與工作電流的特征曲線可以獲知:工作電流隨工作電壓的增長呈指數(shù)增長，因此，當(dāng)二極管導(dǎo)通時，會產(chǎn)生較大的導(dǎo)通電流。如果將二極管應(yīng)用在控制單元時，采用較少的二極管就能產(chǎn)生將電熔絲熔斷的熔斷電流。因此，可以減小控制單元在芯片中的占用的面積，進而可以減小熔絲電路在芯片中的占用面積。
[0049]控制單元如果只由二極管組成，相對于只由CMOS晶體管組成的控制單元來說，電熔絲的熔斷時間會延長。原因如下:二極管是一個PN結(jié)，載流子從一個濃度摻雜區(qū)域到另外一個濃度的摻雜區(qū)域的運動過程中，會產(chǎn)生較大的寄生電容。對于CMOS晶體管而言，源極和漏極之間通過溝道導(dǎo)通，這種方式形成的寄生電容較小。因此，二極管的寄生電容遠(yuǎn)大于CMOS晶體管的寄生電容。因此，只由二極管組成的控制單元的運行速度小于只由CMOS晶體管組成的控制單元的運行速度。但是，在發(fā)明中，控制單元由二極管單元和第一反相器并聯(lián)而成，第一反相器可以將二極管單元第一輸出端電位瞬間達到熔斷電熔絲所需的電位值，從而可以使電熔絲兩端瞬間產(chǎn)生較大的熔斷電流，來減小電熔絲熔斷的時間。
[0050]實施例一中，參考圖3，在控制單元的輸入阻抗較高，影響控制單元的運行速度。因為，二極管的寄生電容比較大，因此，二極管單元32的寄生電容也比較大，使得二極管單元32第一輸入端的節(jié)點電容比較大，從而使得控制單元的輸入阻抗比較高。實施例三的控制單元中，參考圖5，在二極管單元52的第一輸入端處串聯(lián)了一個緩沖器56，然后再與第一反相器54并聯(lián)組成。緩沖器56是由兩個第二反相器57串聯(lián)而成，第二反相器57也是CMOS反相器。此時控制單元的輸入阻抗較低。因為，第二反相器57中CMOS晶體管與第一反相器54中的CMOS晶體管的寄生電容都較低，從而使得控制單元中的緩沖器56第三輸入端的節(jié)點電容較低，進而使得控制單元中的輸入阻抗比較低，相對于實施例一，本實施例提高了控制單元的運行速度，可以進一步減小電熔絲53的熔斷時間。
[0051]本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
【權(quán)利要求】
1.一種電熔絲電路，其特征在于，包括:控制單元和電熔絲； 所述控制單元包括:具有第一輸入端和第一輸出端的二極管單元，具有第二輸入端和第二輸出端的第一反相器，所述二極管單元包括多個電連接的二極管； 所述第一輸入端與所述第二輸入端電連接，所述第一輸出端與所述第二輸出端電連接， 所述電熔絲的一端與所述第一輸入端或第一輸出端電連接。
2.根據(jù)權(quán)利要求1所述的電熔絲電路，其特征在于，所述控制單元還包括: 緩沖器，由偶數(shù)個第二反相器串聯(lián)組成，具有第三輸入端和第三輸出端； 所述第一輸入端和第二輸入端通過所述緩沖器電連接，所述第三輸入端與所述第二輸入端電連接，所述第三輸出端與所述第一輸入端電連接。
3.根據(jù)權(quán)利要求1所述的電熔絲電路，其特征在于，所述電連接為并聯(lián)。
4.根據(jù)權(quán)利要求1所述的電熔絲電路，其特征在于，所述第一反相器為CMOS反相器。
5.根據(jù)權(quán)利要求2所述的電熔絲電路，其特征在于，所述第二反相器為CMOS反相器。
6.根據(jù)權(quán)利要求2所述的電熔絲電路，其特征在于，所述緩沖器包括兩個所述第二反相器。
7.根據(jù)權(quán)利要求2所述的電熔絲電路，其特征在于，所述第一反相器與所述第二反相器的類型相同。
【文檔編號】G11C17/16GK104240763SQ201310232136
【公開日】2014年12月24日 申請日期:2013年6月9日 優(yōu)先權(quán)日:2013年6月9日
【發(fā)明者】廖淼 申請人:中芯國際集成電路制造(上海)有限公司