電子封裝件及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)一種封裝制程，特別是關(guān)于一種能改善封裝制程良率的電子封裝件及其制法。
【背景技術(shù)】
[0002]貫穿膠體(Through molding via，簡稱TMV)的技術(shù)，目前已廣泛運(yùn)用于半導(dǎo)體領(lǐng)域，其主要技術(shù)利用激光燒灼方式于封裝膠體表面進(jìn)行開孔制程，以增加布線空間。例如，制作扇出型(Fan-Out，簡稱F0)封裝堆迭(Package on Package，簡稱POP)結(jié)構(gòu)時(shí)，便會使用該技術(shù)。
[0003]圖1A至圖1F為現(xiàn)有扇出型封裝堆迭裝置的其中一電子封裝件I的制法的剖面示意圖。
[0004]如圖1A所示，設(shè)置一如晶片的電子元件10于一第一承載件18的離形層180上，再形成一絕緣層11于該離形層180上以覆蓋該電子元件10。
[0005]如圖1B所示，將具有銅箔190的第二承載件19設(shè)于該絕緣層11上。
[0006]如圖1C所示，移除該第一承載件18及其離形層180，以露出該電子元件10與絕緣層11 ο
[0007]如圖1D所示，以激光方式形成多個(gè)通孔110于該電子元件10周邊的絕緣層11上。
[0008]如圖1E所示，電鍍銅材于該些通孔110中，以形成導(dǎo)電柱12，再于該絕緣層11上形成多個(gè)線路重布層(redistribut1n layer，簡稱RDL) 13，以令該線路重布層13電性連接該導(dǎo)電柱12與電子元件10。
[0009]如圖1F所示，移除該第二承載件19，再利用該銅箔190進(jìn)行圖案化線路制程，以形成線路結(jié)構(gòu)15，之后再進(jìn)行切單制程。
[0010]隨著該電子元件10的體積朝輕薄短小及功能性增強(qiáng)的趨勢設(shè)計(jì)，所以需藉由增加該絕緣層11的厚度以提升該電子封裝件I的可靠度。
[0011]但是，前述現(xiàn)有導(dǎo)電柱12的制法中，使用激光鉆孔方式形成該通孔110，目前激光鉆孔制程與電鍍制程技術(shù)所能相互配合的深寬比小于1.25，所以增加該絕緣層11的厚度對于該通孔110的深寬比制作影響極大。例如，當(dāng)該絕緣層11的厚度變厚(即該通孔110的深度H增加)時(shí)，若激光鉆孔制程需將該通孔110的深寬比控制在小于1.25的范圍內(nèi)，則該通孔110的孔徑(即寬度D)需增加(如第ID圖的虛線)，因而不符合細(xì)線距(finepitch)的需求；若將激光鉆孔的深寬比提升至1.5，則當(dāng)將銅材填入該些通孔110’中時(shí)，該通孔110’的底部無法鍍滿(即氣室12’)，如圖1E’所示，因而影響后續(xù)封裝制程良率，導(dǎo)致F0P0P制作成本太高。
[0012]此外，以激光方式形成該通孔110，于形成該通孔110的過程中所產(chǎn)生的殘留物(如該絕緣層11的殘膠)極易堆積于該通孔110的底部，所以需于后續(xù)制程中需先清洗該通孔110內(nèi)部，才能將導(dǎo)電材料填入該通孔110中，但因增加該絕緣層11的厚度而使該通孔110的深度H增加，以致于難以完全清除該通孔110中的殘留物，導(dǎo)致殘留物會影響該導(dǎo)電柱12電性傳輸?shù)牧悸省?br>[0013]因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實(shí)已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0014]鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種電子封裝件及其制法，以提升封裝制程良率。
[0015]本發(fā)明的電子封裝件，包括:絕緣層，其具有相對的第一表面與第二表面，且于該絕緣層中具有至少一第一穿孔和與該第一穿孔連通的第二穿孔，其中，該第一穿孔連通至該第一表面，該第二穿孔連通至第二表面；至少一電子元件，其嵌埋于該絕緣層中；至少一第一導(dǎo)電體，其對應(yīng)并僅設(shè)于該第一穿孔中；以及第一線路結(jié)構(gòu)，其設(shè)于該絕緣層的第一表面上，且該第一線路結(jié)構(gòu)電性連接該電子元件與該第一導(dǎo)電體。
[0016]本發(fā)明還提供一種電子封裝件的制法，其包括:提供一嵌埋有至少一電子元件的絕緣層，該絕緣層具有相對的第一表面與第二表面；于該絕緣層中形成連通至該第一表面的至少一第一穿孔；形成第一導(dǎo)電體于該第一穿孔中；形成第一線路結(jié)構(gòu)于該絕緣層的第一表面上，且該第一線路結(jié)構(gòu)電性連接該電子元件與該第一導(dǎo)電體；以及于該絕緣層中形成對應(yīng)連通該第一穿孔和第二表面的第二穿孔，令該第一穿孔與第二穿孔構(gòu)成通孔。
[0017]前述的制法中，該絕緣層以模壓制程或壓合制程形成者。
[0018]前述的制法中，該第一穿孔或第二穿孔以激光鉆孔、機(jī)械鉆孔或蝕刻方式形成者。
[0019]前述的電子封裝件及其制法中，該電子元件具有相對的作用面與非作用面，且該作用面具有多個(gè)電極墊。例如，該第一表面與該作用面齊平；或者，該第二表面與該非作用面齊平。
[0020]前述的電子封裝件及其制法中，該第一導(dǎo)電體為金屬柱或金屬球。
[0021]前述的電子封裝件及其制法中，還包括形成第二線路結(jié)構(gòu)于該絕緣層的第二表面上，且該第二線路結(jié)構(gòu)電性連接該第一導(dǎo)電體，還可電性連接該電子元件。
[0022]前述的電子封裝件及其制法中，還包括形成第二導(dǎo)電體于該第二穿孔中，且該第二導(dǎo)電體電性連接該第一導(dǎo)電體，而該第二導(dǎo)電體為金屬柱。
[0023]另外，前述的電子封裝件及其制法中，還包括堆迭電子封裝結(jié)構(gòu)于該絕緣層的第一表面或第二表面上。
[0024]由上可知，本發(fā)明的電子封裝件及其制法中，藉由兩階段制程制作該通孔，所以可不受激光鉆孔的深寬比限制，當(dāng)該絕緣層的厚度變厚時(shí)，仍可將第一穿孔與第二穿孔的深寬比控制在小于1.25的范圍內(nèi)，而無需增加該第一穿孔與第二穿孔的孔徑，以符合細(xì)線距的需求。
[0025]此外，由于該第一穿孔的深寬比無需增加，所以該第一導(dǎo)電體能有效鍍滿該第一穿孔。
[0026]又，因分別制作第一穿孔與第二穿孔，所以該第一穿孔的深度及第二穿孔的深度均小于該通孔的深度，因而容易清除該第一穿孔及第二穿孔中的殘留物，以避免殘留物影響該第一導(dǎo)電體或第二導(dǎo)電體電性傳輸?shù)牧悸省?br>[0027]因此，本發(fā)明的制法能提升封裝制程良率，以降低制作成本。
【附圖說明】
[0028]圖1A至圖1F為現(xiàn)有電子封裝件的制法的剖面示意圖；其中，圖1E’為圖1E的另一實(shí)施例；以及
[0029]圖2A至圖2G為本發(fā)明電子封裝件的制法的剖視示意圖；其中，圖2A’、圖2C’、圖2E’、圖2E”及圖2G’為圖2A、圖2C、圖2E及圖2G的另一實(shí)施方式。
[0030]符號說明
[0031]1，2，2’，3，3’電子封裝件
[0032]10, 20電子元件
[0033]11, 21絕緣層
[0034]110，110，，210通孔
[0035]12導(dǎo)電柱
[0036]12’氣室
[0037]13,231,251,251’線路重布層
[0038]15線路結(jié)構(gòu)
[0039]18第一承載件
[0040]180離形層
[0041]19第二承載件
[0042]190銅箔
[0043]20a作用面
[0044]20b非作用面
[0045]200電極墊
[0046]21a第一表面
[0047]21b第二表面
[0048]211第一穿孔
[0049]212第二穿孔
[0050]22,22’第一導(dǎo)電體
[0051]23第一線路結(jié)構(gòu)
[0052]230, 250介電層
[0053]232，252絕緣保護(hù)層
[0054]233，253電性接觸墊
[0055]24第二導(dǎo)電體
[0056]25第二線路結(jié)構(gòu)
[0057]26,26’導(dǎo)電元件
[0058]27電子封裝結(jié)構(gòu)
[0059]D寬度
[0060]H深度。
【具體實(shí)施方式】
[0061]以下藉由特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)及功效。
[0062]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用于限定本發(fā)明可實(shí)施的限定條件，所以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用于限定本發(fā)明可實(shí)施的范圍，其相對關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實(shí)施的范疇。
[0063]圖2A至圖2G為本發(fā)明電子封裝件2，2’，3，3’的制法的剖視示意圖。
[0064]如圖2A所示，提供一設(shè)有至少一電子元件20的承載件(圖略)，再形成絕緣層21于該承載件上，以令該絕緣層21包覆該電子元件20。之后移除該承載件。
[0065]于本實(shí)施例中，該承載件可選用金屬板、半導(dǎo)體晶圓或玻璃板，且該承載件具有一如離形膜、粘著材、絕緣材等的間隔層，以供接合該電子元件20與該絕緣層21。
[0066]此外，該電子元件20為主動元件、被動元件或其組合者，且該主動元件為例如半導(dǎo)體晶片，而該被動元件為例如電阻、電容及電感。于此，該電子元件20為半導(dǎo)體晶片，其具有相對的作用面20a與非作用面20b，且該作用面20a具有多個(gè)電極墊200。
[0067]又，該絕緣層21具有相對的第一表面21a及第二表面21b，且該第一表面21a與該作用面20a齊平，而該第二表面21b與該非作用面20b齊平；于其它實(shí)施例中，如圖2A’所示，該絕緣層21覆蓋該非作用面20b。
[0068]另外，該絕緣層21以模壓(molding)樹脂制程形成者或壓合膜材(Laminate DryFilm Type)形成者，但并不限于此方式。
[0069]如圖2B所示，于該絕緣層21中形成連通至第一表面21a的多個(gè)第一穿孔211，且各該第一穿孔211位于該電子元件20周邊區(qū)域。
[0070]于本實(shí)施例中，該第一穿孔211以激光鉆孔、機(jī)械鉆孔、蝕刻或其它等方式形成者。
[0071 ] 如圖2C所示，形成第一導(dǎo)電體22于各該第一穿孔211中，再形成第一線路結(jié)構(gòu)23于該絕緣層21的第一表面21a與該電子元件20的作用面20a上。
[0072]于本實(shí)施例中，該第一導(dǎo)電體22可利用電鍍、沉積或其它現(xiàn)有技術(shù)形成如含銅、鋁、鈦、導(dǎo)電膠或其至少二者的組合的導(dǎo)電材于該第一穿孔211中。具體地，該第一導(dǎo)電體22為金屬柱，例如銅柱；或者，如圖2C’所示，該第一導(dǎo)電體22’