半導(dǎo)體裝置的制造方法
【專利說明】半導(dǎo)體裝置的制造方法
[0001]本申請主張以日本專利申請2014 — 52792號(申請日:2014年3月14日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。
技術(shù)領(lǐng)域
[0002]實(shí)施方式一般涉及半導(dǎo)體裝置的制造方法。
【背景技術(shù)】
[0003]肖特基二極管中，利用在設(shè)于基板表面的電極膜與基板之間形成的能量勢壘。因此，當(dāng)碳化硅晶片存在缺陷、特別是晶片基板表面有缺陷時(shí)，在該區(qū)域中無法形成肖特基二極管。因而，將肖特基二極管形成于碳化硅晶片時(shí)，需要避開缺陷來形成肖特基二極管。
[0004]但是，當(dāng)避開缺陷來配置肖特基二極管時(shí)，能夠從晶片基板取出的芯片面積會降低，半導(dǎo)體裝置的制造成品率降低。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種使制造成品率提高的半導(dǎo)體裝置的制造方法。
[0006]實(shí)施方式的半導(dǎo)體裝置的制造方法為，多個半導(dǎo)體芯片區(qū)域的每個半導(dǎo)體芯片區(qū)域具有用于配置第I二極管的第I配置區(qū)域和用于配置第2 二極管的第2配置區(qū)域，上述第I 二極管具有第I導(dǎo)電型區(qū)域以及第2導(dǎo)電型區(qū)域，上述第2 二極管具有金屬膜以及與上述金屬膜接觸的半導(dǎo)體區(qū)域，該半導(dǎo)體裝置的制造方法包括:準(zhǔn)備能夠?qū)⑸鲜龆鄠€半導(dǎo)體芯片區(qū)域配置在面內(nèi)的晶片基板的步驟；檢測上述晶片基板是否存在缺陷，并取得上述缺陷的坐標(biāo)信息的步驟；以及，根據(jù)上述坐標(biāo)信息來決定上述半導(dǎo)體芯片區(qū)域內(nèi)的上述第I配置區(qū)域以及上述第2配置區(qū)域的位置，以使得上述缺陷收容在上述第I配置區(qū)域中的步驟。
【附圖說明】
[0007]圖1是表示實(shí)施方式的半導(dǎo)體裝置的制造方法的流程圖。
[0008]圖2A是表示實(shí)施方式的碳化硅基板的示意平面圖，圖2B是表示在碳化硅基板中存在的缺陷的分布的示意圖。
[0009]圖3是表示在實(shí)施方式的碳化硅基板內(nèi)排列的半導(dǎo)體芯片區(qū)域的示意平面圖。
[0010]圖4是表示對實(shí)施方式的碳化硅基板進(jìn)行的曝光的情況的示意平面圖。
【具體實(shí)施方式】
[0011]以下，參照附圖對實(shí)施方式進(jìn)行說明。以下的說明中，對同一部件賦予同一附圖標(biāo)記，對一度說明過的部件適當(dāng)?shù)貙⑵湔f明省略。
[0012]圖1是表示實(shí)施方式的半導(dǎo)體裝置的制造方法的流程圖。
[0013]首先，準(zhǔn)備處于晶片狀態(tài)的碳化硅基板(步驟S10)。
[0014]在該碳化硅基板中，能夠配置形成半導(dǎo)體芯片的多個半導(dǎo)體芯片區(qū)域。半導(dǎo)體芯片例如是具備二極管的半導(dǎo)體芯片。多個半導(dǎo)體芯片區(qū)域的每個半導(dǎo)體芯片區(qū)域具有第I配置區(qū)域和第2配置區(qū)域。
[0015]在第I配置區(qū)域中，配置具有P型區(qū)域(第I導(dǎo)電型區(qū)域)以及η型區(qū)域(第2導(dǎo)電型區(qū)域)的Pin 二極管(第I 二極管)。在第2配置區(qū)域中，配置具有金屬膜以及與金屬膜接觸的半導(dǎo)體區(qū)域的肖特基二極管(第2 二極管)。肖特基二極管可以是JBSCJunct1nBarrier Schottky:結(jié)型肖特基勢魚)型的二極管。
[0016]接著，檢測在碳化硅基板中存在的缺陷，取得其坐標(biāo)信息(步驟S20)。例如，向碳化硅基板的表面照射激光線，利用激光散射法對缺陷進(jìn)行搜索。
[0017]接著，在碳化硅基板存在缺陷的情況下，根據(jù)缺陷的坐標(biāo)信息，決定半導(dǎo)體芯片區(qū)域內(nèi)的第I配置區(qū)域和第2配置區(qū)域的位置，以使得缺陷收容在第I配置區(qū)域(步驟S30)。
[0018]接著，將半導(dǎo)體芯片區(qū)域內(nèi)的第I配置區(qū)域和第2配置區(qū)域的位置反映到曝光數(shù)據(jù)中(步驟S40)。
[0019]對以上說明的流程更具體地進(jìn)行說明。
[0020]圖2A是表示實(shí)施方式的碳化硅基板的示意平面圖，圖2B是表示在碳化硅基板中存在的缺陷的面內(nèi)分布的示意圖。
[0021]準(zhǔn)備圖2A所示的碳化硅基板I。在碳化硅基板I中，通常隨機(jī)地存在基于塌陷(downfall)的缺陷、在外延生長時(shí)發(fā)生的缺陷、三角缺陷等缺陷2 (表面缺陷)。
[0022]在求取缺陷2的位置時(shí)，事先將碳化硅基板I的表面劃分為，在碳化硅基板I的面內(nèi)沿X方向(第I方向)或與X方向交叉的Y方向(第2方向)排列的多個區(qū)域3。這里，決定碳化硅基板I內(nèi)的任意的基準(zhǔn)點(diǎn)P。
[0023]接著，利用激光散射法，求出多個區(qū)域3的各自中的缺陷2相對于基準(zhǔn)點(diǎn)P的位置(例如坐標(biāo))。由此，求出在碳化硅基板I中存在的缺陷2的面內(nèi)分布。該面內(nèi)分布的數(shù)據(jù)被保存在檢測缺陷的測量器、曝光裝置中。然后，根據(jù)該面內(nèi)分布，決定在半導(dǎo)體芯片區(qū)域內(nèi)的哪個位置配置pin 二極管(第I配置區(qū)域)、或者在哪個位置配置肖特基二極管(第2配置區(qū)域)。在配置的分配中，判斷效率最好的配置，來決定各個半導(dǎo)體芯片區(qū)域的位置。配置的分配被反映為曝光數(shù)據(jù)。
[0024]圖3是表示在實(shí)施方式的碳化硅基板內(nèi)排列的半導(dǎo)體芯片區(qū)域的示意平面圖。
[0025]圖3中，表示出在碳化硅基板I內(nèi)設(shè)置的多個半導(dǎo)體芯片區(qū)域10沿X方向及Y方向排列的形態(tài)(圖中虛線)。半導(dǎo)體芯片區(qū)域10具有用于配置pin 二極管的第I配置區(qū)域11和用于配置肖特基二極管的第2配置區(qū)域12。
[0026]圖3中，作為一例，在半導(dǎo)體芯片區(qū)域10中，例示出3個第2配置區(qū)域12和將這3個第2配置區(qū)域12包圍的第I配置區(qū)域11，但不限于該數(shù)量。也就是說，在多個半導(dǎo)體芯片區(qū)域10的各自中，第I配置區(qū)域11和第2配置區(qū)域12分別至少配置I個。此外，為了使半導(dǎo)體芯片具有浪涌耐量(寸一 7耐量)，以使第2配置區(qū)域12的數(shù)量比第I配置區(qū)域11的數(shù)量多的方式，配置第I配置區(qū)域11以及第2配置區(qū)域12。
[0027]這里，所謂浪涌，是用于確?？煽啃砸允沟美绠?dāng)加入突發(fā)的電流或電壓時(shí)二極管不被破壞的電氣特性。因而，通過配置為使第2配置區(qū)域12的數(shù)量比第I配置區(qū)域11的數(shù)量多，能夠維持通常動作下的功能并增加浪涌耐量。
[0028]假設(shè)在檢測到缺陷2的情況下，關(guān)于半導(dǎo)體芯片區(qū)域10內(nèi)的配置，如上述那樣，決定多個半導(dǎo)體芯片區(qū)域10中的某個半導(dǎo)體芯片區(qū)域10的位置，以使得缺陷2的位置收容在pin 二極管的第I配置區(qū)域11中。圖3中，將該某個半導(dǎo)體芯片區(qū)域10的附圖標(biāo)記表示為“10a”。
[0029]例如，在半導(dǎo)體芯片區(qū)域1a中，與其他半導(dǎo)體芯片區(qū)域10相比，增大第2