的延遲的第三基準(zhǔn)時鐘信號Clk Kef^8tl、以及相對于第一基準(zhǔn)時鐘信號Clklteflttl具有270度的延遲的第四基準(zhǔn)時鐘信號Clklteflt27c^
[0063]另外，在一些其他實(shí)現(xiàn)方式中，從延遲塊676可以包括另外的延遲元件782。例如，每另外對的延遲元件782可以將另外的(例如90度)相移引入選通信號Strb中。類似地，可以通過在每對延遲元件782之后輸出選通信號而產(chǎn)生多相位選通信號Strb。在一些其他實(shí)現(xiàn)方式中，時鐘生成和延遲電路672可以包括并行布置的多個從延遲塊676。例如，以此方式，單個時鐘生成和延遲電路992可以向多個時鐘信號提供必要的延遲，每個從延遲塊適合于在接收和延遲多個接收的時鐘信號中的單獨(dú)一個時使用。
[0064]圖10示出還被配置為修整或者偏斜(skew)由從延遲塊676引入的延遲的時鐘生成和延遲電路1000的示例實(shí)現(xiàn)方式。例如，時鐘生成和延遲電路1000除了包括另外的修整信號Trim之外可以與參考圖8所述的時鐘生成和延遲電路890 —致或者類似。時鐘生成和延遲電路1000可以用于修整或者偏斜在生成選通信號Strb時被引入到時鐘信號Clk中的延遲以補(bǔ)償例如分別由時鐘和數(shù)據(jù)信號Clk和Dat采取的物理路徑上的差別。如所示，另外的修整信號Trim被輸入到從延遲塊676中的延遲元件782。基于修整信號Trim的值，由從延遲塊676中的每個延遲元件782引入的延遲被偏斜以補(bǔ)償這樣的路徑差。以此方式，可以改變由從延遲塊676引入的延遲而不改變由延遲元件780引入的延遲，并且也不改變基準(zhǔn)時鐘ClkKef的頻率。在一些應(yīng)用中，修整信號Trim還可以用于測試時鐘生成和延遲電路100的DLL功能。例如，修整信號Trim還可以用于測試DLL設(shè)計余量；8卩，用于確定最大路徑差或者另外用于測試時鐘生成和延遲電路100產(chǎn)生選通信號Strb中的相對于數(shù)據(jù)信號Dat的正確延遲的能力。在一些其他實(shí)現(xiàn)方式中，修整信號可以類似地與圖7的時鐘生成和延遲電路672 —起使用。
[0065]盡管已經(jīng)描述了具體的時鐘生成和延遲電路672以及振蕩器電路674，但是在一些其他實(shí)現(xiàn)方式中，可以利用其他振蕩器配置。通常，可以使得各種實(shí)現(xiàn)方式與任何基于延遲的弛張振蕩器配置一起工作。在這樣的實(shí)現(xiàn)方式中，用于生成基準(zhǔn)時鐘信號Clkltef的相同的延遲元件還用于實(shí)現(xiàn)DLL功能以生成發(fā)送到從延遲塊676的控制信號Cntrl以延遲用于對數(shù)據(jù)信號Dat采樣的時鐘信號Clk。
[0066]另外，在其中可能期望包括用于穩(wěn)定電源或者降低抖動的穩(wěn)壓器的實(shí)現(xiàn)方式中，可以使用單個穩(wěn)壓器。這與可能在振蕩器中需要穩(wěn)壓器并且在單獨(dú)的DLL電路中需要穩(wěn)壓器的傳統(tǒng)電路相反。此外，通過將DLL電路的功能與振蕩器電路的合并，可以實(shí)現(xiàn)面積(例如硅裸片面積)以及功率的節(jié)省，因為由振蕩器使用的延遲元件還用于提供生成用于該從延遲塊的控制信號的DLL功能。
[0067]對在本公開中所述的實(shí)現(xiàn)方式的各種修改對本領(lǐng)域技術(shù)人員是非常顯而易見的，并且不脫離本公開的精神或范圍，本文所述的普遍原理可以應(yīng)用于其他實(shí)現(xiàn)方式。因此，權(quán)利要求書不意圖限于本文示出的實(shí)現(xiàn)方式，而是將符合與本文所公開的本公開、原理和新穎性特征一致的最寬范圍。
【主權(quán)項】
1.一種電路，包括: 控制塊，配置為生成公共控制信號； 振蕩器，配置為生成基準(zhǔn)時鐘信號，該振蕩器包括多個延遲元件，該振蕩器的每個延遲元件配置為接收該公共控制信號并且基于該公共控制信號在該基準(zhǔn)時鐘信號中引入延遲，該振蕩器的延遲元件被共同布置為在該振蕩器振蕩時生成該基準(zhǔn)時鐘信號；以及 延遲塊，配置為接收數(shù)據(jù)時鐘信號并且生成延遲的時鐘信號，該延遲塊包括一個或多個延遲元件，該延遲塊的每個延遲元件配置為接收該公共控制信號并且基于該公共控制信號在該數(shù)據(jù)時鐘信號中引入延遲，該延遲塊的延遲元件被布置為延遲該數(shù)據(jù)時鐘信號以生成延遲的時鐘信號。
2.如權(quán)利要求1所示的電路，其中: 該控制塊還配置為接收編程信號；以及 該控制塊基于該編程信號生成該公共控制信號。
3.如權(quán)利要求2所述的電路，其中對于該編程信號的給定值，該公共控制信號的值是固定的。
4.如權(quán)利要求2所述的電路，其中該控制塊還配置為: 接收該基準(zhǔn)時鐘信號； 將該基準(zhǔn)時鐘信號的頻率轉(zhuǎn)換為電壓信號或者電流信號； 基于該編程信號生成基準(zhǔn)電壓信號或者基準(zhǔn)電流信號； 將該電壓或者電流信號分別與該基準(zhǔn)電壓信號或者基準(zhǔn)電流信號比較；以及 基于該比較生成該公共控制信號。
5.如權(quán)利要求1到4中任意一項所述的電路，其中該振蕩器的延遲元件以弛張振蕩器配置來布置。
6.如權(quán)利要求1到5中任意一項所述的電路，其中該振蕩器的延遲元件以基于延遲的環(huán)形振蕩器配置來布置。
7.如權(quán)利要求1到6的任意一項所述的電路，還包括反相邏輯門，配置為接收使能信號和基準(zhǔn)時鐘信號作為輸入，該反相邏輯門的輸出耦合到該振蕩器的延遲元件中的第一個，該使能信號配置為觸發(fā)該振蕩器的振蕩。
8.如權(quán)利要求1到7中的任意一項所述的電路，其中: 該振蕩器包括布置在四個串行耦合對中的八個串行耦合的延遲元件；以及該振蕩器中的每對延遲元件配置為在接收到該公共控制信號時在該基準(zhǔn)時鐘信號中引入近似90度的相位延遲。
9.如權(quán)利要求1到8的任意一項所述的電路，其中該振蕩器的延遲元件與該延遲塊的延遲元件基本相同。
10.如權(quán)利要求1到9的任意一項所述的電路，其中該延遲塊包括兩個串行耦合的延遲元件，該延遲塊的兩個延遲元件配置為在接收到該公共控制信號時在該數(shù)據(jù)時鐘信號中引入近似90度的相位延遲。
11.如權(quán)利要求1到10的任意一項所述的電路，其中每個延遲元件包括反相器或者反相電路。
12.—種電路，包括: 控制塊，配置為生成公共控制信號； 振蕩器，配置為生成基準(zhǔn)時鐘信號，該振蕩器包括多個延遲元件，該振蕩器的每個延遲元件配置為接收該公共控制信號并且基于該公共控制信號在該基準(zhǔn)時鐘信號中引入延遲，該振蕩器的延遲元件被共同布置為在該振蕩器振蕩時生成該基準(zhǔn)時鐘信號； 延遲塊，配置為接收數(shù)據(jù)時鐘信號并且生成延遲的時鐘信號，該延遲塊包括一個或多個延遲元件，該延遲塊的每個延遲元件配置為接收該公共控制信號并且基于該公共控制信號在該數(shù)據(jù)時鐘信號中引入延遲，該延遲塊的延遲元件被布置為延遲該數(shù)據(jù)時鐘信號以生成延遲的時鐘信號；以及 數(shù)據(jù)采樣器，配置為接收包括數(shù)據(jù)的位的數(shù)據(jù)信號并且基于該延遲的時鐘信號對該數(shù)據(jù)信號采樣。
13.如權(quán)利要求12所述的電路，其中該數(shù)據(jù)時鐘信號僅與該數(shù)據(jù)信號一起發(fā)送。
14.如權(quán)利要求12或13所述的電路，其中: 該控制塊還配置為接收編程信號；以及 該控制塊基于該編程信號生成該公共控制信號。
15.如權(quán)利要求14所述的電路，其中對于該編程信號的給定值，該公共控制信號的值是固定的。
16.如權(quán)利要求14所述的電路，其中該控制塊還配置為: 接收該基準(zhǔn)時鐘信號； 將該基準(zhǔn)時鐘信號的頻率轉(zhuǎn)換為電壓信號或者電流信號； 基于該編程信號生成基準(zhǔn)電壓信號或者基準(zhǔn)電流信號； 將該電壓或者電流信號分別與該基準(zhǔn)電壓信號或者基準(zhǔn)電流信號比較；以及 基于該比較生成該公共控制信號。
17.如權(quán)利要求12到16的任意一項所述的電路，其中該振蕩器的延遲元件以弛張振蕩器配置來布置。
18.如權(quán)利要求12到17的任意一項所述的電路，其中該振蕩器的延遲元件以基于延遲的環(huán)形振蕩器配置來布置。
19.如權(quán)利要求12到18的任意一項所述的電路，還包括反相邏輯門，配置為接收使能信號和基準(zhǔn)時鐘信號作為輸入，該反相邏輯門的輸出耦合到該振蕩器的延遲元件中的第一個，該使能信號配置為觸發(fā)該振蕩器的振蕩。
20.如權(quán)利要求12到19的任意一項所述的電路，其中該振蕩器的延遲元件與該延遲塊的延遲元件基本相同。
21.如權(quán)利要求12到20的任意一項所述的電路，其中每個延遲元件包括反相器或者反相電路。
22.—種電路，包括: 控制塊，配置為接收編程信號并且基于該編程信號生成公共控制信號； 振蕩器，配置為生成基準(zhǔn)時鐘信號，該振蕩器包括以基于延遲的環(huán)形振蕩器配置來布置的多個延遲元件，該振蕩器的每個延遲元件配置為接收該公共控制信號并且基于該公共控制信號在該基準(zhǔn)時鐘信號中引入延遲，該振蕩器的延遲元件被共同布置為在該振蕩器振蕩時生成該基準(zhǔn)時鐘信號，該基準(zhǔn)時鐘信號被反饋到該振蕩器的輸入； 延遲塊，配置為接收數(shù)據(jù)時鐘信號并且生成延遲的時鐘信號，該延遲塊包括一個或多個延遲元件，該延遲塊的延遲元件與該振蕩器的延遲元件基本相同，該延遲塊的每個延遲元件配置為接收該公共控制信號并且基于該公共控制信號在該數(shù)據(jù)時鐘信號中引入延遲，該延遲塊的延遲元件被布置為延遲該數(shù)據(jù)時鐘信號以生成延遲的時鐘信號；以及 數(shù)據(jù)采樣器，配置為接收包括數(shù)據(jù)的位的數(shù)據(jù)信號并且基于該延遲的時鐘信號對該數(shù)據(jù)信號采樣。
23.如權(quán)利要求22所述的電路，其中該數(shù)據(jù)時鐘信號僅與該數(shù)據(jù)信號一起發(fā)送。
24.如權(quán)利要求22所述的電路，其中對于該編程信號的給定值，該公共控制信號的值是固定的。
25.如權(quán)利要求22所述的電路，其中該控制塊還配置為: 接收該基準(zhǔn)時鐘信號； 將該基準(zhǔn)時鐘信號的頻率轉(zhuǎn)換為電壓信號或者電流信號； 基于該編程信號生成基準(zhǔn)電壓信號或者基準(zhǔn)電流信號； 將該電壓或者電流信號分別與該基準(zhǔn)電壓或者基準(zhǔn)電流信號比較；以及 基于該比較生成該公共控制信號。
【專利摘要】本公開提供了用于生成基準(zhǔn)時鐘信號并基于該基準(zhǔn)時鐘信號延遲接收的時鐘信號的電路、設(shè)備、系統(tǒng)和方法的示例。在一個實(shí)現(xiàn)方式中，電路包括配置為生成控制信號的控制塊。該電路包括配置為生成基準(zhǔn)時鐘信號的振蕩器。振蕩器包括多個延遲元件，每個延遲元件配置為接收控制信號并且基于該控制信號在基準(zhǔn)時鐘信號中引入延遲。振蕩器的延遲元件被布置為生成基準(zhǔn)時鐘信號。該電路還包括配置為接收時鐘信號并且生成延遲的時鐘信號的延遲塊。該延遲塊包括一個或多個延遲元件，每個延遲元件配置為接收控制信號并且基于該控制信號在該時鐘信號中引入延遲。
【IPC分類】G06F1-08, G11C16-32, G11C7-22
【公開號】CN104871247
【申請?zhí)枴緾N201380068287
【發(fā)明人】E.H.布伊揚(yáng)
【申請人】桑迪士克科技股份有限公司
【公開日】2015年8月26日
【申請日】2013年10月25日
【公告號】US8766695, US20140184297, WO2014105262A1