專利名稱：半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)的制作方法
半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)技術(shù)領(lǐng)域一種半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)，尤指一種整合半導(dǎo)體組 件的承載結(jié)構(gòu)及其疊接結(jié)構(gòu)于電路板的承載技術(shù)。
背景技術(shù)：
電子產(chǎn)品輕小化已是現(xiàn)今電子產(chǎn)業(yè)發(fā)展的趨勢(shì)，而隨著電子產(chǎn)品 制作的縮小化，對(duì)于各種不同功能的半導(dǎo)體組件鑲嵌在一電路板上則 有朝更高密度的使用需求。因此，在單一芯片承載件上接置并電性連 接有至少二個(gè)以上的半導(dǎo)體芯片，且該芯片與承載件間的接置方式是 將半導(dǎo)體芯片一一向上疊接在承載件上，再以焊線進(jìn)行電性連接。請(qǐng)參閱圖1，為美國(guó)專利第5， 323， 060號(hào)的多芯片半導(dǎo)體封裝件1 的剖面示意圖，其將一第一半導(dǎo)體芯片12a接置于一電路板ll上，并 通過(guò)一第一焊線13a電性連接至該電路板11，且釆用堆疊方式 (stacked)以將一第二半導(dǎo)體芯片12b間隔一膠層14堆疊于該第一半 導(dǎo)體芯片12a上，而該膠層14的材質(zhì)一般為環(huán)氧膠(印oxy)或膠帶 (tape)，之后再通過(guò)一第二焊線13b電性連接至該電路板11。但是該 第一半導(dǎo)體芯片12a的焊線制造方法(wire bonding)需在該第二半導(dǎo) 體芯片12b堆疊前完成先進(jìn)行，亦即每一層芯片的黏晶(die bonding) 制造及焊線制造均需分別進(jìn)行，因而增加額外的制造復(fù)雜度；再者， 由于該第一半導(dǎo)體芯片12a、膠層14與第二半導(dǎo)體芯片12b是一一順 序向上堆疊于該電路板11上，且為有效防止第二半導(dǎo)體芯片12b觸碰 至第一焊線13a，該膠層14厚度必須增高至該第一焊線13a的線弧高 度以上，如此，不僅增加該多芯片半導(dǎo)體封裝件1的整體厚度，而不 利于半導(dǎo)體裝置的輕薄化，同時(shí)因該膠層14的整體厚度均勻控制不易， 甚而導(dǎo)致該第二半導(dǎo)體芯片12b觸碰至第一焊線13a或該第一焊線13a 與該第二悍線13b接觸產(chǎn)生短路等不良問(wèn)題。又電子產(chǎn)品在積集化的趨勢(shì)下，以提高電子產(chǎn)品的使用功能，并且降低電子產(chǎn)品的高度，遂將半導(dǎo)體組件內(nèi)嵌于承載板的技術(shù)逐漸受 到重視，而嵌埋于電路板的半導(dǎo)體組件可為主動(dòng)組件或被動(dòng)組件。如 圖2所示，為現(xiàn)有將半導(dǎo)體組件嵌埋于一電路板中的結(jié)構(gòu)示意圖，于一承載板20上表面形成有至少一開(kāi)口 200，該開(kāi)口 200是用以接置一 半導(dǎo)體組件21，而該半導(dǎo)體組件21具有一作用面21a，且該作用面21a 具有多個(gè)電極墊212，于該承載板20上表面以及該半導(dǎo)體組件21的作 用面21a上形成一介電層22，并于該介電層22上形成一線路層23， 且該線路層23具有多個(gè)導(dǎo)電結(jié)構(gòu)231以連接該半導(dǎo)體組件21的電極 墊212，依此增層方式形成多層線路層以及介電層，從而構(gòu)成一多層電 路板。然于上述制造方法中，由于單一承載板20嵌埋單一半導(dǎo)體組件21 的電性功能有限，若要增加該承載板20的電性功能則必須增加該半導(dǎo) 體組件21的數(shù)量，如此則必須在該承載板20上開(kāi)設(shè)多個(gè)開(kāi)口 200，但 該承載板20的面積有限無(wú)法擴(kuò)大，因而限制了承載板20電性功能的 擴(kuò)充與發(fā)展。因此，如何提供一種可將半導(dǎo)體組件嵌埋于電路板中，同時(shí)強(qiáng)化 其電性需求及功能，實(shí)已成為目前亟欲解決的技術(shù)問(wèn)題。發(fā)明內(nèi)容鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的主要目的在于提供一種 半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)，以簡(jiǎn)化制造方法。本發(fā)明的另一目的在于提供一種半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié) 構(gòu)，以強(qiáng)化整體結(jié)構(gòu)的電性需求及功能。為達(dá)成上述及其它目的，本發(fā)明提供一種半導(dǎo)體組件承載結(jié)構(gòu)及 其疊接結(jié)構(gòu)。該半導(dǎo)體組件承載結(jié)構(gòu)包括 一電路板，表面設(shè)有線路層，且該 電路板具有至少一開(kāi)口，該線路層具有多個(gè)電性連接墊及導(dǎo)電結(jié)構(gòu)； 一具有多個(gè)電極墊的半導(dǎo)體組件，嵌埋于該開(kāi)口中，且該些電極墊并 通過(guò)該導(dǎo)電結(jié)構(gòu)電性連接該線路層；以及多個(gè)導(dǎo)電凸塊，設(shè)于該電性 連接墊表面。較佳地，該導(dǎo)電凸塊設(shè)于該電路板其中一表面的線路層 的電性連接墊表面。于前述的半導(dǎo)體組件承載結(jié)構(gòu)中，還可包括于未形成有導(dǎo)電凸塊的另一表面的電性連接墊表面的焊錫球。該半導(dǎo)體組件承載結(jié)構(gòu)的疊接結(jié)構(gòu)則包括至少二電路板，各該 電路板表面設(shè)有線路層，且該電路板具有至少一開(kāi)口，于該開(kāi)口中嵌 埋一具有多個(gè)電極墊的半導(dǎo)體組件，而該線路層具有多個(gè)導(dǎo)電結(jié)構(gòu)以 電性連接該半導(dǎo)體組件的電極墊，又該線路層具有多個(gè)電性連接墊； 多個(gè)導(dǎo)電凸塊，設(shè)于至少一電路板的電性連接墊表面， 以及多個(gè)焊錫 球，其形成于未設(shè)有該導(dǎo)電凸塊的線路層的電性連接墊表面，以供一 電路板的導(dǎo)電凸塊對(duì)應(yīng)接合至另 一 電路板的焊錫球，從而形成電路板 間的電性連接。前述的半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)中，該電路板可為印刷 電路板及IC封裝基板的其中之一。該導(dǎo)電凸塊為銅、銀、金、鎳/金 及鎳/鉛/金所組成群組的其中之一。該半導(dǎo)體組件為主動(dòng)組件及被動(dòng) 組件的其中之一。相比于現(xiàn)有技術(shù)，本發(fā)明的半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)， 可直接熔合各該導(dǎo)電凸塊與焊錫球以疊接多半導(dǎo)體組件承載結(jié)構(gòu)，由 此簡(jiǎn)化制造方法，并進(jìn)而強(qiáng)化整體結(jié)構(gòu)的電性需求及功能，實(shí)已解決 現(xiàn)有技術(shù)的缺失。


圖1為美國(guó)專利第5， 323， 060號(hào)的多芯片半導(dǎo)體封裝件1的剖面 示意圖；圖2為現(xiàn)有嵌埋半導(dǎo)體組件的半導(dǎo)體組件承載結(jié)構(gòu)示意圖； 圖3A為本發(fā)明較佳實(shí)施例的半導(dǎo)體組件承載結(jié)構(gòu)的剖視圖； 圖3B為顯示于圖3A形成供一電路板的導(dǎo)電凸塊對(duì)應(yīng)接合至另一 電路板的焊錫球的剖視圖；圖4A為圖3B的半導(dǎo)體組件承載結(jié)構(gòu)的疊接結(jié)構(gòu)的分解示意圖；以及圖4B為圖4A的疊接結(jié)構(gòu)的組合示意圖。 附圖標(biāo)記說(shuō)明1 多芯片半導(dǎo)體封裝件11、 31 電路板12a 第一半導(dǎo)體芯片12b 第二半導(dǎo)體芯片13a 第一焊線13b 第二焊線14 膠層200、 311 開(kāi)口20 承載板 212、 351 電極墊 21a 作用面21 半導(dǎo)體組件22 介電層 23、 33 線路層 231、 333 導(dǎo)電結(jié)構(gòu)3 半導(dǎo)體組件承載結(jié)構(gòu)30 疊接結(jié)構(gòu)331 電性連接墊35 半導(dǎo)體組件37 導(dǎo)電凸塊39 焊錫球具體實(shí)施方式
以下通過(guò)特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，所屬技術(shù)領(lǐng) 域中具有通常知識(shí)者可由本說(shuō)明書(shū)所揭示的內(nèi)容輕易地了解本發(fā)明的 其它優(yōu)點(diǎn)與功效。圖3A至圖4B為依本發(fā)明的半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)的 較佳實(shí)施例所繪制的圖。請(qǐng)參閱圖3A，為本實(shí)施例的半導(dǎo)體組件承載結(jié)構(gòu)3，包括電路板 31、形成于該電路板31上下表面的線路層33、嵌埋于該電路板31開(kāi) 口 311中的半導(dǎo)體組件35、形成于該電路板31上表面的線路層33的 導(dǎo)電凸塊37，其中該電路板31可為印刷電路板或IC封裝基板，且該電路板31具有至少一開(kāi)口 311，以于該開(kāi)口 311中嵌埋至少一半導(dǎo)體組件35。該線路層33形成于該電路板31上下表面，且該電路板31上下表 面的線路層33均形成有多個(gè)電性連接墊331以及接置于該電性連接墊 331的導(dǎo)電結(jié)構(gòu)333。該半導(dǎo)體組件35可為CPU或內(nèi)存(DRAM、 SRAM、 SDRAM)等主動(dòng) 組件，或者可為如電容(capacitors )、電阻(resistor)或電感 (inductors)等被動(dòng)組件。于本實(shí)施例中，該半導(dǎo)體組件35具有多 個(gè)電極墊351，且該電極墊351是電性連接該線路層的導(dǎo)電結(jié)構(gòu)333。至少一導(dǎo)電凸塊37形成于該電性連接墊331表面。于本實(shí)施例中， 是在位于該電路板31上表面的線路層33的電性連接墊331表面設(shè)置 導(dǎo)電凸塊37，且該導(dǎo)電凸塊37可為諸如銅(Cu)、銀(Ag)、金(Au)、鎳 /金(Ni-Au)及鎳/鉛/金(Ni-Pb-Au)的其中之一所制成的凸塊。較佳可 由銅加上前述任一材料制成該導(dǎo)電凸塊37。雖本實(shí)施例的半導(dǎo)體組件承載結(jié)構(gòu)3主要包括電路板31、線路層 33、半導(dǎo)體組件35及導(dǎo)電凸塊37，于其它實(shí)施例中還可于該電路板 31下表面的線路層33的電性連接墊331表面設(shè)置焊錫球(Solder joint) 39，如圖3B所示。請(qǐng)參閱圖4A，當(dāng)欲疊接該半導(dǎo)體組件承載結(jié)構(gòu)3時(shí)，得在位于該 電路板31下表面的線路層33的電性連接墊331表面設(shè)置焊錫球39, 以令該焊錫球39與該導(dǎo)電凸塊37直接熔接以電性連接兩半導(dǎo)體組件 承載結(jié)構(gòu)3。如圖4B所示，該半導(dǎo)體組件承載結(jié)構(gòu)3的疊接結(jié)構(gòu)30包括設(shè)有 線路層33及形成于各電路板31中的幵口 311的二電路板31、設(shè)于各 該電路板31其中一線路層33的電性連接墊331表面的多個(gè)導(dǎo)電凸塊 37、嵌埋于該開(kāi)口 311中的半導(dǎo)體組件35、以及形成于未設(shè)有該導(dǎo)電 凸塊37的線路層33的電性連接墊331表面的多個(gè)焊錫球39。該線路層33具有多個(gè)電性連接墊331及導(dǎo)電結(jié)構(gòu)333，該半導(dǎo)體 組件35的電極墊351通過(guò)該導(dǎo)電結(jié)構(gòu)333電性連接該線路層33，各該 導(dǎo)電凸塊37與焊錫球39對(duì)應(yīng)接合以電性連接，從而形成電路板間的 電性連接。之后，亦可通過(guò)相對(duì)應(yīng)的各該導(dǎo)電凸塊37與焊錫球39持續(xù)疊接該半導(dǎo)體組件承載結(jié)構(gòu)3，以構(gòu)成一多層半導(dǎo)體組件承載結(jié)構(gòu)的疊接結(jié) 構(gòu)。當(dāng)然，如有需要亦可于兩疊接的電路板31的外表面形成線路增層結(jié)構(gòu)(未圖標(biāo))，以形成多層電路板的結(jié)構(gòu)，并非以本實(shí)施例中所示的 為限。此外，于該電路板31最外表面的電性連接墊331表面的焊錫球39， 即該疊接結(jié)構(gòu)30最外層的半導(dǎo)體組件承載結(jié)構(gòu)3的焊錫球39，除可供 一電路板的導(dǎo)電凸塊對(duì)應(yīng)接合至另一電路板的焊錫球外，亦可作為電 性連接外部電子裝置(未圖標(biāo))的導(dǎo)電結(jié)構(gòu)。由此可知，本發(fā)明的半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)，是在至 少一電路板表面的電性連接墊上形成有導(dǎo)電凸塊，并與另一電路板的 焊錫球相對(duì)應(yīng)，通過(guò)直接熔接導(dǎo)電凸塊與焊錫球而形成通路，以電性 連接多個(gè)疊接的電路板及嵌埋于該電路板中的半導(dǎo)體組件，而可簡(jiǎn)化 制造方法，并進(jìn)而強(qiáng)化整體結(jié)構(gòu)的電性需求及功能，相對(duì)已克服現(xiàn)有 技術(shù)的缺失。但是以上所述的具體實(shí)施例，僅用以例釋本發(fā)明的特點(diǎn)及功效， 而非用以限定本發(fā)明的可實(shí)施范疇，在未脫離本發(fā)明上揭的精神與技 術(shù)范疇下，任何運(yùn)用本發(fā)明所揭示內(nèi)容而完成的等效改變及修飾，均 仍應(yīng)為前述的權(quán)利要求書(shū)所涵蓋。
權(quán)利要求
1. 一種半導(dǎo)體組件承載結(jié)構(gòu)，包括一電路板，表面設(shè)有線路層，且該電路板具有至少一開(kāi)口，該線路層具有多個(gè)電性連接墊及導(dǎo)電結(jié)構(gòu)；一具有多個(gè)電極墊的半導(dǎo)體組件，嵌埋于該開(kāi)口中，且該些電極墊并通過(guò)該導(dǎo)電結(jié)構(gòu)電性連接該線路層；以及多個(gè)導(dǎo)電凸塊，其設(shè)于該電性連接墊表面。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體組件承載結(jié)構(gòu)，其中，該電路板 為印刷電路板及IC封裝基板的其中之一。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體組件承載結(jié)構(gòu)，其中，該導(dǎo)電凸 塊為銅、銀、金、鎳/金及鎳/鉛/金所組成群組的其中之一。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體組件承載結(jié)構(gòu)，其中，該導(dǎo)電凸 塊是設(shè)于該電路板其中一表面的線路層的電性連接墊表面。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體組件承載結(jié)構(gòu)，其中，該半導(dǎo)體 組件為主動(dòng)組件及被動(dòng)組件的其中之一 。
6. 根據(jù)權(quán)利要求4所述的半導(dǎo)體組件承載結(jié)構(gòu)，還包括在未形成 有導(dǎo)電凸塊的另一表面的電性連接墊表面形成有焊錫球。
7. —種半導(dǎo)體組件承載結(jié)構(gòu)的疊接結(jié)構(gòu)，包括 至少二電路板，各該電路板表面設(shè)有線路層，且該電路板具有至少一開(kāi)口，于該開(kāi)口中嵌埋一具有多個(gè)電極墊的半導(dǎo)體組件，而該線 路層具有多個(gè)導(dǎo)電結(jié)構(gòu)以電性連接該半導(dǎo)體組件的電極墊，且該線路 層具有多個(gè)電性連接墊；多個(gè)導(dǎo)電凸塊，其設(shè)于至少一電路板的電性連接墊表面；以及 多個(gè)焊錫球，其形成在未設(shè)有該導(dǎo)電凸塊的線路層的電性連接墊表面，以供一電路板的導(dǎo)電凸塊對(duì)應(yīng)接合至另一電路板的焊錫球，以 形成電路板間的電性連接。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體組件承載結(jié)構(gòu)的疊接結(jié)構(gòu)，其中，該電路板為印刷電路板及ic封裝基板的其中之一。
9. 根據(jù)權(quán)利要求7所述的半導(dǎo)體組件承載結(jié)構(gòu)的疊接結(jié)構(gòu)，其中，該導(dǎo)電凸塊為銅、銀、金、鎳/金及鎳/鉛/金所組成群組之一。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體組件承載結(jié)構(gòu)的疊接結(jié)構(gòu)，其中，該半導(dǎo)體組件為主動(dòng)組件及被動(dòng)組件其中之一。
全文摘要
一種半導(dǎo)體組件承載結(jié)構(gòu)及其疊接結(jié)構(gòu)，該半導(dǎo)體組件承載結(jié)構(gòu)包括一電路板，表面設(shè)有線路層，該電路板具有至少一開(kāi)口，且該線路層具有多個(gè)電性連接墊及導(dǎo)電結(jié)構(gòu)；一具有多個(gè)電極墊的半導(dǎo)體組件，其嵌埋于該開(kāi)口中，且該些電極墊并通過(guò)該導(dǎo)電結(jié)構(gòu)電性連接該線路層；以及多個(gè)導(dǎo)電凸塊，其設(shè)于該電性連接墊表面；各該半導(dǎo)體組件承載結(jié)構(gòu)可設(shè)置對(duì)應(yīng)導(dǎo)電凸塊的焊錫球，以供一電路板的導(dǎo)電凸塊對(duì)應(yīng)接合至另一電路板的焊錫球，由此形成疊接結(jié)構(gòu)。
文檔編號(hào)H05K1/18GK101281894SQ20071009223
公開(kāi)日2008年10月8日 申請(qǐng)日期2007年4月2日 優(yōu)先權(quán)日2007年4月2日
發(fā)明者張家維, 連仲城 申請(qǐng)人:全懋精密科技股份有限公司