專利名稱：主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，特別是指應(yīng)用在主動(dòng)式發(fā)光組件與其顯示數(shù)組面板的畫素電路。
背景技術(shù)：
有機(jī)發(fā)光二極管(Organic Light Emitting Diode，OLED)具有自發(fā)光的特性，不需要背光系統(tǒng)即可顯示影像，在近年來已成為顯示組件上受矚目的焦點(diǎn)。此外，有機(jī)發(fā)光二極管具有許多優(yōu)越的光學(xué)特性，例如高對(duì)比度、高亮度、廣視角、色彩飽和度、反應(yīng)時(shí)間快。另外，有機(jī)發(fā)光二極管兼具輕薄、低功率消耗的優(yōu)勢(shì)，使得機(jī)發(fā)光二極管被廣泛應(yīng)用到顯示領(lǐng)域中。
顯示器驅(qū)動(dòng)模式的公知技術(shù)一為晶體管電壓驅(qū)動(dòng)的電路結(jié)構(gòu)，電壓信號(hào)控制兩個(gè)薄膜晶體管。該電壓驅(qū)動(dòng)方式無法補(bǔ)償晶體管因時(shí)間而衰減的特性變化，以及截止電壓(Threshold Voltage)和場(chǎng)效遷移率(Field Effect Mobility)的改變，而導(dǎo)致顯示畫面亮度不均勻的現(xiàn)象。
公知技術(shù)二為晶體管電流驅(qū)動(dòng)的電路結(jié)構(gòu)，如圖1所示。其畫素電路組件如“表1”所示，該電流驅(qū)動(dòng)方式為外部集成電路(Integrated Circuit，IC)直接提供電流至驅(qū)動(dòng)電路，以補(bǔ)償晶體管105截止電壓變化和遷移率改變，進(jìn)而讓發(fā)光組件達(dá)到亮度均勻的影像。該公知技術(shù)中數(shù)據(jù)信號(hào)線109與掃描線108交錯(cuò)時(shí)會(huì)產(chǎn)生寄生電容。在發(fā)光組件102顯示低灰階畫面時(shí)，驅(qū)動(dòng)電流必須先將寄生電容與儲(chǔ)存電容103充電，充電的時(shí)間將導(dǎo)致發(fā)光組件102的反應(yīng)時(shí)間嚴(yán)重延遲。


公知技術(shù)三為“圖2”是利用電流鏡型式搭配電流源驅(qū)動(dòng)的發(fā)光組件205，其畫素組件如“表2”說明。由“表2”特點(diǎn)欄的第三點(diǎn)可得知，要改善反應(yīng)延遲時(shí)間，需較大電流調(diào)變比例(current scaling ratio)，此比例正比于晶體管202/晶體管203的幾何尺寸大小。若以顯示器的畫素面積為125×125μm2，當(dāng)晶體管203的寬度為50μm時(shí)，晶體管202/晶體管203幾何尺寸比例被限制在2.5/1。另，開口率定義為畫素總面積減去畫素電路的面積的差值再除以畫素總面積，故開口率受到晶體管202幾何尺寸增大而變小。


由以上三項(xiàng)公知技術(shù)得知，在提供顯示低灰階畫面時(shí)，需要一主動(dòng)式可調(diào)變電流源電路結(jié)構(gòu)以有效改善時(shí)間延遲，已成為一亟需解決的課題。

發(fā)明內(nèi)容
本發(fā)明的目的是在于提供一種可調(diào)變電流的薄膜晶體管電路及其應(yīng)用的顯示裝置，以縮短公知技術(shù)中發(fā)光組件的反應(yīng)時(shí)間延遲。
本發(fā)明的另一目的是在于提供一種可調(diào)變電流的薄膜晶體管電路及其應(yīng)用的顯示裝置，以補(bǔ)償驅(qū)動(dòng)晶體管因時(shí)間衰退的特性變化。
本發(fā)明的再一目的是在于提供一種可調(diào)變電流的薄膜晶體管電路及其應(yīng)用的顯示裝置，以維持畫素開口率不變。
本發(fā)明為主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，特別是應(yīng)用在主動(dòng)式發(fā)光組件與其顯示數(shù)組面板的薄膜晶體管電路結(jié)構(gòu)。本發(fā)明結(jié)構(gòu)包括多個(gè)開關(guān)晶體管；一驅(qū)動(dòng)晶體管、多個(gè)儲(chǔ)存電容以及一發(fā)光組件。
結(jié)構(gòu)連接方式為第一開關(guān)晶體管的柵極與第二開關(guān)晶體管的柵極電性連接，且第一開關(guān)晶體管與第二開關(guān)晶體管的柵極并與一掃描線電性連接，第一開關(guān)晶體管的第一端與第二開關(guān)晶體管的第一端是與一數(shù)據(jù)線電性連接。第三開關(guān)晶體管分別與一直流電壓信號(hào)線及第四驅(qū)動(dòng)晶體管的第一端電性連接，其中第四驅(qū)動(dòng)晶體管的第二端與一發(fā)光組件電性連接。第一儲(chǔ)存電容的一端是接地，且其另一端與該第四驅(qū)動(dòng)晶體管的柵極電性連接。第二儲(chǔ)存電容的一端是與該第一開關(guān)晶體管及第二開關(guān)晶體管的柵極電性連接，且其另一端分別與該第一儲(chǔ)存電容的一端及該第四驅(qū)動(dòng)晶體管的柵極電性連接。
依據(jù)本發(fā)明，顯示器的薄膜晶體管電路結(jié)構(gòu)于激活期間，該二個(gè)開關(guān)晶體管、依據(jù)掃描線所提供的電壓而被激活，以使得數(shù)據(jù)電流流經(jīng)第四驅(qū)動(dòng)晶體管與發(fā)光組件，當(dāng)薄膜晶體管電路結(jié)構(gòu)由激活期間轉(zhuǎn)為關(guān)閉期間時(shí)，第二儲(chǔ)存電容產(chǎn)生一負(fù)回授效應(yīng)，以使得第一儲(chǔ)存電容與第二儲(chǔ)存電容之間的電位下降，進(jìn)而使得流經(jīng)發(fā)光組件的電流下降。故可在激活期間，以大驅(qū)動(dòng)電流充滿儲(chǔ)存電容，以縮短發(fā)光組件的反應(yīng)時(shí)間，在關(guān)閉期間以較小的驅(qū)動(dòng)電流來顯示灰階影像，以達(dá)成本發(fā)明的第一目的。
本發(fā)明另提供一種主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)。本發(fā)明可補(bǔ)償驅(qū)動(dòng)晶體管因時(shí)間衰退的特性變化，其原理為公式(1)并說明如下經(jīng)過發(fā)光組件電流I＝(μCOXW/2L)(VGS-VTH)2(1)公式(1)中，驅(qū)動(dòng)晶體管的μ為場(chǎng)效遷移率，COX為驅(qū)動(dòng)晶體管的單位面積電容值，W和L為驅(qū)動(dòng)晶體管的寬度與長(zhǎng)度，VGS為驅(qū)動(dòng)晶體管的柵極與發(fā)光組件的陽極電位差值，VTH為驅(qū)動(dòng)晶體管的截止電位。當(dāng)驅(qū)動(dòng)晶體管截止電位改變時(shí)，數(shù)據(jù)信號(hào)線將調(diào)變第一儲(chǔ)存電容和第二儲(chǔ)存電容的電荷數(shù)，使驅(qū)動(dòng)晶體管的柵極電位提高，保持(VGS-VTH)與經(jīng)過發(fā)光組件電流不變，則可穩(wěn)定驅(qū)動(dòng)電流，達(dá)成本發(fā)明的第二目的。
本發(fā)明另提供一種主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)。在開關(guān)晶體管和驅(qū)動(dòng)晶體管幾何尺寸不變，且儲(chǔ)存電容值固定，由調(diào)變第一儲(chǔ)存電容和第二儲(chǔ)存電容的電容值大小，可得一適當(dāng)?shù)碾娏髡{(diào)變比例，使整體開口率維持不變，以達(dá)成本發(fā)明的第三目的。


圖1為公知電流源驅(qū)動(dòng)畫素電路的電路示意圖。
圖2為公知電流鏡搭配電流源驅(qū)動(dòng)畫素電路的電路示意圖。
圖3a為本發(fā)明第一與第二較佳實(shí)施例的薄膜晶體管電路結(jié)構(gòu)的電路示意圖。
圖3b為本發(fā)明第三較佳實(shí)施例的薄膜晶體管電路結(jié)構(gòu)的電路示意圖。
圖4a為本發(fā)明第一較較佳實(shí)施例于薄膜晶體管電路結(jié)構(gòu)開啟期間操作的等效電路的電路示意圖。
圖4b為本發(fā)明第一較較佳實(shí)施例于薄膜晶體管電路結(jié)構(gòu)關(guān)閉期間操作的等效電路的電路示意圖。
圖5為本發(fā)明第一較佳實(shí)施例的薄膜晶體管電路結(jié)構(gòu)的時(shí)脈圖。
圖6為本發(fā)明第一較佳實(shí)施例的輸入電流與電流調(diào)變比例的關(guān)系圖。
圖7為本發(fā)明平均驅(qū)動(dòng)電流與數(shù)據(jù)電流的關(guān)系圖。
圖8為本發(fā)明第二較佳實(shí)施例的薄膜晶體管電路結(jié)構(gòu)的時(shí)脈圖。
圖9為本發(fā)明第二較佳實(shí)施例輸入電流與電流調(diào)變比例的關(guān)系圖。
圖10為本發(fā)明第三較佳實(shí)施例的薄膜晶體管電路結(jié)構(gòu)的時(shí)脈圖。
數(shù)據(jù)線109、209、310掃描線108、208、309晶體管104、105、106、107、202、203、204、207、304、306、307、308儲(chǔ)存電容 103、206、303、305發(fā)光元件 102、205、302控制線311直流電壓信號(hào)線110、210、312電阻 304a、307a、308a接地端101、201a、201b、301a、301b
具體實(shí)施例方式
圖3a顯示本發(fā)明第一較佳實(shí)施例的可調(diào)式晶體管電流驅(qū)動(dòng)薄膜晶體管電路結(jié)構(gòu)，其組件說明如“表3”。

于本實(shí)施例中，晶體管304、306、307、308為N型薄膜晶體管(TFT)，且每一晶體管304、306、307、308所具有的漏極、柵極以及源極的連接關(guān)系，如圖所示。此外，上述發(fā)光組件302可為一發(fā)光二極管(LED)組件，例如有機(jī)發(fā)光二極管(OLED)、高分子發(fā)光二極管(PLED)等。
另外，請(qǐng)注意本實(shí)施例的電路結(jié)構(gòu)與公知的電路結(jié)構(gòu)是不同的，如圖3a中虛線部份，是利用晶體管304、307的柵極端彼此連接，且晶體管304的源極是與晶體管307的源極相連接。此外，在晶體管304、307的柵極至晶體管306的柵極間增設(shè)一儲(chǔ)存電容305。由此，本實(shí)施例所提供的電路結(jié)構(gòu)可達(dá)成具可變的電流調(diào)變比例。
本實(shí)施例的薄膜晶體管電路結(jié)構(gòu)操作模式分為兩時(shí)段操作，一為ON state，另一為OFF state。
ON state的操作如“表4”所示

在步驟三，當(dāng)晶體管306的截止電位改變，則晶體管306的柵極端電位將會(huì)被控制信號(hào)IDATA的集成電路自動(dòng)調(diào)整至適當(dāng)電壓值以允許控制信號(hào)IDATA電流流過。
晶體管306截止電位改變時(shí)，其柵極端電位跟隨截止電位調(diào)變，以保持控制信號(hào)IDATA通過晶體管306至發(fā)光組件302。此時(shí)通過發(fā)光組件302的電流為IOLED_ON。
另外，晶體管306的柵極端電位VB_ON儲(chǔ)存于儲(chǔ)存電容303和305。此ON state操作的等效電路如圖4a所示，其中304a為晶體管304開啟的等效電阻；307a為晶體管307開啟的等效電阻。
OFF state的操作如“表5”所示

在步驟一中，當(dāng)控制信號(hào)VSCAN從高電位轉(zhuǎn)換到零電位時(shí)，受到儲(chǔ)存電容303與305的負(fù)回授效應(yīng)(Feed-through effect)；促使晶體管306的柵極端電位由VB_ON降至VB_OFF，VB_OFF的電位可由公式(2)得知VB-OFF=VB-ON-ΔVSCAN·CST2||COV-T2CST1+CST2||COV-T2---(2)]]>，其中COV-T2為晶體管304的柵極與漏極/源極的寄生電容值。VB_OFF儲(chǔ)存在儲(chǔ)存電容303和305中，使晶體管306在整個(gè)畫面期間保持開啟的狀態(tài)。
在第二步驟中，晶體管308的漏極端連接于直流電壓信號(hào)線312，使晶體管306工作狀態(tài)在飽和區(qū)，電流IOLED_OFF則從直流電壓信號(hào)線312經(jīng)過等效電阻308a、晶體管306至發(fā)光組件302，其等效電路如圖4b所示，其中308a為晶體管308開啟的等效電阻。
在切換時(shí)態(tài)ON state與OFF state時(shí)，因晶體管306的柵極電位下降，發(fā)光組件302的驅(qū)動(dòng)電流由IOLED_ON降至IOLED_OFF，則可達(dá)成電流調(diào)變的功效。其電流調(diào)變比例，即為RSCALE，定義如公式(3)RSCALE＝IOLED-ON/IOLED-OFF(3)根據(jù)(2)和(3)式，較大的儲(chǔ)存電容305的電容值可產(chǎn)生較大的RSCALE值，以縮短在ON state畫素驅(qū)動(dòng)時(shí)間。另外在OFF state時(shí)，可精確的產(chǎn)生低驅(qū)動(dòng)電流IOLED_OFF來達(dá)到顯示低灰階畫面。
此外，本實(shí)施例的各組件與控制信號(hào)的參數(shù)如“表6”，薄膜晶體管電路結(jié)構(gòu)操作的時(shí)脈圖如圖5所示。由“表7”結(jié)果知其RSCALE為14.2。



另外，圖6為本實(shí)施例輸入電流與電流調(diào)變比例的關(guān)系圖，在此固定儲(chǔ)存電容303的電容值(C1)，改變儲(chǔ)存電容305電容值(C2)大小，其控制信號(hào)IDATA由10uA降低到0.2uA時(shí)，則RSCALE逐漸增大。另一方面，調(diào)變儲(chǔ)存電容303與305的電容值比例大小，RSCALE會(huì)隨儲(chǔ)存電容值比例C2/C1愈大而變大。
比較在單一顯示畫面時(shí)間內(nèi)電流控制信號(hào)IDATA與發(fā)光組件的平均驅(qū)動(dòng)電流關(guān)系如圖7所示，其中A1為公知不具有電流調(diào)變功效的電流驅(qū)動(dòng)畫素電路所呈現(xiàn)的仿真結(jié)果，A2為具有固定電流調(diào)變的電流鏡畫素電路所呈現(xiàn)的仿真結(jié)果，A3為本發(fā)明所提供的薄膜晶體管電路結(jié)構(gòu)所呈現(xiàn)的仿真結(jié)果。故，可得知公知技術(shù)與本發(fā)明的薄膜晶體管電路結(jié)構(gòu)的不同，電流控制信號(hào)IDATA與發(fā)光組件的平均驅(qū)動(dòng)電流關(guān)系如公式(4)定義，此定義為二者平均驅(qū)動(dòng)電流IAVG=IOLED-ON·tON+IOLED-OFF·tOFFtON+tOFF---(4)]]>，其中tON與tOFF分別表ON state時(shí)間0.33ms和OFF state時(shí)間33ms。
比較結(jié)果如“表8”


本發(fā)明具有可調(diào)變的電流調(diào)變比例，在較低灰階運(yùn)作時(shí)，可得到較大的電流調(diào)變比例，即顯示低灰階畫面，可用最大的控制信號(hào)IDATA電流充電，以縮短反應(yīng)時(shí)間延遲；另外，在固定電流控制信號(hào)IDATA范圍內(nèi)，具最大平均驅(qū)動(dòng)電流的范圍。
本發(fā)明第二較佳實(shí)施例，是為圖3a中的開關(guān)晶體管308改做P型TFT，其它電路的各個(gè)組件及其動(dòng)作與第一實(shí)施例相類似，其各組件與控制信號(hào)的參數(shù)如“表9”


于本實(shí)施例中，薄膜晶體管電路結(jié)構(gòu)操作的時(shí)脈圖如圖8所示。由圖8結(jié)果知其RSCALE為10。另外，輸入電流與電流調(diào)變比例的關(guān)系于圖9，亦可達(dá)電流調(diào)變之效。
圖3b顯示本發(fā)明第三較佳實(shí)施例的薄膜晶體管電路結(jié)構(gòu)的電路圖，組件結(jié)構(gòu)與圖3a相同，惟控制信號(hào)線311連至掃描線309，薄膜晶體管電路結(jié)構(gòu)操作的時(shí)脈圖如圖10，輸入電流與電流調(diào)變比例的關(guān)系與圖9相同。
由以上的說明可知，本發(fā)明利用串聯(lián)結(jié)構(gòu)的儲(chǔ)存電容來達(dá)成電流調(diào)變的功效，供利用掃描線所提供的電壓的轉(zhuǎn)變而使得其中一個(gè)儲(chǔ)存電容產(chǎn)生負(fù)回授效應(yīng)，以降低晶體管柵極端的電壓，由此降低發(fā)光組件的驅(qū)動(dòng)電流，因此可通過調(diào)整掃描線所提供的電位差或改變?cè)摦a(chǎn)生負(fù)回授效應(yīng)的儲(chǔ)存電容值來彈性改變電流調(diào)變比例，以實(shí)現(xiàn)具有電流調(diào)變功能的電流畫素驅(qū)動(dòng)電路，并縮短顯示低灰階畫面時(shí)的時(shí)間延遲問題、且能補(bǔ)償晶體管組件特性變化。
上述實(shí)施例僅用以說明本發(fā)明，而非限定本發(fā)明。
權(quán)利要求
1.一種主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，包括一數(shù)據(jù)線，是提供一數(shù)據(jù)電流；一掃描線；一直流電壓源；一第一儲(chǔ)存電容；一第二儲(chǔ)存電容，是與第一儲(chǔ)存電容串聯(lián)；以及多個(gè)晶體管，包括一第一晶體管、一第二晶體管、一第三晶體管、及一第四晶體管，該第三晶體管的一端與直流電壓源電性連接，且第三晶體管的柵極端與第二儲(chǔ)存電容的一端相連接，且與掃描線電性連接，其中該第四晶體管的一端與一發(fā)光組件電性連接，第一晶體管與第二晶體管的柵極相連接，且與掃描線電性連接。
2.如權(quán)利要求1所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，該薄膜晶體管電路結(jié)構(gòu)于開啟期間，第一晶體管、第二晶體管及第四晶體管開啟。
3.如權(quán)利要求1所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，該薄膜晶體管電路結(jié)構(gòu)于關(guān)閉期間，第三晶體管與第四晶體管開啟。
4.如權(quán)利要求1所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，第一儲(chǔ)存電容與第二儲(chǔ)存電容之間具有一節(jié)點(diǎn)，且該節(jié)點(diǎn)與第四晶體管的柵極電性連接，供該薄膜晶體管電路結(jié)構(gòu)由開啟期間轉(zhuǎn)為關(guān)閉期間時(shí)，第四晶體管因該節(jié)點(diǎn)的電位下降，以使得流經(jīng)第四晶體管與發(fā)光組件的電流降低。
5.如權(quán)利要求1所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，第一儲(chǔ)存電容與第二儲(chǔ)存電容之間具有一節(jié)點(diǎn)，且該節(jié)點(diǎn)與第三晶體管的柵極電性連接，供該薄膜晶體管電路結(jié)構(gòu)由開啟期間轉(zhuǎn)為關(guān)閉期間時(shí)，第三晶體管因該節(jié)點(diǎn)的電位下降，以使得流經(jīng)第三晶體管與發(fā)光組件的電流降低。
6.如權(quán)利要求1所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，流經(jīng)該發(fā)光組件于該薄膜晶體管電路結(jié)構(gòu)的開啟期間的電流與流經(jīng)發(fā)光組件于該薄膜晶體管電路結(jié)構(gòu)的關(guān)閉期間的電流具有一電流調(diào)變比例。
7.如權(quán)利要求6所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的電流調(diào)變比例是隨著掃瞄線所提供的電位差增加而變大。
8.如權(quán)利要求6所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的電流調(diào)變比例是隨著第二儲(chǔ)存電容的電容量增加而變大。
9.一種主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，包括一第一晶體管，具有一第一端、一第二端及一柵極；一第二晶體管，具有一第一端、一第二端及一柵極；一第一儲(chǔ)存電容，具有一第一端與一第二端，該第一儲(chǔ)存電容的第一端接地；一第二儲(chǔ)存電容，具有一第一端與一第二端；一數(shù)據(jù)線，分別與第一晶體管的第一端、及第二晶體管的第一端電性連接；一掃瞄線，分別與第一晶體管的柵極、第二晶體管的柵極及第二儲(chǔ)存電容的第二端電性連接；一第三晶體管，具有一第一端、一第二端及一柵極，該第三晶體管的第一端與一直流電壓信號(hào)線電性連接；以及一第四晶體管，具有一第一端、一第二端及一柵極，該第四晶體管的第一端分別與第一晶體管的第二端及第三晶體管的第二端電性連接，該第四晶體管的柵極分別與第二晶體管的第二端、第一儲(chǔ)存電容的第二端及第二儲(chǔ)存電容的第一端電性連接，且該第四晶體管的第二端與一發(fā)光組件的一端電性連接。
10.如權(quán)利要求9所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的發(fā)光組件的另一端接地。
11.如權(quán)利要求9所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第三晶體管的柵極與一控制線電性連接。
12.如權(quán)利要求9所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第三晶體管的柵極分別與掃瞄線、第二儲(chǔ)存電容的第二端電性連接。
13.如權(quán)利要求9所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第一晶體管、第二晶體管、第三晶體管及第四晶體管為一N型晶體管時(shí)，該晶體管的第一端為漏極，且該晶體管的第二端為源極。
14.如權(quán)利要求9所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第三晶體管為一P型晶體管時(shí)，該第三晶體管的第一端為源極，且其第二端為漏極。
15.一種主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，包括一第一開關(guān)晶體管，其柵極與一第二開關(guān)晶體管的柵極電性連接，且該第一開關(guān)晶體管與第二開關(guān)晶體管的柵極并與一掃描線電性連接，該第一開關(guān)晶體管的第一端與第二開關(guān)晶體管的第一端與一數(shù)據(jù)線電性連接；一第三開關(guān)晶體管，分別與一直流電壓信號(hào)線及一第四驅(qū)動(dòng)晶體管的第一端電性連接；一第一儲(chǔ)存電容，其一端接地，且其另一端與第四驅(qū)動(dòng)晶體管的柵極電性連接；以及一第二儲(chǔ)存電容，其一端與第一開關(guān)晶體管及第二開關(guān)晶體管的柵極電性連接，且其另一端分別與第一儲(chǔ)存電容的一端及第四驅(qū)動(dòng)晶體管的柵極電性連接。
16.如權(quán)利要求15所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第三開關(guān)晶體管的柵極與一控制線電性連接。
17.如權(quán)利要求15所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第四驅(qū)動(dòng)晶體管的柵極分別與第二儲(chǔ)存電容的一端、第一開關(guān)晶體管的柵極及第二開關(guān)晶體管的柵極電性連接。
18.如權(quán)利要求15所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第四驅(qū)動(dòng)晶體管的第二端與一發(fā)光組件電性連接。
19.如權(quán)利要求15所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第三開關(guān)晶體管為P型晶體管。
20.如權(quán)利要求15所述的主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，其特征在于，所述的第三開關(guān)晶體管為N型晶體管。
全文摘要
本發(fā)明涉及一主動(dòng)式可調(diào)變電流的薄膜晶體管電路結(jié)構(gòu)，特別是應(yīng)用在主動(dòng)式發(fā)光組件與其顯示陣列面板的畫素電路。本發(fā)明結(jié)構(gòu)包括電流源、數(shù)據(jù)線、掃描線、直流電壓信號(hào)線、多個(gè)儲(chǔ)存電容、多個(gè)開關(guān)晶體管與一驅(qū)動(dòng)晶體管。其中多個(gè)儲(chǔ)存電容形成串聯(lián)結(jié)構(gòu)，其功能為薄膜晶體管電路結(jié)構(gòu)由開啟期間轉(zhuǎn)為關(guān)閉期間時(shí)，其中一儲(chǔ)存電容因負(fù)回授效應(yīng)而使得該多個(gè)儲(chǔ)存電容間的節(jié)點(diǎn)的電位下降，進(jìn)而使得流經(jīng)發(fā)光組件的電流下降，以實(shí)現(xiàn)電流調(diào)變功能。多個(gè)開關(guān)晶體管功能為開關(guān)功能，以作為控制該電流源的電流方向。
文檔編號(hào)H05B33/08GK1741116SQ20051010324
公開日2006年3月1日 申請(qǐng)日期2005年9月16日 優(yōu)先權(quán)日2005年9月16日
發(fā)明者林彥仲, 黃建智, 楊佳峰, 王俊雄, 謝漢萍, 陳培銘, 魏燕伶, 王安志 申請(qǐng)人:廣輝電子股份有限公司, 國立交通大學(xué)