專利名稱：印刷電路板布線架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種印刷電路板布線架構(gòu)，尤指一種能夠降低差分信號(hào)之間的串?dāng)_，提高信號(hào)傳輸品質(zhì)的印刷電路板布線架構(gòu)。
技術(shù)背景在印刷電路板信號(hào)線路設(shè)計(jì)中，差分信號(hào)在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)，差分信號(hào)和普通的單端信號(hào)相比，其優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面a)抗干擾能力強(qiáng)，外界共模信號(hào)可以在具有良好耦合性能的差分線上被完全抵消；b)能有效的抑制電磁干擾，極性相反的兩信號(hào)對(duì)外輻射的電磁場(chǎng)可以完全抵消，耦合的越緊密，釋放到外界的電磁能量就越少。
c)時(shí)序定位精確，由于差分信號(hào)的開關(guān)變化位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠?jī)蓚€(gè)域值電壓判斷，因而工藝受溫度影響小，能降低時(shí)序的誤差，更適合低幅度信號(hào)的電路。
在布線設(shè)計(jì)中，差分導(dǎo)線對(duì)的布線一般要求差分導(dǎo)線對(duì)長(zhǎng)度相等，這是為了保證差分線之間的耦合阻抗沿整個(gè)差分導(dǎo)線對(duì)都為一常數(shù)。然而在差分導(dǎo)線對(duì)接入集成芯片IC時(shí)，參閱圖1，現(xiàn)以差分導(dǎo)線對(duì)接入靜電防護(hù)集成芯片IP4220CZ6(Philips)為例，其布線架構(gòu)包括一長(zhǎng)條矩形的集成芯片安裝區(qū)域10’，四個(gè)過(guò)孔1’、2’、3’、4’設(shè)于所述長(zhǎng)條矩形的集成芯片的安裝區(qū)域10’之中，六個(gè)焊盤IC01’～I(xiàn)C06’位于所述集成芯片安裝區(qū)域長(zhǎng)邊的兩側(cè)，用于焊接集成芯片所對(duì)應(yīng)的引腳。其中，所述第一差分導(dǎo)線對(duì)100’中，第一差分線101’先經(jīng)過(guò)所述焊盤IC06’，然后穿越所述過(guò)孔1’從元件層(component layer)接入焊接層(solder layer)，第二差分線102’經(jīng)過(guò)所述焊盤IC01’，且穿越所述過(guò)孔2’從元件層接入焊接層；所述第二差分導(dǎo)線對(duì)200’中，第三差分線202’先經(jīng)過(guò)所述焊盤IC04’，然后穿越所述過(guò)孔3’從元件層接入焊接層，第四差分線201’經(jīng)過(guò)焊盤IC03’，且穿越所述過(guò)孔4’從元件層接入焊接層?？梢姡郎鲜霾季€架構(gòu)，所述焊盤IC01’到過(guò)孔2’的走線將導(dǎo)致所述第一差分線101’與所述第二差分線102’的走線長(zhǎng)度存在較大差異，與此類似，所述焊盤IC03’到過(guò)孔3’的走線將導(dǎo)致所述第三差分線202’與所述第四差分線201’的走線長(zhǎng)度存在較大差異，這種走線長(zhǎng)度上的差異將會(huì)導(dǎo)致差分導(dǎo)線對(duì)中差分信號(hào)間的共模干擾信號(hào)增強(qiáng)，嚴(yán)重影響信號(hào)的傳輸品質(zhì)。
因此，有必要對(duì)現(xiàn)有的布線架構(gòu)進(jìn)行改進(jìn)，以消除上述缺點(diǎn)。

發(fā)明內(nèi)容鑒于上述技術(shù)內(nèi)容，有必要提供一種在差分導(dǎo)線對(duì)接入集成芯片時(shí)可以降低差分信號(hào)之間的串?dāng)_，又能提高信號(hào)傳輸品質(zhì)的印刷電路板布線架構(gòu)。
一種印刷電路板布線架構(gòu)，包括一集成芯片安裝區(qū)域、若干焊盤、若干過(guò)孔以及若干差分導(dǎo)線對(duì)，所述若干焊盤分別位于所述集成芯片安裝區(qū)域兩側(cè)，所述集成芯片的引腳可對(duì)應(yīng)焊接于所述焊盤上，所述若干過(guò)孔用以使信號(hào)線在印刷電路板的不同布線層間穿越，其中，鄰近所述集成芯片安裝區(qū)域其中一側(cè)的焊盤處設(shè)有若干過(guò)孔；所述差分導(dǎo)線對(duì)中，每一對(duì)差分導(dǎo)線分別經(jīng)過(guò)對(duì)應(yīng)所述焊盤后再穿越對(duì)應(yīng)過(guò)孔。
所述印刷電路板布線架構(gòu)能使差分導(dǎo)線對(duì)的走線接入集成芯片時(shí)使得差分導(dǎo)線對(duì)走線路徑中各差分線等長(zhǎng)，從而降低差分信號(hào)之間的串?dāng)_，提高信號(hào)傳輸品質(zhì)。

圖1是現(xiàn)有技術(shù)的布線圖；圖2是本發(fā)明印刷電路板布線架構(gòu)較佳實(shí)施例的布線圖。
具體實(shí)施方式下面參照附圖結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。
參閱圖2，本發(fā)明印刷電路板布線架構(gòu)較佳實(shí)施例，本發(fā)明以差分導(dǎo)線對(duì)接入靜電防護(hù)集成芯片IP4220CZ6(Philips)的印刷電路板布線架構(gòu)為例，所述印刷電路板布線架構(gòu)，包括一長(zhǎng)條矩形的集成芯片安裝區(qū)域10，六個(gè)焊盤IC01～I(xiàn)C06，四個(gè)過(guò)孔1、2、3、4以及兩差分導(dǎo)線對(duì)100與200。所述焊盤IC01～I(xiàn)C06分別位于所述集成芯片安裝區(qū)域10長(zhǎng)邊的兩側(cè)，其中，所述焊盤IC01～I(xiàn)C03位于所述集成芯片安裝區(qū)域一側(cè)，所述焊盤IC04～I(xiàn)C06位于其另一側(cè)；所述集成芯片信號(hào)引腳可分別對(duì)應(yīng)焊接于所述焊盤IC01、IC03、IC04、IC06，所述集成芯片的電源引腳和接地引腳可分別對(duì)應(yīng)所述焊盤IC02和IC05。所述四個(gè)過(guò)孔1、2、3、4用以使信號(hào)走線在印刷電路板的不同布線層間穿越，其中，所述過(guò)孔1、2、3、4置于鄰近所述焊盤IC01～I(xiàn)C03的位置。所述差分導(dǎo)線對(duì)100中，第一差分線101先經(jīng)過(guò)所述焊盤IC06然后穿越所述過(guò)孔1從印刷電路板的元件層接入焊接層，第二差分線102先經(jīng)過(guò)所述焊盤IC01，然后穿越所述過(guò)孔2從印刷電路板的元件層接入焊接層；所述差分導(dǎo)線對(duì)200中，第三差分線202先經(jīng)過(guò)所述焊盤IC04，然后穿越所述過(guò)孔3從印刷電路板的元件層接入焊接層，第四差分線201先經(jīng)過(guò)所述焊盤IC03，然后穿越所述過(guò)孔4從印刷電路板的元件層接入焊接層。
應(yīng)用上述印刷電路板布線架構(gòu)，可消除現(xiàn)有技術(shù)中所述第一差分線101’與所述第二差分線102’的走線長(zhǎng)度的差異；亦可消除現(xiàn)有技術(shù)中所述第三差分線202’與所述第四差分線201’的走線長(zhǎng)度的差異，又因差分導(dǎo)線對(duì)中，兩差分導(dǎo)線中的信號(hào)極性相反，故相同長(zhǎng)度的差分導(dǎo)線對(duì)走線可完全抵消所述差分導(dǎo)線對(duì)100、200中的共模干擾信號(hào)，從而減小差分導(dǎo)線對(duì)之間的串?dāng)_，提高信號(hào)的傳輸品質(zhì)。
權(quán)利要求
1.一種印刷電路板布線架構(gòu)，包括一集成芯片安裝區(qū)域、若干焊盤、若干過(guò)孔以及若干差分導(dǎo)線對(duì)，所述若干焊盤分別位于所述集成芯片安裝區(qū)域的兩側(cè)，所述集成芯片的引腳可對(duì)應(yīng)焊接于所述焊盤上，所述若干過(guò)孔用以使信號(hào)線在印刷電路板的不同布線層間穿越，其特征在于鄰近所述集成芯片安裝區(qū)域其中一側(cè)的焊盤處設(shè)有若干過(guò)孔；所述差分導(dǎo)線對(duì)中，每一對(duì)差分導(dǎo)線分別經(jīng)過(guò)對(duì)應(yīng)所述焊盤后再穿越對(duì)應(yīng)過(guò)孔。
2.如權(quán)利要求1所述印刷電路板布線架構(gòu)，其特征在于所述差分導(dǎo)線對(duì)穿越所述過(guò)孔從印刷電路板的元件層接入焊接層。
3.如權(quán)利要求1所述印刷電路板布線架構(gòu)，其特征在于所述集成芯片為靜電防護(hù)集成芯片。
全文摘要
一種印刷電路板布線架構(gòu)，包括一集成芯片安裝區(qū)域、若干焊盤、若干過(guò)孔以及若干差分導(dǎo)線對(duì)，所述若干焊盤分別位于所述集成芯片安裝區(qū)域的兩側(cè)，所述集成芯片的引腳可對(duì)應(yīng)焊接于所述焊盤上，所述若干過(guò)孔用以使信號(hào)線在印刷電路板的不同布線層間穿越，其中，鄰近所述集成芯片安裝區(qū)域其中一側(cè)的焊盤處設(shè)有若干過(guò)孔；所述差分導(dǎo)線對(duì)中，每一對(duì)差分導(dǎo)線分別經(jīng)過(guò)對(duì)應(yīng)所述焊盤后再穿越對(duì)應(yīng)過(guò)孔。所述印刷電路板布線架構(gòu)能使差分導(dǎo)線對(duì)的走線接入集成芯片時(shí)使得差分導(dǎo)線對(duì)中兩差分線等長(zhǎng)，從而降低差分信號(hào)之間的串?dāng)_，提高信號(hào)傳輸品質(zhì)。
文檔編號(hào)H05K3/34GK1913742SQ20051003657
公開日2007年2月14日 申請(qǐng)日期2005年8月12日 優(yōu)先權(quán)日2005年8月12日
發(fā)明者舒生云 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司