專利名稱：半導體裝置電源互連條紋的制作方法
技術(shù)領(lǐng)域：
揭示了一種用于改善半導體裝置電源的傳遞和濾波的方法和裝置。
背景技術(shù)：
隨著半導體裝置特別是處理器的復雜性和性能繼續(xù)提升，它們也繼續(xù)要求更高的功率量。事實上，供電給這種半導體裝置所需的電流量常貢獻許多針腳、球、墊或其它類型的互連(雖然通常實踐中將術(shù)語“針腳”用作對術(shù)語“互連”的工程縮寫而不管該互連是否真的是針腳)，以確保足夠的電流容量和合適的電壓。
圖1描述了半導體器件的現(xiàn)有技術(shù)的引出線100。特別是，圖1描述了加州Sunnyvale的Advanced Micro Devices所使用的針腳，其用于一系列處理器。如圖所示，在整個引出線100上散布Vss互連150和Vcc互連160。圖2說明了用于另一種半導體器件的現(xiàn)有技術(shù)的引出線200。特別是，圖2示出了加州Sarta Clara的Intel Corporation所使用的引出線，其用于不同的一系列處理器。與引出線100的情況有些相似，在整個引出線200上散布Vss互連250和Vcc互連260。
如圖1和2中可看到的，大部分可用互連都已專用于供電。但是，整個引出線100和200上Vss和Vcc互連的散布不允許使用較大的不間斷軌跡在印刷電路板(PCB)上傳送功率從電源到引出線100或200的Vss或Vcc互連。此外，Vss和Vcc互連的這種相同散布還導致用于提供Vss和/或Vcc的任何接地或電源面混亂，其中孔變得不連續(xù)以致不能僅以較低的電阻傳送較大的電流。如PCB設(shè)計領(lǐng)域內(nèi)的熟練技術(shù)人員可以理解的，諸如引出線100和200的半導體裝置引出線中互連的純粹數(shù)量需要互連接近地隔開，這就需要用于與這些互連傳送功率和/或信號的多層PCB軌跡。這是不管半導體裝置是否使用當前的表面安裝或以前的通孔方法附著于PCB上的情況，因為盡管表面安裝方法中的互連本身不穿透PCB層，但它們需要經(jīng)由過孔進行連接。
利用孔混亂的更小軌跡或平面將電源提供給半導體裝置會相應地增加電阻，這降低了置于引出線100或200附近或中間的濾波電容器的效率。會使半導體裝置引起的和由一個或多個Vss和/或Vcc互連傳送到PCB的瞬變持續(xù)更長，具有更大的幅度，并不能很快地由濾波電容器抵消，因為當通過這么高電阻的軌跡和/或平面?zhèn)鞑r這些瞬變比通常期望達到濾波電容器的瞬變持續(xù)更久。此外，在電壓調(diào)節(jié)器用于供電給半導體裝置的情況中，這些高電阻的相同軌跡和/或平面需要花費更長的時間在半導體裝置附近的電壓調(diào)節(jié)器輸出處反映出電流需求變化，因為高電阻不允許Vss和/或Vcc互連處所形成的電壓變化快速傳播向電壓調(diào)節(jié)器的輸出以使電壓調(diào)節(jié)器能適當?shù)厣龎夯蚪档推漭敵?。最后，高電阻導致用于半導體裝置的更多功率作為軌跡和/或平面的散熱而損耗。


通過以下詳細描述，將使這里所要求的本發(fā)明的目的、特點和優(yōu)點為本領(lǐng)域熟練技術(shù)人員顯而易見，其中圖1顯示了現(xiàn)有技術(shù)的引出線。
圖2示出了另一種現(xiàn)有技術(shù)的引出線。
圖3示出了引出線的一個實施例。
圖4示出了引出線的另一個實施例。
圖5示出了引出線的又一個實施例。
圖6示出了引出線的再一個實施例。
圖7a和7b示出了使用通孔技術(shù)的半導體裝置的引出線和PCB軌跡的一個實施例。
圖8a和8b示出了使用表面安裝技術(shù)的半導體裝置的引出線和PCB軌跡的一個實施例。
圖9示出了引出線的另一個實施例。
圖10a-10d示出了使用通孔技術(shù)的半導體裝置的引出線和PCB軌跡的一個實施例。
圖11a-11d示出了使用表面安裝技術(shù)的半導體裝置的引出線和PCB軌跡的一個實施例。
具體實施例方式
雖然闡述了許多細節(jié)用于說明并提供了以下描述的完整理解，但本領(lǐng)域的熟練技術(shù)人員顯見的是，實施以下所要求的本發(fā)明的實施例時不一定需要這些具體細節(jié)。
揭示了用于改善從電源到半導體裝置的功率導電的方法和裝置。特別是，揭示了互連(針腳、球、墊或其它互連)的設(shè)計，其中用于傳送功率的互連按條紋配置安排，其縮短了電源和半導體裝置間所需的導電路徑并減少了導電路徑的電阻。雖然揭示內(nèi)容大部分集中在具有其中針腳被安排成主要格子狀陣列的封裝的半導體器件上，但本領(lǐng)域的熟練技術(shù)人員可以理解，以下所要求的本發(fā)明可應用于使用各種封裝配置的各種電子裝置中。此外，雖然術(shù)語“引出線”用于表示半導體裝置封裝的互連的物理設(shè)計，但這在承認工業(yè)上該術(shù)語的共同使用的情況下進行，且這不表示限制這里教導應用于具有其上實際針腳是特殊類型互連的封裝的半導體裝置。
圖3示出了半導體裝置的引出線的實施例。引出線300的互連按二維格子圖案安排，具有四個側(cè)邊，包括側(cè)邊301和302，以及空缺的中心305。沿著側(cè)邊301和302，Vss互連350和Vcc互連360排列于鄰接的互連條紋，諸如Vss條紋351和Vcc條紋361，其大多按交替并行線排列。
引出線300還可具有側(cè)邊303和304內(nèi)信號互連之中分散的更多Vss互連350。但是，在側(cè)邊303和304內(nèi)的信號互連中使用差分信號和/或其它因素可允許側(cè)邊303和/或304內(nèi)Vss互連350的數(shù)量與圖3所示的相比大量減少，或許完全消除。
諸如Vss條紋351和Vcc條紋361的Vss和Vcc(350和360)互連的條紋允許軌跡和/或平面提供更大的通路，以便利用引出線300將電流從電源傳送到半導體器件。在一個實施例中，如圖所示，Vss和Vcc互連350和360形成的條紋被定向成有利于使得Vss和Vcc的源沿側(cè)邊301和302設(shè)置，諸如在位置310處。在可選實施例中，沿著側(cè)邊301和302的Vss和Vcc互連(350和360)所形成的條紋可按其它方向定向，或許適應將Vss和Vcc的源僅置于側(cè)邊301和302所形成的中心處，或者僅沿側(cè)邊301或302之一。
圖4描述了具有半導體器件的引出線的另一個實施例。如圖3的引出線300中，引出線400的互連按二維格子圖案排列，具有四個側(cè)邊，包括側(cè)邊401和402，以及空缺的中心405。沿著側(cè)邊401和402，Vss互連450和Vcc互連460排列于互連的鄰接條紋中，諸如Vss條紋451和Vcc條紋461，其大多按交替并行線排列。引出線400還可將更多的Vss互連450分散于側(cè)邊403和404內(nèi)的信號互連中。
如同圖3的引出線300的情況，引出線400的Vss互連450和Vcc互連460的條紋，諸如Vss條紋451和Vcc條紋461，使得軌跡和/或平面能提供更大的通路，以便將更多電流從電源傳送到半導體器件。但是，與引出線300的Vss互連350和Vcc互連360的條紋不同，引出線400的Vss互連450和Vcc互連460的多數(shù)條紋由互連的雙行或列構(gòu)成。這些互連的雙倍寬度條紋允許甚至更大的軌跡用于傳送電流。此外，這些雙倍寬度條紋提供了機會，以使平面可由更少的用于Vss和/或Vcc的過孔穿透，或者使這些過孔按減少對平面?zhèn)魉透嚯娏鞯哪芰Φ挠绊懙姆绞脚帕小?br> 雖然圖3描述了由互連的單列和/或行構(gòu)成的條紋，且圖4描述了雙倍寬度條紋，但本領(lǐng)域的熟練技術(shù)人員可以理解，這里的教導也可用于更寬的條紋(例如，三倍寬度條紋等)。在某些實施例中，條紋寬度的選擇可基于具有按條紋排列的Vss互連和/或Vcc互連的半導體器件的電路和/或管芯的設(shè)計方面，或者用于這種半導體器件的封裝的設(shè)計方面?；蛘?，在其它實施例中，條紋寬度的選擇可基于諸如所使用的特殊類型的互連如何感應和/或互連的選擇對Vcc和Vss針腳之間環(huán)路電感的影響的方面。所考慮的這些方面必須與每個可能的條紋寬度所產(chǎn)生的電阻的差異相平衡。
圖5描述了具有半導體器件的引出線的又一個實施例。引出線500與圖4的引出線400基本類似，包括將Vss和Vcc互連的條紋定向在便于使Vss和Vcc的源在位置510處的方向上。引出線400和引出線500之間的主要區(qū)別在于許多附加Vss互連560被置于引出線500的側(cè)邊504內(nèi)沿著中心位置505的一邊緣。
在中心位置505內(nèi)設(shè)置了許多濾波部件520。濾波部件520可以是電容器和/或用于抵消引出線500的互連附近Vss和/或Vcc導體中的尖峰、波谷和/或其它形式瞬變的其它各種部件。這些附加的Vss互連560沿著側(cè)邊504內(nèi)的中心位置505的一邊緣設(shè)置，以便通過在使用引出線500的半導體器件內(nèi)的Vss和至少一個濾波部件520之間提供更短的導電路徑來增強濾波部件520的效果。沿著側(cè)邊504的這些附加Vss互連560的位置允許由這些附加Vss互連560形成的條紋實質(zhì)上延伸側(cè)邊501中形成的Vss條紋561，從而至少允許PCB上導電材料的可有更大的軌跡，其中引出線500用于沿擴展條紋繼續(xù)減少沿擴展條紋的Vss互連560之間形成差分電壓的可能。
圖6描繪了具有半導體器件的引出線的又一個實施例。圖6的引出線基本類似于圖5的引出線500，包括將Vss和Vcc互連的條紋定向一方向上，以便于使Vss和Vcc的源在諸如位置610的特殊位置處，以及延伸構(gòu)成側(cè)邊601內(nèi)Vss條紋661的Vss互連條紋進入側(cè)邊604沿著中心位置605。引出線500和引出線600之間的主要區(qū)別在于用形成實質(zhì)性條紋的Vss互連660實現(xiàn)Vss條紋661的延伸。
如同采用引出線500的情況，多個濾波部件620置于中心位置605中。濾波部件620可以是電容器和/或用于抵消引出線500的互連附近Vss和/或Vcc導體中的尖峰、波谷和/或其它形式瞬變的其它各種部件。這些附加的Vss互連660沿著側(cè)邊604內(nèi)的中心位置605的一邊緣設(shè)置，以便通過在使用引出線600的半導體器件內(nèi)的Vss和至少一個濾波部件620之間提供更短的導電路徑來增強濾波部件620的效果。如同采用引出線500的情況，Vss條紋661的延伸允許PCB上導電材料的更大軌跡，其中引出線600用于繼續(xù)沿著擴展條紋，減少沿擴展條紋的Vss互連660之間形成差分電壓的可能性。
參考圖5和6，如果側(cè)邊504和604內(nèi)還有Vcc互連以向Vcc和Vss兩者提供縮短的通路，則Vss互連560和660的Vss條紋561和661的延伸在提升濾波部件520和620的效果方面更有效。如圖5和6的引出線500和600提供的實例中所示，某些實施例可將Vss互連散布遍及側(cè)邊504和604。或者，如引出線500和600中示出的，其它實施例可具有與側(cè)邊504和604中Vcc互連條紋平行的Vss互連條紋，可能還在其它側(cè)邊(諸如側(cè)邊501和601)中延伸Vss互連的條紋。
圖7a和7b描述了實施例中半導體器件的一部分引出線和PCB上的相應導體設(shè)計，其中可采用通孔技術(shù)將半導體器件安裝到PCB上，如使用針柵陣列(PGA)封裝的半導體器件的情況。參考圖7a，按與前述實施例相對應的方式，引出線部分700具有按條紋排列的Vss互連750和Vcc互連760，諸如Vss條紋751和Vcc條紋761。為支持濾波部件(未示出)，互連對721和722靠近引出線部分700，并提供濾波部件可被安裝并因此連接到Vss和Vcc的位置。
參考圖7b，引出線部分700的Vss和Vcc互連的條紋結(jié)構(gòu)(750和760)形成PCB中通孔的相應設(shè)計，其允許形成Vss軌跡752的該PCB一層上的導電材料按引起形成同一層上的Vcc平面762的導電材料的連續(xù)性相對較少間斷的方式進行布置。如圖所示，所形成的平面762的設(shè)計具有通過引出線部分700一直形成的較寬的導電材料通路，且雖未專門示出，但PCB設(shè)計領(lǐng)域的熟練技術(shù)人員將理解，對于PCB的其它層，也允許Vss平面的類似設(shè)計。從而，這提供了Vcc平面762和相應的Vss平面中的較低電阻的通路，用于使用引出線部分700以及利用互連對721和722(以及位置723和724處的相應墊和通孔連接)的濾波裝置的半導體裝置同與互連對721和722相對的引出線部分700的一側(cè)上的電源(未示出)之間的電流流動。
圖8a和8b描述了另一個實施例中半導體裝置的一部分引出線和PCB上的相應導體設(shè)計，其中表面安裝技術(shù)被用于將半導體裝置安裝于PCB上，如使用球柵陣列(BGA)封裝的半導體裝置的情況。參考圖8a，引出線部分800大部分與圖7a的引出線部分700一致，將Vss互連850和Vcc互連860按條紋排列，諸如Vss條紋851和Vcc條紋861。為支持濾波部件(未示出)，將互連對821和822置于引出線部分800附近，并提供可安裝并因此連接到Vss和Vcc的濾波部件的位置。但是，與引出線部分700不同的是，引出線部分800指示了更寬的墊，普遍地適用于進行功率濾波的表面安裝電容器。
參考圖8b，按照PCB設(shè)計領(lǐng)域的熟練技術(shù)人員所認識的方式來布置PCB表面上的導電材料，為焊接引腳提供位置，所述墊導電地連接到在PCB表面和其它層之間穿透的過孔。引出線部分800的Vss和Vcc互連的850和860的條紋排列導致該表面上的Vss軌跡852的相應布置，其允許過孔按使得形成Vcc平面862的導電材料連續(xù)性的相對較少間斷的方式排列，其中使用引出線部分800的半導體裝置互連將直接附著到所述Vcc平面862上。示出與引出線800的Vss互連850的每個條紋相對應的Vss軌跡852的布置的各種可能實例。如圖所示，將Vss互連850排列成條紋允許相應的Vss軌跡852被展開，從而對于至少相鄰的Vss850互連對只需要單個過孔，因此減少了穿透Vss平面862的過孔數(shù)量。
如圖所示，所形成的平面862的布置具有一直形成通過引出線部分800的導電材料的更寬通路，雖然未特別示出，但PCB設(shè)計領(lǐng)域的熟練技術(shù)人員將易于理解也允許類似的Vss平面布局用于PCB的其它層上。與圖7a和7b實施例的情況相同，這又提供了Vcc平面862和相應Vss平面中的更低電阻的通路，用于使用引出線部分800以及利用互連對821和822(以及位置823和824處相應的墊和通孔連接)的濾波裝置的半導體裝置同與互連對821和822相對的引出線800一側(cè)上的電源(未示出)之間的電流流動。
圖9描述了具有半導體裝置的引出線的另一個實施例。引出線900的互連排列于具有四個側(cè)邊(即，側(cè)邊901、902、903和904)和空缺中心905的二維柵格圖案中。在所有四個側(cè)邊901-904內(nèi)和空缺中心905附近，Vss互連950和Vcc互連960按互連的鄰接條紋排列，諸如Vss條紋951和952，以及Vcc條紋961和962，其多數(shù)按相鄰的交替并行線排列。
雖然圖9中未實際示出，與圖3、4、5和6的引出線300、400、500和600相類似，引出線900也將更多的Vss互連950分散于信號互連和/或其它互連之中，不連接到Vss或Vcc。但是，如同之前所討論的實施例那樣，使用差分信號和/或其它因素可允許減少這些附加Vss互連的數(shù)量，或許完全消除。
Vss和Vcc互連950和960的條紋，諸如Vss條紋951和952以及Vcc條紋961和962，允許軌跡和/或平面提供更大的通路用于將電流從電源傳送到使用引出線900的半導體裝置。在一個實施例中，如圖所示，Vss和Vcc互連950和960所形成的條紋定向于一些方向上，這些方向?qū)τ趯⒅辽賄ss和Vcc源的輸出級置于可附著半導體裝置的PCB的相對側(cè)上(至少部分在空缺中心905的下面)來說是有利的。在可選實施例中，將至少Vss和Vcc源的輸出級置于PCB的相對側(cè)上，直接在側(cè)邊901-904中的至少一個的至少一部分之下。在又一個實施例中，這種源的輸出級可以是匯流條的一部分和/或電力電纜的一段，從超過側(cè)邊901-904的PCB上的位置或者離開PCB的位置提供Vss和/或Vcc。
雖然圖9描述了僅由單個或雙重列或行的互連構(gòu)成的條紋，但本領(lǐng)域的熟練技術(shù)人員可以理解，這里的教導可用于更寬的條紋(例如，具有三列和/或行的互連的三倍寬條紋，等)。更寬的條紋將使每個條紋能傳送更大量的電流，但在某些實施例中，基于具有按條紋排列的Vss互連和/或Vcc互連的半導體裝置的電路和/或管芯設(shè)計方面，或者通過用于這種半導體裝置的封裝設(shè)計方面，來選擇條紋寬度?；蛘?，在其它實施例中，條紋寬度的選擇可基于一些方面，諸如所使用的特殊類型的互連會怎樣感應和/或互連選擇對Vcc和Vss針腳間的環(huán)路電感的影響。所考慮的這些方面必須與對每個可能的條紋寬度出現(xiàn)的電阻差進行平衡。
圖10a-10d描述了具有半導體裝置的引出線的又一個實施例，包括將通孔技術(shù)用于使半導體裝置能安裝到PCB上的PCB層，如同使用針柵陣列(PGA)封裝的半導體裝置的情況。圖10a描述了半導體裝置的引出線，圖10b描述了要附著半導體裝置的PCB表面上的層中的導體的相應布置，圖10c描繪了PCB的相對側(cè)表面上的層中的導體的相應布置，而圖10d描繪了組成半導體裝置的至少Vcc源的輸出級的至少一部分的裝置的相應設(shè)置。
圖10a所示的引出線1000大部分類似于圖9的引出線900，包括使Vss和Vcc互連的條紋(即，Vss條紋1051和1052，以及Vcc條紋1061和1062)定向于一些方向，這些方向?qū)τ谑怪辽賄cc源的輸出級的至少一部分于可附著半導體裝置的PCB的相對側(cè)上的空缺中心1005和/或引出線1000的位置之下來說是有利的。引出線900和引出線1000間的主要區(qū)別在于空缺中心1005內(nèi)濾波部件1020的位置描繪。濾波部件1020可以是電容器和/或用于抵消引出線1000的互連附近Vss和/或Vcc導體中的尖峰、波谷和/或其它形式瞬變的其它各種部件。
如圖10b所示的附著半導體裝置的PCB表面上的層上的導體布置大部分由Vss條紋1051和1052下的Vss軌跡1055以及Vcc條紋1061和1062下的Vcc平面1065構(gòu)成并填充許多空缺中心1005。通過一個Vss軌跡1055形成通孔1022，且通過Vcc平面1065形成通孔1021。通孔1021和1022提供了通過其插入一個濾波部件1020的針腳的位置，從而將一個濾波部件1020附著到PCB上并將其針腳連接到Vcc和Vss。如圖10b所示，通孔被描繪成類似地位于圖10a所示的其它三個濾波部件1020之下。圖10b還示出通過Vcc平面1065形成的通孔1011。通孔1011和通孔1012提供位置，通過這些位置可插入形成至少Vcc源的輸出級的至少一部分的部件針腳，從而將這些部件的針腳附著到Vss和不位于PCB上半導體裝置的位置之下的其它電軌跡。
圖10c示出了PCB表面上的層上的導體布置，相對于其將附著半導體裝置且相對于其存在Vcc平面1065。在一個實施例中，該層上導體的布置部分由空缺中心1005內(nèi)的Vcc平面1075構(gòu)成且大部分在Vcc平面1065之下。在可選實施例中，除了Vcc平面1075或者代替平面Vcc平面1075，可存在導電材料的其它平面或軌跡。諸如通孔1011和1021的通孔用于將Vcc平面1065和1075電耦合在一起。
圖10d示出了構(gòu)成至少Vcc源的輸出級的至少一部分的源裝置1010的位置。源裝置1010附著于與附著半導體裝置的表面相對的表面上的PCB，提供一種方式，通過擴展引出線1000的互連位置(用虛線示出，在源裝置1010的位置上面)將Vss帶向空缺中心1005。源裝置1010的該相對位置幫助最小化至少Vcc源的輸出級和將Vss提供給半導體裝置的引出線1000的互連之間的距離和電阻。該相對定位幫助確保板導電路徑具有至少Vcc源的輸出級和半導體裝置之間的充分導電容量，而不會由于用于將半導體裝置附著到PCB的半導體裝置針腳或插座的通孔所需要的路由通過PCB中的許多穿透而受損害。
圖11a-11d描繪了具有半導體裝置的引出線的又一個實施例，包括將表面安裝技術(shù)用于使半導體裝置能安裝到PCB上的PCB層，如同使用針柵陣列(PGA)封裝的半導體裝置的情況。圖11a描述了半導體裝置的引出線，圖11b描述了要附著半導體裝置的PCB表面上的層中的導體的相應布置，圖11c和11d描繪了PCB的相對側(cè)表面上的層中的導體的相應布置的變型，以及組成半導體裝置的至少Vcc源的輸出級的至少一部分的裝置的相應設(shè)置。
圖11a所示的引出線1100大部分類似于圖9的引出線900，包括使Vss和Vcc互連的條紋(即，Vss條紋1051和1052，以及Vcc條紋1061和1062)定向于一些方向，這些方向?qū)τ谑怪辽賄cc源的輸出級的至少一部分于可附著半導體裝置的PCB的相對側(cè)上的空缺中心1105內(nèi)和/或引出線1100的位置之下來說是有利的。引出線900和引出線1100間的主要區(qū)別在于空缺中心1105內(nèi)濾波部件1120的位置描繪。濾波部件1120可以是電容器和/或用于抵消引出線1100的互連附近Vss和/或Vcc導體中的尖峰、波谷和/或其它形式瞬變的其它各種部件。
如圖11b所示的附著半導體裝置的PCB表面上的層上的導體布置大部分由Vss條紋1151和1152下的Vss軌跡1155以及Vcc條紋1161和1162下的Vcc平面1165構(gòu)成并填充許多空缺中心1105。形成于Vcc平面1165中間的是Vss墊1122和相鄰的Vcc墊1121。Vss墊1122和Vcc墊1121提供了經(jīng)由標準表面安裝技術(shù)附著濾波部件1120之一的針腳的位置，從而將濾波部件1120之一附著到PCB上并將其針腳連接到Vcc和Vss。如圖11b所示，Vss和Vcc墊被描繪成類似地位于圖11a所示的其它三個濾波部件1120之下。圖11b還示出通過Vcc平面1165形成的過孔1166。過孔1166可用于提供Vcc平面1165和PCB的其它層上的導體之間的導電連接。
圖11c和11d示出了PCB表面上的層上的導體布置，相對于其將附著半導體裝置且相對于其存在Vcc平面1165。在一個實施例中，該層上導體的布置部分由空缺中心1105內(nèi)的Vcc平面1175構(gòu)成且大部分在Vcc平面1165之下。在可選實施例中，除了Vcc平面1175或者代替平面Vcc平面1175，可存在導電材料的其它平面或軌跡。過孔1166可用于將Vcc平面1165和1175電耦合在一起。
圖11c還示出了構(gòu)成至少Vcc源的輸出級的至少一部分的源裝置1110的位置變型。源裝置1110(用虛線示出，在用于半導體裝置互連的過孔位置下)被附著于與附著半導體裝置的表面相對的表面上的PCB，從而提供一種方式，通過擴展這種過孔的位置將Vss引向空缺中心1105。示出，源裝置1110的針腳耦合到Vss平面1175和導電軌跡1111，超過過孔形成的周長。源裝置1110的該相對位置幫助最小化至少Vcc源的輸出級和將Vcc提供給半導體裝置的互連之間的距離和電阻。該相對定位幫助確保板導電路徑具有至少Vcc源的輸出級和半導體裝置之間的充分導電容量，而不會由于用于將過孔所需要的路由通過PCB中的許多穿透而受損害。
圖11d大部分與圖11c一致，但描繪了源裝置1110的設(shè)置的可選變型。如圖所示，至少某些源裝置1110在引出線1100的互連位置之下，從而至少某些源裝置1110不會實際跨過用于提供到引出線1100的那些互連的連接的過孔。這可通過使用盲過孔和/或埋入過孔，和/或通過使用從圖11b所描繪的用于互連的墊的位置(在與那些墊相同的導電材料層上)發(fā)散的軌跡，而得以實現(xiàn)。換句話說，為要設(shè)置的至少一個源裝置1100“讓開”引出線1100下的區(qū)域。
參考上述各種實施例，Vss和/或Vcc互連的條紋數(shù)、這些條紋的寬度、和/或連接到構(gòu)成那些條紋的互連的軌跡和/或平面的精確布置可以被排列以控制或?qū)崿F(xiàn)所需的電感特性。在某些實施例中，可選擇條紋的數(shù)量和/或?qū)挾?，以利用?gòu)成給定引出線的特殊類型互連的電感特性?？梢詫崿F(xiàn)比與Vcc和/或Vss互連的散布沖突的那些更理想的電感特性。或者，在其它實施例中，可以利用以更少的孔穿過導電材料的更寬軌跡和/或?qū)щ姴牧掀矫娴臋C會來實現(xiàn)PCB的導電材料層中所期望的電感特性。
結(jié)合較佳實施例舉例說明了這里的教導。根據(jù)以上描述，許多可選方案、修改、變型和使用對于本領(lǐng)域的熟練技術(shù)人員來說是顯見的。本領(lǐng)域的熟練技術(shù)人員可理解，以下要求的本發(fā)明支持使用各種封裝的各種半導體裝置，包括但不限于，針柵陣列和球柵陣列。此外，雖然所提供的實例性實施例描述了存在打開的中心位置的引出線，但可以理解，以下要求的本發(fā)明也可支持沒有留下打開的中心位置的半導體裝置。
權(quán)利要求
1.一種半導體裝置，其特征在于，包括封裝；以及多個互連，在柵格狀的引出線中附著到所述半導體裝置的封裝的第一面，其中柵格狀引出線具有無互連的空缺中心，其中所述多個互連的第一子集可連接到第一電源電壓，其中所述多個互連的第二子集可連接到第二電源電壓，其中第一和第二子集的互連排列成與互連的并行條紋相鄰地交替，且其中每一個交替的并行條紋在空缺中心的一邊緣處一端終止。
2.如權(quán)利要求1所述的半導體裝置，其特征在于，所述多個互連的第三子集可連接到第一電源電壓并在不可連接到電源電壓的所述多個互連的第四子集之中。
3.如權(quán)利要求1所述的半導體裝置，其特征在于，所述多個互連可焊接到PCB表面，以便將封裝安裝到PCB表面。
4.如權(quán)利要求1所述的半導體裝置，其特征在于，所述多個互連可通過PCB中形成的通孔插入，以便將封裝安裝到PCB。
5.如權(quán)利要求1所述的半導體裝置，其特征在于，所述多個互連可插入到安裝于PCB的插座，以便將封裝安裝到PCB。
6.一種PCB，其特征在于，包括PCB第一側(cè)邊上的第一位置，用于安裝具有封裝的半導體裝置，所述封裝具有在封裝第一表面上在柵格狀引出線中排列的互連，其中柵格狀引出線具有無互連的空缺中心；PCB第二側(cè)邊上的第二位置，電源的輸出級部件安裝其上，其中第一和第二位置交錯，以使電源的輸出級的至少一個部件位于第一位置之下；通過輸出級與第一電壓輸出相連的空缺中心內(nèi)的第一層導電材料中形成的平面；以及導電材料的多個并行條紋，它們連接到所述平面，并從所述平面開始，從所述平面向外延伸以便連接到互連的相應條紋，其包括半導體裝置封裝的第一表面上的互連的第一子集。
7.如權(quán)利要求6所述的PCB，其特征在于，進一步包括第一層導電材料中形成的多個并行軌跡，其中所述并行軌跡連接到第二電壓，散布于與導電材料平面相連的導電材料的并行條紋中并與之平行，并且連接到互連的相應條紋，其包括散布于包括互連第一子集的互連條紋中并與之平行的半導體裝置封裝的第一表面上的互連的第二子集。
8.如權(quán)利要求6所述的PCB，其特征在于，導電材料的并行條紋和并行軌跡各自連接到形成為通過PCB的多個孔，以允許使用通孔技術(shù)安裝半導體裝置。
9.如權(quán)利要求6所述的PCB，其特征在于，導電材料的并行條紋和并行軌跡各自成形，以形成用于PCB表面上的焊盤的位置，以允許使用表面安裝技術(shù)安裝半導體裝置。
10.如權(quán)利要求6所述的PCB，其特征在于，進一步包括第一位置內(nèi)PCB上安裝的插座。
11.如權(quán)利要求6所述的PCB，其特征在于，進一步包括空缺中心內(nèi)PCB第一表面上安裝的濾波裝置。
12.如權(quán)利要求6所述的PCB，其特征在于，電源是電壓調(diào)節(jié)器，電源輸出級的至少一個部件是電感器。
13.如權(quán)利要求12所述的PCB，其特征在于，電感器用表面安裝技術(shù)安裝于PCB上。
14.如權(quán)利要求6所述的PCB，其特征在于，進一步包括濾波裝置，它安裝于空缺中心內(nèi)PCB的第二表面上。
15.一種方法，包括將互連置于具有空缺中心的柵格狀引出線中半導體裝置封裝的第一面上，以使可連接到第一電源電壓的互連的第一子集和可連接到第二電源電壓的互連的第二子集形成交替的并行條紋，它由來自第一和第二子集的互連構(gòu)成，其中多個并行條紋在空缺中心的一端處開始。
16.如權(quán)利要求15所述的方法，其特征在于，所述多個互連的第三子集可連接到第一電源電壓并在不可連接到電源電壓的所述多個互連的第四子集之中。
17.如權(quán)利要求15所述的方法，其特征在于，進一步包括在PCB的第一側(cè)邊上形成第一位置，以便安裝半導體裝置；在PCB的第二側(cè)邊上形成第二位置，電源輸出級的部件將安裝其上，其中第一和第二位置交錯，以使電源輸出級的至少一個部件在第一位置之下；通過輸出級與第一電壓輸出相連的空缺中心內(nèi)的第一層導電材料中形成的平面；以及形成導電材料的多個并行條紋，它們連接到所述平面，并從所述平面開始，從所述平面向外延伸以便連接到互連的相應條紋，其包括半導體裝置封裝的第一表面上的互連的第一子集。
18.如權(quán)利要求15所述的方法，其特征在于，進一步包括將濾波裝置安裝到空缺中心內(nèi)PCB的第一表面上。
19.如權(quán)利要求15所述的方法，其特征在于，電源是電壓調(diào)節(jié)器，電壓輸出級的至少一個部件是電感器。
全文摘要
揭示了一種方法和裝置，用于通過構(gòu)成縮短電源和半導體裝置間所需的導電路徑并減少該導電路徑的電阻的用于在條紋配置中傳送電能的互連(針腳、球、墊或其它互連)改善對半導體裝置的功率傳遞和濾波。
文檔編號H05K3/42GK1732567SQ200380107878
公開日2006年2月8日 申請日期2003年12月8日 優(yōu)先權(quán)日2002年12月30日
發(fā)明者E·歐斯波恩 申請人:英特爾公司