A芯片EP3C5E144C8N的第101引腳相接，所述AVB以太網(wǎng)芯片BCM89810的第39引腳和第38引腳依次對(duì)應(yīng)與所述FPGA芯片EP3C5E144C8N的第105引腳和第106引腳相接，所述AVB以太網(wǎng)芯片BCM89810的第37引腳和第36引腳依次對(duì)應(yīng)與所述FPGA芯片EP3C5E144C8N的第125引腳和第126引腳相接，所述AVB以太網(wǎng)芯片BCM89810的第40引腳與所述FPGA芯片EP3C5E144C8N的第71引腳相接，所述AVB以太網(wǎng)芯片BCM89810的第46引腳與所述FPGA芯片EP3C5E144C8N的第103引腳相接，所述AVB以太網(wǎng)芯片BCM89810的第47引腳與所述FPGA芯片EP3C5E144C8N的第99引腳相接，且通過電阻R41與供電電源19的+3.3V電壓輸出端相接，所述AVB以太網(wǎng)芯片BCM89810的第48引腳與所述FPGA芯片EP3C5E144C8N的第100引腳相接；所述AVB以太網(wǎng)芯片BCM89810的第14引腳與第15引腳之間接有串聯(lián)的電阻R45和電阻R46，所述電阻R45和電阻R46的連接端接地，所述AVB以太網(wǎng)芯片BCM89810的第14引腳通過非極性電容C48與共模電感Tl的第一輸入引腳相接，所述AVB以太網(wǎng)芯片BCM89810的第15引腳通過非極性電容C47與共模電感Tl的第二輸入引腳相接，所述共模電感Tl的第一輸出引腳與四腳接口 P2的第2引腳相接，所述共模電感Tl的第二輸出引腳與四腳接口 P2的第3引腳相接，所述四腳接口 P2的第I引腳與供電電源19的+12V電壓輸出端相接，所述四腳接口 P2的第4引腳接地。其中，AVB以太網(wǎng)芯片BCM89810為Broadcom公司生產(chǎn)的用于汽車網(wǎng)絡(luò)的物理層收發(fā)器中的一種，能夠采用非屏蔽雙絞線布線，降低了布線成本。共模電感Tl能夠很好地衰減共模電流，達(dá)到濾波的目的，有助于保證非屏蔽雙絞線可以傳輸高清網(wǎng)絡(luò)視頻流。
[0073]如圖11所示，本實(shí)施例中，所述單片機(jī)9為單片機(jī)芯片C8051F310，所述單片機(jī)芯片C8051F310的第3引腳接地，所述單片機(jī)芯片C8051F310的第4引腳與供電電源19的+3.3V電壓輸出端相接，且通過并聯(lián)的非極性電容C56和極性電容C55接地；所述晶振電路10由晶振Y2、非極性電容C51、非極性電容C52和電阻R51組成，所述晶振Y2的一端、非極性電容C51的一端和電阻R51的一端均與所述單片機(jī)芯片C8051F310的第32引腳相接，所述晶振Y2的另一端、非極性電容C52的一端和電阻R51的另一端均與所述單片機(jī)芯片C8051F310的第31引腳相接，所述非極性電容C51的另一端和非極性電容C52的另一端均接地；所述復(fù)位電路11由電阻R52、電阻R53、非極性電容C54和極性電容C53組成，所述電阻R53的一端與所述單片機(jī)芯片C8051F310的第5引腳相接，所述電阻R53的另一端與電阻R52的一端、非極性電容C54的一端和極性電容C53的正極相接，所述電阻R52的另一端與供電電源19的+3.3V電壓輸出端相接，所述非極性電容C54的另一端和極性電容C53的負(fù)極均接地。
[0074]本實(shí)施例中，如圖12所示，所述感光電路21包括感光芯片US5151ADQ6，所述感光芯片US5151ADQ6的第I引腳接地，所述感光芯片US5151ADQ6的第2引腳與所述單片機(jī)芯片C8051F310的第24引腳相接，且通過電阻R54與供電電源19的+3.3V電壓輸出端相接；所述感光芯片US5151ADQ6的第3引腳與所述單片機(jī)芯片C8051F310的第22引腳相接，且通過電阻R56與供電電源19的+3.3V電壓輸出端相接，且通過電阻R57接地；所述感光芯片US5151ADQ6的第4引腳通過并聯(lián)的電阻R13和非極性電容C58接地，所述感光芯片US5151ADQ6的第5引腳與所述單片機(jī)芯片C8051F310的第23引腳相接，且通過電阻R55與供電電源19的+3.3V電壓輸出端相接；所述感光芯片US5151ADQ6的第6引腳與供電電源19的+3.3V電壓輸出端相接，且通過非極性電容C57接地；所述LED燈20的數(shù)量均為兩個(gè)且兩個(gè)LED燈20分別為第一 LED燈LEDl和第二 LED燈LED2，如圖1所示，兩個(gè)LED燈20分別位于鏡頭14的兩側(cè)，如圖13所示，所述LED驅(qū)動(dòng)模塊22的型號(hào)為DHC018SX0，所述LED驅(qū)動(dòng)模塊22的電源正極接線端引腳VCC與供電電源19的+12V電壓輸出端相接，所述LED驅(qū)動(dòng)模塊22的電源負(fù)極接線端引腳GND接地，所述LED驅(qū)動(dòng)模塊22的PWM信號(hào)輸入端引腳PWM與所述單片機(jī)芯片C8051F310的第18引腳相接，所述第一 LED燈LEDl和第二 LED燈LED2串聯(lián)后的陽極與LED驅(qū)動(dòng)模塊22的正極輸出端引腳VOUT+相接，所述第一 LED燈LEDl和第二 LED燈LED2串聯(lián)后的陰極與LED驅(qū)動(dòng)模塊22的負(fù)極輸出端引腳VOUT-相接。
[0075]本實(shí)用新型使用時(shí)，圖像傳感器AR0132AT將其接收到的光信號(hào)轉(zhuǎn)換成感光二極管的電流信號(hào)，經(jīng)信號(hào)調(diào)理采樣以電信號(hào)形式輸出，ISP圖像信號(hào)處理器AP0101AT接收?qǐng)D像傳感器AR0132AT輸出的電信號(hào)，控制曝光時(shí)間，輸出45fps、1280*960的視頻數(shù)據(jù)，F(xiàn)PGA模塊I接收ISP圖像信號(hào)處理器AP0101AT輸出的視頻數(shù)據(jù)，進(jìn)行畸變矯正、視頻壓縮、編碼打包后輸出視頻流，AVB以太網(wǎng)模塊6接收FPGA模塊I輸出的視頻流，編碼輸出串行數(shù)據(jù)，通過非屏蔽雙絞線與AVB以太網(wǎng)連接，供連接在AVB以太網(wǎng)上的監(jiān)控主機(jī)調(diào)取數(shù)據(jù)；同時(shí)，感光電路21對(duì)煤礦井下環(huán)境的光線進(jìn)行檢測，當(dāng)檢測到的光線值低于預(yù)設(shè)閾值時(shí)，單片機(jī)9通過LED驅(qū)動(dòng)模塊22驅(qū)動(dòng)LED燈20打開，進(jìn)行照明，在LED燈20的輔助照明作用下，能夠有效地避免局部曝光不足和局部曝光過度的問題出現(xiàn)，保證了網(wǎng)絡(luò)視頻監(jiān)控畫面的質(zhì)量；當(dāng)檢測到的光線值高于預(yù)設(shè)閾值時(shí)，單片機(jī)9通過LED驅(qū)動(dòng)模塊22驅(qū)動(dòng)LED燈20關(guān)閉，停止照明，實(shí)現(xiàn)了節(jié)能的效果。
[0076]以上所述，僅是本實(shí)用新型的較佳實(shí)施例，并非對(duì)本實(shí)用新型作任何限制，凡是根據(jù)本實(shí)用新型技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡單修改、變更以及等效結(jié)構(gòu)變化，均仍屬于本實(shí)用新型技術(shù)方案的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種自帶照明功能的煤礦井下網(wǎng)絡(luò)視頻監(jiān)控?cái)z像頭，其特征在于:包括攝像頭吊裝板(12)和攝像頭殼體(13)，以及嵌入安裝在攝像頭殼體(13)上且相鄰設(shè)置的鏡頭(14)和LED燈(20)，所述攝像頭殼體(13)內(nèi)部安裝有供電電源(19)、視頻采集傳輸電路板和感光照明電路板，所述攝像頭殼體(13)的頂部設(shè)置有殼體連接塊(15)，所述殼體連接塊(15)的幾何中心位置處設(shè)置有殼體連接塊中心孔，所述攝像頭吊裝板(12)的底部設(shè)置有兩塊分別位于殼體連接塊(15)兩側(cè)的吊裝板連接塊(16)，兩塊所述吊裝板連接塊(16)的幾何中心位置處均設(shè)置有吊裝板連接塊中心孔，所述攝像頭殼體(13)和攝像頭吊裝板(12)通過穿過所述殼體連接塊中心孔和兩個(gè)所述吊裝板連接塊中心孔的轉(zhuǎn)軸(17)轉(zhuǎn)動(dòng)連接；所述視頻采集傳輸電路板上集成有視頻采集傳輸電路，所述視頻采集傳輸電路包括FPGA模塊(I)以及與FPGA模塊⑴相接的RTC實(shí)時(shí)時(shí)鐘電路(2)、FLASH閃存電路(3)、DRAM存儲(chǔ)器電路⑷、配置芯片(5)和AVB以太網(wǎng)模塊(6)，所述FPGA模塊⑴的輸入端接有ISP圖像信號(hào)處理器(7)，所述ISP圖像信號(hào)處理器(7)的輸入端接有圖像傳感器(8);所述ISP圖像信號(hào)處理器(7)為Apt ina公司生產(chǎn)的ISP圖像信號(hào)處理器AP0101AT，所述圖像傳感器(8)為Aptina公司生產(chǎn)的圖像傳感器AR0132AT，所述AVB以太網(wǎng)模塊(6)上連接有用于連接非屏蔽雙絞線的雙絞線接口(18)，所述雙絞線接口(18)外露在攝像頭殼體(13)的外表面上；所述感光照明電路板上集成有感光照明電路，所述感光照明電路包括單片機(jī)(9)以及與單片機(jī)(9)相接的晶振電路(10)和復(fù)位電路(11)，所述單片機(jī)(9)的輸入端接有感光電路(21)，所述單片機(jī)(9)的輸出端接有LED驅(qū)動(dòng)模塊(22)，所述LED燈(20)與LED驅(qū)動(dòng)模塊(22)的輸出端相接。
2.按照權(quán)利要求1所述的自帶照明功能的煤礦井下網(wǎng)絡(luò)視頻監(jiān)控?cái)z像頭，其特征在于:所述鏡頭(14)為魚眼鏡頭。
3.按照權(quán)利要求1所述的自帶照明功能的煤礦井下網(wǎng)絡(luò)視頻監(jiān)控?cái)z像頭，其特征在于:所述FPGA模塊(I)為FPGA芯片EP3C5E144C8N，所述配置芯片(5)為芯片EPCS64，所述芯片EPCS64的第I引腳與所述FPGA芯片EP3C5E144C8N的第8引腳相接，所述芯片EPCS64的第2引腳通過電阻R35與所述FPGA芯片EP3C5E144C8N的第13引腳相接，所述芯片EPCS64的第3、7和8引腳均與供電電源(19)的+3.3V電壓輸出端相接，且通過非極性電容C27接地，所述芯片EPCS64的第4引腳接地；所述芯片EPCS64的第5引腳與所述FPGA芯片EP3C5E144C8N的第6引腳相接，所述芯片EPCS64的第6引腳通過電阻R36與所述FPGA芯片EP3C5E144C8N的第12引腳相接。
4.按照權(quán)利要求3所述的自帶照明功能的煤礦井下網(wǎng)絡(luò)視頻監(jiān)控?cái)z像頭，其特征在于:所述ISP圖像信號(hào)處理器AP0101AT的DOO?D06引腳依次對(duì)應(yīng)與所述FPGA芯片EP3C5E144C8N的第73?80引腳相接，所述ISP圖像信號(hào)處理器AP0101AT的D07引腳與所述FPGA芯片EP3C5E144C8N的第83引腳相接，所述ISP圖像信號(hào)處理器AP0101AT的SCLK引腳與所述FPGA芯片EP3C5E144C8N的第84引腳相接，且通過電阻R3與供電電源(19)的+3.3V電壓輸出端相接；所述ISP圖像信號(hào)處理器AP0101AT的SDA引腳與所述FPGA芯片EP3C5E144C8N的第85引腳相接，且通過電阻R2與供電電源(19)的+3.3V電壓輸出端相接；所述ISP圖像信號(hào)處理器AP0101AT的PCLK引腳與所述FPGA芯片EP3C5E144C8N的第86引腳相接，所述ISP圖像信號(hào)處理器AP0101AT的ECLK引腳與所述FPGA芯片EP3C5E144C8N的第87引腳相接，所述ISP圖像信號(hào)處理器AP0101AT的VS引腳與所述FPGA芯片EP3C5E144C8N的第69引腳相接，所述ISP圖像信號(hào)處理器AP0101AT的HS引腳與所述FPGA芯片EP3C5E144C8N的第70引腳相接；所述ISP圖像信號(hào)處理器AP0101AT的NRST引腳通過電阻Rl與供電電源(19)的+3.3V電壓輸出端相接，所述ISP圖像信號(hào)處理器APO10IAT的MSCLK引腳通過電阻R6與供電電源(19)的+1.8V電壓輸出端相接，所述ISP圖像信號(hào)處理器AP0101AT的MSDA引腳通過電阻R5與供電電源(19)的+1.8V電壓輸出端相接，所述ISP圖像信號(hào)處理器AP0101AT的STANDBY引腳通過電阻R7接地，所述ISP圖像信號(hào)處理器AP0101AT的FS引腳通過電阻R8接地；所述圖像傳感器AR0132AT的DOO?DOll引腳依次對(duì)應(yīng)與所述ISP圖像信號(hào)處理器AP0101AT的D1?DIll引腳相接，所述圖像傳感器AR0132AT的EXTCLK引腳與所述ISP圖像信號(hào)處理器AP0101AT的ECO引腳相接，所述圖像傳感器AR0132AT的RST引腳與所述ISP圖像信號(hào)處理器AP0101AT的RSTO引腳相接，且通過電阻R31與供電電源(19)的+1.8V電壓輸出端相接，所述圖像傳感器AR0132AT的SCLK引腳與所述ISP圖像信號(hào)處理器AP0101AT的MSCLK引腳相接，所述圖像傳感器AR0132AT的SDA引腳與所述ISP圖像信號(hào)處理器AP0101AT的MSDA引腳相接，所述圖像傳感器AR0132AT的PCLK引腳與所述ISP圖像信號(hào)處理器AP0101AT的PCLKI引腳相接，所述圖像傳感器AR0132AT的FV引腳與所述ISP圖像信號(hào)處理器A