差；串行數(shù)據(jù)采樣電路，其利用所述多個(gè)采樣時(shí)鐘信號(hào)采樣由數(shù)據(jù)發(fā)射器發(fā)過(guò)來(lái)的數(shù)據(jù)傳輸信號(hào)得到一系列串行的接收數(shù)據(jù)；時(shí)鐘選擇電路，其根據(jù)接收到的系統(tǒng)時(shí)鐘信號(hào)從所述多個(gè)采樣時(shí)鐘信號(hào)中選擇一個(gè)合適的采樣時(shí)鐘信號(hào)作為串并轉(zhuǎn)換時(shí)鐘信號(hào)；串并轉(zhuǎn)換電路，其根據(jù)所述串并轉(zhuǎn)換時(shí)鐘信號(hào)將來(lái)自所述串行數(shù)據(jù)采樣電路的串行的接收數(shù)據(jù)轉(zhuǎn)換為并行的接收數(shù)據(jù)。
[0022]根據(jù)本實(shí)用新型的另一個(gè)方面，本實(shí)用新型提供一種數(shù)據(jù)傳輸系統(tǒng)，其包括:數(shù)據(jù)發(fā)射器，基于發(fā)送時(shí)鐘信號(hào)將待傳輸數(shù)據(jù)進(jìn)行調(diào)制后得到數(shù)據(jù)傳輸信號(hào)并發(fā)出該數(shù)據(jù)傳輸信號(hào)；上文中提到的數(shù)據(jù)接收系統(tǒng)，每個(gè)數(shù)據(jù)接收器都接收來(lái)自所述數(shù)據(jù)發(fā)射器發(fā)過(guò)來(lái)的數(shù)據(jù)傳輸信號(hào)。
[0023]進(jìn)一步的，所述數(shù)據(jù)傳輸系統(tǒng)還包括:時(shí)鐘產(chǎn)生器，其產(chǎn)生參考時(shí)鐘信號(hào)，該參考時(shí)鐘信號(hào)被提供給數(shù)據(jù)發(fā)射器，所述數(shù)據(jù)發(fā)射器根據(jù)該參考時(shí)鐘信號(hào)產(chǎn)生所述發(fā)送時(shí)鐘信號(hào)，該參考時(shí)鐘信號(hào)亦被作為恢復(fù)參考時(shí)鐘信號(hào)被提供給各個(gè)數(shù)據(jù)接收器，該參考時(shí)鐘信號(hào)經(jīng)過(guò)一定的延遲后被作為系統(tǒng)時(shí)鐘信號(hào)被提供給各個(gè)數(shù)據(jù)接收器。
[0024]與現(xiàn)有技術(shù)相比，在本實(shí)用新型中，根據(jù)接收到的系統(tǒng)時(shí)鐘信號(hào)來(lái)從所述多個(gè)采樣時(shí)鐘信號(hào)中選擇最為合適的一個(gè)作為串并轉(zhuǎn)換時(shí)鐘信號(hào)，而不是固定的或隨機(jī)的采用所述多個(gè)采樣時(shí)鐘信號(hào)中的一個(gè)作為串并轉(zhuǎn)換時(shí)鐘信號(hào)，這樣可以提高各個(gè)數(shù)據(jù)接收器接收到的數(shù)據(jù)之間的同步性。
【【附圖說(shuō)明】】
[0025]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0026]圖1示出了現(xiàn)有的一種SerDes數(shù)據(jù)傳輸系統(tǒng)；
[0027]圖2出了圖1中的各個(gè)數(shù)據(jù)接收器的各個(gè)數(shù)據(jù)接收單元得到的串行數(shù)據(jù)和恢復(fù)時(shí)鐘信號(hào)Rec_clk的時(shí)序圖；
[0028]圖3為本實(shí)用新型中的數(shù)據(jù)傳輸系統(tǒng)在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖；
[0029]圖4為圖3中的數(shù)據(jù)接收單元在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖；
[0030]圖5為圖4中的串行數(shù)據(jù)采樣電路的工作原理圖；
[0031]圖6為圖4中的選擇邏輯電路的工作原理圖。
【【具體實(shí)施方式】】
[0032]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。
[0033]圖3為本實(shí)用新型中的數(shù)據(jù)傳輸系統(tǒng)30在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖。所述數(shù)據(jù)傳輸系統(tǒng)30包括數(shù)據(jù)發(fā)射器400、時(shí)鐘產(chǎn)生器500、第一數(shù)據(jù)接收器610、第二數(shù)據(jù)接收器620、第三數(shù)據(jù)接收器630。在此示例中，示出了三個(gè)數(shù)據(jù)接收器，實(shí)際上可以為兩個(gè)、四個(gè)或更多個(gè)數(shù)據(jù)接收器，下面以三個(gè)數(shù)據(jù)接收器為例進(jìn)行介紹。每個(gè)數(shù)據(jù)接收器可以被稱為一個(gè)數(shù)據(jù)接收通道，因此該數(shù)據(jù)傳輸系統(tǒng)也可以被稱為多通道數(shù)據(jù)接收系統(tǒng)，多個(gè)通道接收到的數(shù)據(jù)之間需要相互同步。
[0034]所述時(shí)鐘產(chǎn)生器500產(chǎn)生參考時(shí)鐘信號(hào)ref_clk，并將該參考時(shí)鐘信號(hào)ref_clk提供給數(shù)據(jù)發(fā)射器400。該參考時(shí)鐘信號(hào)ref_clk亦被作為恢復(fù)參考時(shí)鐘信號(hào)Rec_ref_clk被提供給各個(gè)數(shù)據(jù)接收器，其中Rec_ref_clk_l提供給數(shù)據(jù)接收器610，Rec_ref_clk_2提供給數(shù)據(jù)接收器620，Rec_ref_clk_3提供給數(shù)據(jù)接收器630。該參考時(shí)鐘信號(hào)ref_clk經(jīng)過(guò)延遲器的一定的延遲后被作為系統(tǒng)時(shí)鐘信號(hào)sys_clk被提供給各個(gè)數(shù)據(jù)接收器610、620和630。在其他實(shí)施例中，也可以以其他的方式來(lái)提供參考時(shí)鐘信號(hào)ref_clk、恢復(fù)參考時(shí)鐘信號(hào)Rec_ref_clk和系統(tǒng)時(shí)鐘信號(hào)sys_clk。
[0035]所述數(shù)據(jù)發(fā)射器400中的鎖相環(huán)PLL根據(jù)該參考時(shí)鐘信號(hào)ref_clk產(chǎn)生所述發(fā)送時(shí)鐘信號(hào)，并基于發(fā)送時(shí)鐘信號(hào)將待傳輸數(shù)據(jù)進(jìn)行調(diào)制后形成數(shù)據(jù)傳輸信號(hào)并將該數(shù)據(jù)傳輸信號(hào)發(fā)出，發(fā)出的數(shù)據(jù)傳輸信號(hào)RXP/N被提供給各個(gè)數(shù)據(jù)接收器，其中信號(hào)RXP/N_1被提供給第一數(shù)據(jù)接收器610，信號(hào)RXP/N_2被提供給第二數(shù)據(jù)接收器620，信號(hào)RXP/N_3被提供給第三數(shù)據(jù)接收器630。
[0036]每個(gè)數(shù)據(jù)接收器包括數(shù)據(jù)接收單元SerDes RX以及數(shù)據(jù)包同步電路。所述數(shù)據(jù)接收單元SerDes RX基于接收到的恢復(fù)參考時(shí)鐘信號(hào)Rec_ref_clk產(chǎn)生多個(gè)采樣時(shí)鐘信號(hào)，利用所述多個(gè)采樣時(shí)鐘信號(hào)采樣由數(shù)據(jù)發(fā)射器400發(fā)過(guò)來(lái)的數(shù)據(jù)傳輸信號(hào)得到一系列串行的接收數(shù)據(jù)，基于接收到的系統(tǒng)時(shí)鐘信號(hào)sys_clk從所述多個(gè)采樣時(shí)鐘信號(hào)中選擇一個(gè)合適的采樣時(shí)鐘信號(hào)作為串并轉(zhuǎn)換時(shí)鐘信號(hào)，基于所述串并轉(zhuǎn)換時(shí)鐘信號(hào)將所述串行的接收數(shù)據(jù)轉(zhuǎn)換為并行的接收數(shù)據(jù)。由于各個(gè)數(shù)據(jù)接單元中的串并轉(zhuǎn)換時(shí)鐘信號(hào)能夠根據(jù)不同的數(shù)據(jù)接收器的系統(tǒng)時(shí)鐘信號(hào)sys_clk的延遲的不同而進(jìn)行適應(yīng)性的調(diào)整，這樣可以提高得到的并行的接收數(shù)據(jù)的同步性。
[0037]所述數(shù)據(jù)包同步電路基于所述系統(tǒng)時(shí)鐘信號(hào)并行的接收數(shù)據(jù)進(jìn)行數(shù)據(jù)包同步。在一個(gè)實(shí)施例中，在第一個(gè)數(shù)據(jù)接收器610中的數(shù)據(jù)包同步電路輸出一個(gè)數(shù)據(jù)包時(shí)，要保證第二個(gè)數(shù)據(jù)接收器620和第三數(shù)據(jù)接收器630中的數(shù)據(jù)包同步電路正在輸出同一個(gè)數(shù)據(jù)包?；谒鱿到y(tǒng)時(shí)鐘信號(hào)sys_clk的同步，各個(gè)數(shù)據(jù)包同步電路可以同步的輸出同一個(gè)數(shù)據(jù)包。每個(gè)數(shù)據(jù)包可以N位數(shù)據(jù)，比如N可以為20。在一個(gè)實(shí)施例中，所述數(shù)據(jù)包同步電路為一組D觸發(fā)器，每個(gè)D觸發(fā)器的輸入端D與并行的接收數(shù)據(jù)中的一個(gè)數(shù)據(jù)位相連，其時(shí)鐘端CLK接所述系統(tǒng)時(shí)鐘信號(hào)sys_Clk，其輸出端Q輸出數(shù)據(jù)包同步后的并行數(shù)據(jù)。
[0038]圖4為圖3中的數(shù)據(jù)接收單元在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖。所述數(shù)據(jù)接收單元包括采樣時(shí)鐘產(chǎn)生電路(未圖示)、串行數(shù)據(jù)采樣電路602、時(shí)鐘選擇電路603和串并轉(zhuǎn)換電路605。
[0039]所述采樣時(shí)鐘產(chǎn)生電路根據(jù)接收到的恢復(fù)參考時(shí)鐘信號(hào)Rec_ref_clk產(chǎn)生多個(gè)采樣時(shí)鐘信號(hào)。比如CK0-CK7共8個(gè)采樣時(shí)鐘信號(hào)，各個(gè)采樣時(shí)鐘信號(hào)之間具有相同的頻率以及預(yù)定的相位差，比如相位差為45度。所述串行數(shù)據(jù)采樣電路602利用所述多個(gè)采樣時(shí)鐘信號(hào)采樣由數(shù)據(jù)發(fā)射器發(fā)過(guò)來(lái)的數(shù)據(jù)傳輸信號(hào)得到一系列串行的接收數(shù)據(jù)。所述時(shí)鐘選擇電路603根據(jù)接收到的系統(tǒng)時(shí)鐘信號(hào)sys_Clk從所述多個(gè)采樣時(shí)鐘信號(hào)中選擇一個(gè)合適的采樣時(shí)鐘信號(hào)作為串并轉(zhuǎn)換時(shí)鐘信號(hào)CK_sel。所述串并轉(zhuǎn)換電路605根據(jù)所述串并轉(zhuǎn)換時(shí)鐘信號(hào)CK_sel將來(lái)自所述串行數(shù)據(jù)采樣電路602的串行的接收數(shù)據(jù)轉(zhuǎn)換為并行的接收數(shù)據(jù)。
[0040]如圖4所示的，所述時(shí)鐘選擇電路603包括時(shí)鐘選通電路606和選擇邏輯電路607。選擇邏輯電路607將所述多個(gè)采樣時(shí)鐘信號(hào)CK0-CK7與接收到的系統(tǒng)時(shí)鐘信號(hào)sys_elk進(jìn)行對(duì)比，找到其跳變沿與所述系統(tǒng)時(shí)鐘信號(hào)的跳變沿最接近的一個(gè)采樣時(shí)鐘信號(hào)，并輸出選通該跳變沿與所述系統(tǒng)時(shí)鐘信號(hào)sys_Clk的跳變沿最接近的采樣時(shí)鐘信號(hào)的選通信號(hào)。所述時(shí)鐘選通電路606接收多個(gè)采樣時(shí)鐘信號(hào)，并根據(jù)選擇邏輯電路607輸出的選通信號(hào)選通與相應(yīng)的采樣時(shí)鐘信號(hào)作為串并轉(zhuǎn)換時(shí)鐘信號(hào)CK_sel。
[0041]在一個(gè)實(shí)施例中，所述多個(gè)采樣時(shí)鐘信號(hào)(比如CK0-CK7)包括多個(gè)中間對(duì)齊采樣時(shí)鐘信號(hào)(比如CK0、CK2、CK4、CK6)和與所述多個(gè)邊緣對(duì)齊采樣時(shí)鐘信號(hào)(比如CK1、CK3、CK5、CK7)。每個(gè)中間對(duì)齊采樣時(shí)鐘信號(hào)與相鄰的邊緣對(duì)齊采樣時(shí)鐘信號(hào)的相位差為預(yù)定相位差，每個(gè)邊緣對(duì)齊采樣時(shí)鐘信號(hào)與相鄰的邊緣對(duì)齊采樣時(shí)鐘信號(hào)的相位差為預(yù)定相位差。所述選擇邏輯電路607將所述多個(gè)中間對(duì)齊采樣時(shí)鐘信號(hào)、所述多個(gè)邊緣對(duì)齊采樣時(shí)鐘信號(hào)與接收到的系統(tǒng)時(shí)鐘信號(hào)sys_clk進(jìn)行對(duì)比，找到其跳變沿與所述系統(tǒng)時(shí)鐘信號(hào)的跳變沿最接近的一個(gè)中間對(duì)齊采樣時(shí)鐘信號(hào)，并輸出選通該跳變沿與所述系統(tǒng)時(shí)鐘信號(hào)的跳變沿最接近的中間對(duì)齊采樣時(shí)鐘信號(hào)的選通信號(hào)。所述時(shí)鐘選通電路606接收多個(gè)中間對(duì)齊采樣時(shí)鐘信號(hào)，并根據(jù)選擇邏輯電路輸出的選通信號(hào)選通對(duì)應(yīng)的中間對(duì)齊采樣時(shí)鐘信號(hào)作為串并轉(zhuǎn)換時(shí)鐘信號(hào)。
[0042]在一個(gè)實(shí)施例中，所述數(shù)據(jù)發(fā)射器400中的發(fā)送時(shí)鐘信號(hào)為2.4GHz，參考時(shí)鐘信號(hào)ref_clk、系統(tǒng)時(shí)鐘信號(hào)sys_clk和恢復(fù)參考時(shí)鐘信號(hào)Rec_ref_clk為120MHz。所述采樣時(shí)鐘信號(hào)為600MHz，共