FPGA+DSP”的通用信號(hào)處理平臺(tái)架構(gòu)，模擬電路部分主要完成兩路模擬中頻信號(hào)的采集，輸出兩路模擬中頻信號(hào)。通過(guò)該芯片的應(yīng)用，構(gòu)建一個(gè)具有雙收雙發(fā)功能的小型化通用終端，該終端通過(guò)雙通道接收信道模塊完成雙路射頻信號(hào)的接收，通過(guò)基于SIP芯片的信號(hào)處理完成中頻信號(hào)數(shù)模轉(zhuǎn)換、處理和模數(shù)轉(zhuǎn)換功能，之后通過(guò)雙通道發(fā)射信道模塊完成射頻信號(hào)的放大輸出，電源模塊為雙通道接收信道模塊、基于SIP芯片的信號(hào)處理和雙通道發(fā)射信道模塊提供二次電源。
[0014]??64具有3?1、1^03、1^1^、1?422、12(:和6?10等多種對(duì)外接口形式的各種接口，其中，SPI接口主要完成ADC、DAC等芯片初始化配置;LVDS主要完成與ADC、DAC等芯片的數(shù)據(jù)和時(shí)鐘接口，或LVDS為備用接口，完成高速數(shù)據(jù)接口通信功能;UART接口采用標(biāo)準(zhǔn)RS422電平方式，完成對(duì)外的雙工串口通訊;RS422接口采用標(biāo)準(zhǔn)RS422電平方式，完成遙測(cè)、遙控和工作狀態(tài)上報(bào)等數(shù)據(jù)接口 ；GP10接口通過(guò)電平轉(zhuǎn)換芯片輸出，并連接下拉電阻，保證GP10接口在初始上電過(guò)程中的狀態(tài)穩(wěn)定，主要完成系統(tǒng)功能要求的各類輸入、輸出；I2C存儲(chǔ)器主要用于設(shè)備的參數(shù)存儲(chǔ)，具有掉電存儲(chǔ)設(shè)備可編程參數(shù)的功能，具備4Kbyte存儲(chǔ)能力。FPGA和DSP的配置電路集成到SIP芯片內(nèi)部，外置邊界掃描JTAG調(diào)試接口。另外，信數(shù)字電路部分的電源管理芯片集成在SIP芯片內(nèi)部，可根據(jù)任務(wù)需求，通過(guò)電源管理，合理靜默部分電路，完成DSP、FPGA等集成電路工作在最佳功耗狀態(tài)，降低模塊的熱耗，提高產(chǎn)品可靠性。
[0015]FPGA+DSP信號(hào)處理算法主要根據(jù)FPGA+DSP的可編程特性，編程管理SIP芯片內(nèi)各集成電路的配置電路，通過(guò)工作模式選擇靜默設(shè)備中數(shù)模轉(zhuǎn)換器DAC、模數(shù)轉(zhuǎn)換器ADC、DSP等各種核心芯片的工作狀態(tài)，構(gòu)建單收單發(fā)、單收、單發(fā)、雙收的和雙發(fā)的等各類別小型化通用終端，按實(shí)際需求實(shí)現(xiàn)最優(yōu)的資源配置，通過(guò)SIP芯片的FPGA+DSP信號(hào)處理算法，完成終端上使用的各種設(shè)備管理。
[0016]參閱圖2。在SIP芯片數(shù)字電路部分的電路中，？?6六具有3?1、1^03、1^1?1'、1?422、GP10、I2C存儲(chǔ)器等各種接口和配置電路，F(xiàn)PGA電連接DSP處理器，DSP處理器與配置電路和JTAG接口電路連接，電源管理芯為上述FPGA、DSP等集成電路供電。
[0017]參閱圖3。在SIP芯片模擬電路部分的電路中，兩路模擬中頻輸入信號(hào)經(jīng)過(guò)兩路ADC轉(zhuǎn)換器采樣后，可通過(guò)LVDS接口與SIP芯片數(shù)字電路部分的FPGA互連，且兩路ADC轉(zhuǎn)換器獨(dú)立與它的配置電路連接，可獨(dú)立控制兩個(gè)ADC轉(zhuǎn)換器的工作狀態(tài)。兩路DAC轉(zhuǎn)換器通過(guò)LVDS接口與SIP芯片數(shù)字電路部分的FPGA互連，將來(lái)自FPGA的LVDS信號(hào)通過(guò)兩路DAC轉(zhuǎn)換器數(shù)模轉(zhuǎn)換后，輸出兩路模擬中頻信號(hào)。同樣，兩路DAC轉(zhuǎn)換器獨(dú)立與它的配置電路連接，可獨(dú)立控制兩個(gè)DAC轉(zhuǎn)換器的工作狀態(tài)。另外，電源管理芯為ADC、DAC等集成電路供電。
【主權(quán)項(xiàng)】
1.一種小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于包括如下步驟:將具有雙收雙發(fā)能力的信號(hào)處理通用平臺(tái)，封裝為一片具有系統(tǒng)級(jí)封裝SIP的小型化SIP芯片，該芯片集成了現(xiàn)場(chǎng)可編程門陣列FPGA、數(shù)字信號(hào)處理器DSP，串行外設(shè)接口 SP1、低壓差分信號(hào)LVDS、通用異步收發(fā)傳輸器UART、平衡電壓數(shù)字接口 RS422和內(nèi)部集成電路總線I2C和通用輸入輸出GP1接口芯片，以及二次電源穩(wěn)壓和外圍匹配電路集成電路;SIP芯片電路的數(shù)字電路部分采用“FPGA+DSP”的通用信號(hào)處理平臺(tái)架構(gòu)和FPGA+DSP信號(hào)處理算法，完成終端上使用的各種設(shè)備管理;模擬電路部分采集兩路模擬中頻輸入信號(hào)和兩路模擬中頻輸出信號(hào)，與雙通道接收信道和雙通道發(fā)射信道共同構(gòu)建一個(gè)具有雙收雙發(fā)功能的小型化通用終端，該終端通過(guò)雙通道接收信道模塊接收雙路射頻信號(hào)，通過(guò)基于SIP芯片的信號(hào)處理完成中頻信號(hào)數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換后，經(jīng)雙通道發(fā)射信道模塊放大輸出射頻信號(hào)，電源模塊為雙通道接收信道模塊、基于SIP芯片的信號(hào)處理和雙通道發(fā)射信道模塊提供二次電源。2.按權(quán)利要求1所述的一小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，F(xiàn)PGA具有SP1、LVDS、UART、RS422、1?和GP1，多種對(duì)外接口形式的各種接口。3.按權(quán)利要求2所述的小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，在FPGA對(duì)外接口中，SPI接口主要完成ADC、DAC芯片初始化配置;LVDS主要完成與ADC、DAC芯片的數(shù)據(jù)和時(shí)鐘接口，或LVDS為備用接口，完成高速數(shù)據(jù)接口通信功能;UART接口采用標(biāo)準(zhǔn)RS422電平方式，完成對(duì)外的雙工串口通訊;RS422接口采用標(biāo)準(zhǔn)RS422電平方式，完成遙測(cè)、遙控和工作狀態(tài)上報(bào)數(shù)據(jù)接口；GP1接口通過(guò)電平轉(zhuǎn)換芯片輸出，并連接下拉電阻，主要完成系統(tǒng)功能要求的各類輸入、輸出；I2C存儲(chǔ)器主要用于設(shè)備的參數(shù)存儲(chǔ)，具有掉電存儲(chǔ)設(shè)備可編程參數(shù)的功能，具備4Kbyte存儲(chǔ)能力。4.按權(quán)利要求1所述的一小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，F(xiàn)PGA和DSP的配置電路集成到SIP芯片內(nèi)部，外置邊界掃描JTAG調(diào)試接口。5.按權(quán)利要求1所述的小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，F(xiàn)PGA+DSP信號(hào)處理算法主要根據(jù)FPGA+DSP的可編程特性，編程管理SIP芯片內(nèi)各集成電路的配置電路，通過(guò)工作模式選擇靜默設(shè)備中數(shù)模轉(zhuǎn)換器DAC、模數(shù)轉(zhuǎn)換器ADC、DSP各種芯片的工作狀態(tài)，構(gòu)建單收單發(fā)、單收、單發(fā)、雙收的和雙發(fā)的各類別小型化通用終端，按實(shí)際需求實(shí)現(xiàn)最優(yōu)的資源配置。6.按權(quán)利要求1所述的小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，F(xiàn)PGA電連接DSP處理器，DSP處理器與配置電路和JTAG接口電路連接，電源管理芯為上述FPGA、DSP集成電路供電。7.按權(quán)利要求1所述的小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，在SIP芯片模擬電路部分的電路中，兩路模擬中頻輸入信號(hào)經(jīng)過(guò)兩路ADC轉(zhuǎn)換器采樣后，通過(guò)LVDS接口與SIP芯片數(shù)字電路部分的FPGA互連，且兩路ADC轉(zhuǎn)換器獨(dú)立與它的配置電路連接，獨(dú)立控制兩個(gè)ADC轉(zhuǎn)換器的工作狀態(tài)。8.按權(quán)利要求1所述的小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，兩路DAC轉(zhuǎn)換器通過(guò)LVDS接口與SIP芯片數(shù)字電路部分的FPGA互連，將來(lái)自FPGA的LVDS信號(hào)通過(guò)兩路DAC轉(zhuǎn)換器數(shù)模轉(zhuǎn)換后，輸出兩路模擬中頻信號(hào)。9.按權(quán)利要求1所述的小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，兩路DAC轉(zhuǎn)換器獨(dú)立與它的配置電路連接，獨(dú)立控制兩個(gè)DAC轉(zhuǎn)換器的工作狀態(tài)；電源管理芯為ADC、DAC等集成電路供電。10.按權(quán)利要求1所述的小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于，信數(shù)字電路部分的電源管理芯片集成在SIP芯片內(nèi)部，電源管理芯片根據(jù)任務(wù)需求，通過(guò)電源管理，合理靜默部分電路，完成DSP、FPGA集成電路工作在最佳功耗狀態(tài)，降低模塊的熱耗，提1?廣品可靠性D
【專利摘要】本發(fā)明提出的一種小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，旨在提供一種可靠性高、通用性強(qiáng)、小型化水平高的系統(tǒng)級(jí)封裝方法。本發(fā)明通過(guò)下述技術(shù)方案予以實(shí)現(xiàn)：將具有雙收雙發(fā)能力的信號(hào)處理通用平臺(tái)，封裝為一片具有系統(tǒng)級(jí)封裝SIP的小型化SIP芯片，SIP芯片電路的數(shù)字電路部分采用“FPGA+DSP”的通用信號(hào)處理平臺(tái)架構(gòu)，模擬電路部分采集兩路模擬中頻輸入信號(hào)和兩路模擬中頻輸出信號(hào)，與雙通道接收信道和雙通道發(fā)射信道共同構(gòu)建一個(gè)具有雙收雙發(fā)功能的小型化通用終端，該終端通過(guò)雙通道接收信道模塊接收雙路射頻信號(hào)，通過(guò)基于SIP芯片的信號(hào)處理完成中頻信號(hào)數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換后，經(jīng)雙通道發(fā)射信道模塊放大輸出射頻信號(hào)。
【IPC分類】H04B1/40
【公開號(hào)】CN105450251
【申請(qǐng)?zhí)枴緾N201510886095
【發(fā)明人】李軍, 陳霞
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第十研究所
【公開日】2016年3月30日
【申請(qǐng)日】2015年12月7日