小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及一種基于系統(tǒng)級(jí)封裝SIP(System In a Package)架構(gòu)的小型化雙收雙發(fā)通用終端設(shè)計(jì)方法。
【背景技術(shù)】
[0002]目前，隨著我國航天器發(fā)射任務(wù)越來越頻繁，航天器種類越來越豐富，航天器電子系統(tǒng)的發(fā)展趨勢(shì)向著小型化、高性能化、多功能化、低成本和高可靠性等方向發(fā)展。高性能化主要體現(xiàn)在航天器電子系統(tǒng)的體積小、重量輕、功耗小、高效率、高可靠、長(zhǎng)壽命、測(cè)試性、復(fù)雜電磁環(huán)境等性能，多功能化主要體現(xiàn)在航天器的遙測(cè)、遙控、外測(cè)、導(dǎo)航、控制等功能綜合化，設(shè)計(jì)思路正向芯片化集成思路轉(zhuǎn)變，這種基于系統(tǒng)級(jí)封裝SIP架構(gòu)的芯片化設(shè)計(jì)思想，無論在性能指標(biāo)、體積、功耗、可靠性、還是在低成本、靈活性、可擴(kuò)展性等方面都具有傳統(tǒng)設(shè)備級(jí)綜合集成系統(tǒng)不可比擬的優(yōu)勢(shì)。目前，我國現(xiàn)有飛行器終端產(chǎn)品的小型化程度已經(jīng)越來越無法滿足實(shí)際工程的使用要求，而采用現(xiàn)有的設(shè)計(jì)手段也很難對(duì)設(shè)備的小型化程度作出更大改善。為更好的對(duì)接目標(biāo)用戶的工程需求，必須拓展思路，借助新的設(shè)計(jì)技術(shù)、設(shè)計(jì)工藝和設(shè)計(jì)方法來改善目前產(chǎn)品的小型化研制水平。
[0003]系統(tǒng)級(jí)封裝(SystemIn a Package)指用任何組合，將多個(gè)具有不同功能和采用不同工藝制備的有源元/器件、無源元/器件、MEMS器件、分立的KGD(Known Good Die)諸如光電芯片、生物芯片等，在三維集成組裝成為具有多層器件結(jié)構(gòu)，并且可以提供多種功能的單個(gè)標(biāo)準(zhǔn)封裝件，形成一個(gè)系統(tǒng)或者子系統(tǒng)。SIP是基于S0C的一種新封裝技術(shù)，將一個(gè)或多個(gè)裸芯片及可能的無源元件構(gòu)成的高性能模塊裝載在一個(gè)封裝外殼內(nèi)，包括將這些芯片層疊在一起，且具備一個(gè)系統(tǒng)的功能。SIP將多個(gè)1C和無源元件封裝在高性能基板上，可方便地兼容不同制造技術(shù)的芯片，從而使封裝由單芯片級(jí)進(jìn)人系統(tǒng)集成級(jí)。SIP是在基板上挖凹槽，芯片鑲嵌其中，可降低封裝體厚度，電阻、電容、電感等生成于基板上方，最后用高分子材料包封。常用的基板材料為FR_4、LCP(Liquid Crystal Polymer)。低溫共燒多層陶瓷LTCC、Qsprey Metal Al/SiC顆粒增強(qiáng)金屬基復(fù)合材料等。SIP在一個(gè)封裝中密封多個(gè)芯片，通常采用物理的方法將兩個(gè)或多個(gè)芯片重疊起來，或在同一封裝襯底上將疊層一個(gè)挨一個(gè)連接起來，使之具有新的功能。SIP封裝也就是多芯片堆疊的3D封裝內(nèi)系統(tǒng)(SyStem-1n-3Dpackage)集成，在垂直芯片表面的方向上堆疊，互連兩塊以上裸芯片的封裝，其空間占用小，電性能穩(wěn)定，向系統(tǒng)整合封裝發(fā)展。SIP封裝并無一定型態(tài)，就芯片的排列方式而言，SIP可為多芯片模的平面式2D封裝，也可再利用3D封裝的結(jié)構(gòu)，以有效縮減封裝面積;而其內(nèi)部接合技術(shù)可以是單純的打線接合(Wire Bonding)，亦可使用覆晶接合(Flip Chip)，但也可二者混用。除了2D與3D的封裝結(jié)構(gòu)外，另一種以多功能性基板整合組件的方式，也可納入SIP的涵蓋范圍。此技術(shù)主要是將不同組件內(nèi)藏于多功能基板中，亦可視為是SIP的概念，達(dá)到功能整合的目的。不同的芯片排列方式，與不同的內(nèi)部接合技術(shù)搭配，使SIP的封裝型態(tài)產(chǎn)生多樣化的組合，并可依照客戶或產(chǎn)品的需求加以客制化或彈性生產(chǎn)。構(gòu)成SIP技術(shù)的要素是封裝載體與組裝工藝。前者包括PCB，LTCC，Silicon Sub mount(其本身也可以是一塊1C)。后者包括傳統(tǒng)封裝工藝(Wire bond和Flip Chip)和SMT設(shè)備。無源器件是SIP的一個(gè)重要組成部分，其中一些可以與載體集成為一體(Embedded，MCM-D等)，另一些(精度高、Q值高、數(shù)值高的電感、電容等)通過SMT組裝在載體上。SIP的主流封裝形式是BGA。就目前的技術(shù)狀況看，SIP本身沒有特殊的工藝或材料。由于SIP的產(chǎn)業(yè)模式不再是單一的代工，模塊劃分和電路設(shè)計(jì)是另外的重要因素。模塊劃分是指從電子設(shè)備中分離出一塊功能，既便于后續(xù)的整機(jī)集成又便于SIP封裝。隨著模塊復(fù)雜度的增加和工作頻率(時(shí)鐘頻率或載波頻率)的提高，系統(tǒng)設(shè)計(jì)的難度會(huì)不斷增加，導(dǎo)致產(chǎn)品開發(fā)的多次反復(fù)和費(fèi)用的上升。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)飛行器終端產(chǎn)品存在的不足之處，提供一種可靠性高、通用性強(qiáng)、小型化水平高的小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法。
[0005]本發(fā)明通過以下措施來達(dá)到。一種小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，其特征在于包括如下步驟:將具有雙收雙發(fā)能力的信號(hào)處理通用平臺(tái)，封裝為一片具有系統(tǒng)級(jí)封裝SIP的小型化SIP芯片，該芯片集成了現(xiàn)場(chǎng)可編程門陣列FPGA、數(shù)字信號(hào)處理器DSP，串行外設(shè)接口 SP1、低壓差分信號(hào)LVDS、通用異步收發(fā)傳輸器UART、平衡電壓數(shù)字接口 RS422和內(nèi)部集成電路總線I2C和通用輸入輸出GP10接口芯片，以及二次電源穩(wěn)壓和外圍匹配電路集成電路；SIP芯片電路的數(shù)字電路部分采用“FPGA+DSP”的通用信號(hào)處理平臺(tái)架構(gòu)和FPGA+DSP信號(hào)處理算法，完成終端上使用的各種設(shè)備管理;模擬電路部分采集兩路模擬中頻輸入信號(hào)和兩路模擬中頻輸出信號(hào)，與雙通道接收信道和雙通道發(fā)射信道共同構(gòu)建一個(gè)具有雙收雙發(fā)功能的小型化通用終端，該終端通過雙通道接收信道模塊接收雙路射頻信號(hào)，通過基于SIP芯片的信號(hào)處理完成中頻信號(hào)數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換后，經(jīng)雙通道發(fā)射信道模塊放大輸出射頻信號(hào)，電源模塊為雙通道接收信道模塊、基于SIP芯片的信號(hào)處理和雙通道發(fā)射信道模塊提供二次電源。
[0006]本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果:
可靠性高。本發(fā)明采用系統(tǒng)級(jí)封裝SIP技術(shù)，將一個(gè)具有雙收雙發(fā)能力的信號(hào)處理核心電路封裝成一片小型化SIP芯片，該SIP芯片將集成芯片的二次電源穩(wěn)壓、外圍匹配電路等集成為一體，可以直接替代原有獨(dú)立的各種集成芯片直接使用，對(duì)設(shè)計(jì)電路人員來講，不僅簡(jiǎn)化了設(shè)計(jì)，而且提高了電路的使用可靠性。同時(shí)，該封裝芯片經(jīng)過廠家驗(yàn)證封裝后，將經(jīng)過一系列的試驗(yàn)、測(cè)試，大大提高了芯片的可靠性水平。
[0007]通用性強(qiáng)。本發(fā)明數(shù)字電路部分采用“FPGA+DSP”的通用信號(hào)處理平臺(tái)架構(gòu)，這種組合電路具有更強(qiáng)的信號(hào)處理能力。可通過SIP芯片的FPGA+DSP信號(hào)處理算法，完成終端上使用的各種設(shè)備管理。具體FPGA+DSP信號(hào)處理算法主要根據(jù)FPGA+DSP的可編程特性，編程管理SIP芯片內(nèi)各集成電路的配置電路，通過工作模式選擇，靜默設(shè)備中各種集成電路(如數(shù)模轉(zhuǎn)換器DAC、模數(shù)轉(zhuǎn)換器ADC、DSP等)的工作狀態(tài)，按實(shí)際需求實(shí)現(xiàn)最優(yōu)的資源配置，構(gòu)建單收單發(fā)的、單收的、單發(fā)的、雙收的、雙發(fā)的等各類別小型化通用終端。另外，該小型化終端的對(duì)外接口豐富，包括3?1、1^03、1^1^、1?422、12(:和6?10等各種接口，可完成與外部設(shè)備之間的通信與控制功能，增強(qiáng)了產(chǎn)品的通用性，增加了使用的靈活性和擴(kuò)展性。
[0008]小型化水平高。本發(fā)明將一個(gè)雙收雙發(fā)通用終端的核心信號(hào)處理模塊采用SIP封裝技術(shù)后，體積大大壓縮，再結(jié)合現(xiàn)有信道的厚薄膜等微波技術(shù)，直接射頻調(diào)制技術(shù)來節(jié)省信道的本振、上變頻器等電路。這種基于SIP技術(shù)的信號(hào)處理通用平臺(tái)采用SIP技術(shù)，將一個(gè)具有雙收雙發(fā)能力的信號(hào)處理核心電路封裝成一片小型化芯片，使其具有生產(chǎn)性好、使用簡(jiǎn)單可靠、通用性強(qiáng)和小型化等優(yōu)點(diǎn)。
【附圖說明】
下面結(jié)合附圖和實(shí)施例對(duì)發(fā)明進(jìn)一步說明。
[0010]圖1是本發(fā)明小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝原理框圖。
[0011]圖2是本發(fā)明SIP芯片的數(shù)字電路部分電路原理圖。
[0012]圖3是本發(fā)明SIP芯片的模擬電路部分電路原理圖。
【具體實(shí)施方式】
[0013]參閱圖1。在以下描述的實(shí)施例中，一種小型化雙收雙發(fā)通用終端系統(tǒng)級(jí)封裝方法，SIP芯片按功能劃分為數(shù)字電路部分和模擬電路部分。根據(jù)本發(fā)明，采用SIP技術(shù)，將具有雙收雙發(fā)能力的信號(hào)處理通用平臺(tái)，封裝為一片小型化芯片，該芯片電路的數(shù)字電路部分采用具有SP1、LVDS、UART、RS422、I2C和GP10等各種接口的“