總線的采集分析功能的過程如下:
[0038]步驟S1:映射于光纖通道上的ARINC818總線數(shù)據(jù)通過光電轉(zhuǎn)換模塊轉(zhuǎn)換成高速差分串行信號，經(jīng)過高速串行收發(fā)與8B/10B編解碼模塊進行解串和8B/10B解碼處理得到原始并行數(shù)據(jù)流；
[0039]步驟S2:如圖2所示，ARINC818幀解析模塊對原始并行數(shù)據(jù)流進行處理，按照圖3所示流程，從檢測ARINC818協(xié)議幀SOF原語開始，依次完成幀頭和容器頭的解析、載荷數(shù)據(jù)的恢復(fù)、CRC校驗等操作；狀態(tài)控制與存儲模塊根據(jù)采集控制寄存器中的指令結(jié)合ARINC818幀解析模塊的實時處理結(jié)果，置位相應(yīng)的鏈路狀態(tài)寄存器并給出控制指令以保證對ARINC818總線故障情況的有效分析，典型故障處理包括:①當檢測到8B/10B解碼錯誤時，置位鏈路狀態(tài)寄存器中8B/10B解碼錯誤位并復(fù)位高速串行收發(fā)與8B/10B編解碼模塊，同時控制原始并行數(shù)據(jù)存儲模塊停止存儲記錄；②當檢測到鏈路失同步時，控制原始并行數(shù)據(jù)存儲模塊立即停止記錄，置位鏈路狀態(tài)寄存器中丟失同步位并復(fù)位ARINC818幀解析模塊等待重新獲取鏈路同步直至下一個SOFi到來；③當檢測到CRC校驗錯誤時，置位鏈路狀態(tài)寄存器中CRC錯誤位，控制原始并行數(shù)據(jù)存儲模塊保持原始并行數(shù)據(jù)、容器頭(Container Header)和幀頭(Frame Header)數(shù)據(jù)的存儲記錄，不存儲記錄載荷數(shù)據(jù)；④當檢測到EOF錯誤，只置位鏈路狀態(tài)寄存器中EOF錯誤位；
[0040]步驟S3:激勵注入與狀態(tài)控制模塊實現(xiàn)緩存鏈路狀態(tài)寄存器和采集控制寄存器中內(nèi)存，原始并行數(shù)據(jù)存儲模塊同步控制原始并行數(shù)據(jù)、容器頭和幀頭、載荷數(shù)據(jù)的存儲；
[0041]步驟S4:通過PCIe總線控制模塊將激勵注入與狀態(tài)控制模塊中采集分析功能相關(guān)寄存器、原始并行數(shù)據(jù)存儲器中各個數(shù)據(jù)塊分別傳輸至上位機，在上位機中采集和分析的狀態(tài)信息和原始數(shù)據(jù)同步顯示，并以文件的形式完成存盤；
[0042](2)實現(xiàn)模擬滿足ARINC818標準的FC激勵源功能的過程如下:
[0043]步驟Tl:功能實現(xiàn)過程與ARINC818總線采集分析過程相逆，上位機設(shè)定的ARINC818協(xié)議參數(shù)由PCIe總線控制模塊傳輸?shù)郊钭⑷肱c狀態(tài)控制模塊中，通過協(xié)議參數(shù)注入模塊提取模擬激勵源功能所需的系統(tǒng)配置參數(shù)，上位機選定的模擬載荷數(shù)據(jù)(VideoData)則通過PCIe總線控制模塊直接傳輸?shù)郊顢?shù)據(jù)存儲模塊中，供ARINC818組幀模塊使用；
[0044]步驟T2:同步控制單元根據(jù)ARINC818協(xié)議參數(shù)的設(shè)定值，生成同步時序控制信號，按照如圖5所示，ARINC818組幀狀態(tài)機依次將ADVB幀頭、容器頭和輔助數(shù)據(jù)(Anci I IaryData)或從數(shù)據(jù)緩存FIFO讀取的載荷數(shù)據(jù)(Video Data)、實時計算得到的CRC校驗值組合到SOF、EOF之間構(gòu)成完整的ARINC818數(shù)據(jù)幀數(shù)據(jù)流；
[0045]步驟T3:ARINC818數(shù)據(jù)幀數(shù)據(jù)流通過高速串行收發(fā)與8B/10B編解碼模塊得到高速差分串行信號，再由光電轉(zhuǎn)換模塊映射于光纖通道(FC)上，最終實現(xiàn)符合ARINC818標準的FC激勵源的模擬。
[0046]綜上所述，本發(fā)明在實例化中以工業(yè)級高品質(zhì)FPGA器件為核心，外圍配置相應(yīng)的電源、時鐘、復(fù)位、光電轉(zhuǎn)換以及大容量存儲(DDR2)模塊，在FPGA內(nèi)部實現(xiàn)激勵注入與狀態(tài)控制、ARINC818組幀、ARINC818幀解析、高速串行收發(fā)與8B/10B編解碼等主要功能模塊；滿足對ARINC818總線設(shè)備的仿真測試和調(diào)試分析功能需求，具有集成度高，成本低，可擴展性強等優(yōu)點。
[0047]以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進和變形，這些改進和變形也應(yīng)視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種基于FPGA的ARINC818總線分析與測試方法，其特征在于，其基于ARINC818總線分析與測試裝置來實施，所述裝置用于實現(xiàn)對ARINC818總線的分析與測試功能，包括對ARINC818總線的采集分析功能和模擬滿足ARINC818總線標準的激勵源功能； 具體而言，所述ARINC818總線分析與測試裝置包括:PCIe總線控制模塊、激勵注入與狀態(tài)控制模塊、ARINC818組幀模塊、ARINC818幀解析模塊、狀態(tài)控制與存儲模塊、原始并行數(shù)據(jù)存儲模塊、協(xié)議參數(shù)注入模塊、激勵數(shù)據(jù)存儲模塊、高速串行收發(fā)與8B/10B編解碼模塊及光電轉(zhuǎn)換模塊，結(jié)合大容量存儲單元實現(xiàn)對ARINC818總線的采集分析功能和模擬滿足ARINC818總線標準的激勵源功能； 其中，所述的ARINC818總線的采集分析功能由PCIe總線控制模塊、激勵注入與狀態(tài)控制模塊、高速串行收發(fā)與8B/10B編解碼模塊、ARINC818幀解析模塊、狀態(tài)控制與存儲模塊、原始并行數(shù)據(jù)存儲模塊來實現(xiàn)；其中，ARINC818幀解析模塊是數(shù)據(jù)分析處理的核心；狀態(tài)控制與存儲模塊由鏈路狀態(tài)寄存器、采集控制寄存器組成；原始并行數(shù)據(jù)存儲模塊控制大容量存儲單元分別存儲原始并行數(shù)據(jù)、容器頭和幀頭、載荷數(shù)據(jù)； 所述模擬滿足ARINC818總線標準的FC激勵源功能由PCIe總線控制模塊、激勵注入與狀態(tài)控制模塊、協(xié)議參數(shù)注入模塊、激勵數(shù)據(jù)存儲模塊、ARINC818組幀模塊、高速串行收發(fā)與8B/10B編解碼模塊來實現(xiàn)；其中ARINC818組幀模塊作為協(xié)議處理的核心由同步控制單元、數(shù)據(jù)緩存FIFO、ARINC818組幀狀態(tài)機組成； 所述基于FPGA的ARINC818總線分析與測試方法包括如下過程: (1)實現(xiàn)ARINC818總線的采集分析功能的過程如下: 步驟S1:映射于光纖通道上的ARINC818總線數(shù)據(jù)通過光電轉(zhuǎn)換模塊轉(zhuǎn)換成高速差分串行信號，經(jīng)過高速串行收發(fā)與8B/10B編解碼模塊進行解串和8B/10B解碼處理得到原始并行數(shù)據(jù)流； 步驟S2:ARINC818幀解析模塊對原始并行數(shù)據(jù)流進行處理，從檢測ARINC818協(xié)議幀S0F原語開始，依次完成幀頭和容器頭的解析、載荷數(shù)據(jù)的恢復(fù)、CRC校驗操作；狀態(tài)控制與存儲模塊根據(jù)采集控制寄存器中的指令結(jié)合ARINC818幀解析模塊的實時處理結(jié)果，置位相應(yīng)的鏈路狀態(tài)寄存器并給出控制指令以保證對ARINC818總線故障情況的有效分析，典型故障處理包括:①當檢測到8B/10B解碼錯誤時，置位鏈路狀態(tài)寄存器中8B/10B解碼錯誤位并復(fù)位高速串行收發(fā)與8B/10B編解碼模塊，同時控制原始并行數(shù)據(jù)存儲模塊停止存儲記錄；②當檢測到鏈路失同步時，控制原始并行數(shù)據(jù)存儲模塊立即停止記錄，置位鏈路狀態(tài)寄存器中丟失同步位并復(fù)位ARINC818幀解析模塊等待重新獲取鏈路同步直至下一個SOFi到來；③當檢測到CRC校驗錯誤時，置位鏈路狀態(tài)寄存器中CRC錯誤位，控制原始并行數(shù)據(jù)存儲模塊保持原始并行數(shù)據(jù)、容器頭和幀頭數(shù)據(jù)的存儲記錄，不存儲記錄載荷數(shù)據(jù)；④當檢測到EOF錯誤，只置位鏈路狀態(tài)寄存器中EOF錯誤位； 步驟S3:激勵注入與狀態(tài)控制模塊實現(xiàn)緩存鏈路狀態(tài)寄存器和采集控制寄存器中內(nèi)存，原始并行數(shù)據(jù)存儲模塊同步控制原始并行數(shù)據(jù)、容器頭和幀頭、載荷數(shù)據(jù)的存儲； 步驟S4:通過PCIe總線控制模塊將激勵注入與狀態(tài)控制模塊中采集分析功能相關(guān)寄存器、原始并行數(shù)據(jù)存儲器中各個數(shù)據(jù)塊分別傳輸至上位機，在上位機中采集和分析的狀態(tài)信息和原始數(shù)據(jù)同步顯示，并以文件的形式完成存盤； (2)實現(xiàn)模擬滿足ARINC818標準的FC激勵源功能的過程如下: 步驟τι:功能實現(xiàn)過程與ARINC818總線采集分析過程相逆，上位機設(shè)定的ARINC818協(xié)議參數(shù)由PCIe總線控制模塊傳輸?shù)郊钭⑷肱c狀態(tài)控制模塊中，通過協(xié)議參數(shù)注入模塊提取模擬激勵源功能所需的系統(tǒng)配置參數(shù)，上位機選定的模擬載荷數(shù)據(jù)則通過PCIe總線控制模塊直接傳輸?shù)郊顢?shù)據(jù)存儲模塊中，供ARINC818組幀模塊使用； 步驟T2:同步控制單元根據(jù)ARINC818協(xié)議參數(shù)的設(shè)定值，生成同步時序控制信號，ARINC818組幀狀態(tài)機依次將ADVB幀頭、容器頭和輔助數(shù)據(jù)或從數(shù)據(jù)緩存FIFO讀取的載荷數(shù)據(jù)、實時計算得到的CRC校驗值組合到SOF、EOF之間構(gòu)成完整的ARINC818數(shù)據(jù)幀數(shù)據(jù)流； 步驟T3:ARINC818數(shù)據(jù)幀數(shù)據(jù)流通過高速串行收發(fā)與8B/10B編解碼模塊得到高速差分串行信號，再由光電轉(zhuǎn)換模塊映射于光纖通道上，最終實現(xiàn)符合ARINC818標準的FC激勵源的模擬。
【專利摘要】本發(fā)明屬于航空電子技術(shù)領(lǐng)域，具體涉及一種基于FPGA的ARINC818總線分析與測試裝置，其主要應(yīng)用于航空數(shù)字視頻傳輸系統(tǒng)，可實現(xiàn)對ARINC818總線設(shè)備的仿真測試和調(diào)試分析。與現(xiàn)有技術(shù)相比較，本發(fā)明的優(yōu)點如下：(1)本發(fā)明可根據(jù)接口控制協(xié)議輸出滿足ARINC818標準的FC視頻流，作為ARINC818總線接收產(chǎn)品的測試源。(2)本發(fā)明可接收并存儲FC中ARINC818視頻流，實現(xiàn)對ARINC818總線接口的視頻傳輸產(chǎn)品的協(xié)議符合性分析。(3)本發(fā)明利用現(xiàn)場可編程門陣列(FPGA)實現(xiàn)協(xié)議處理主要邏輯的實體化，具有硬件簡單，集成度高，成本低，可擴展性強等特點。
【IPC分類】H04L12/24, H04L12/40, H04L12/26
【公開號】CN105357070
【申請?zhí)枴緾N201510750225
【發(fā)明人】孫文超, 劉康, 溫世杰, 柳邦奇
【申請人】天津津航計算技術(shù)研究所
【公開日】2016年2月24日
【申請日】2015年11月5日